JPH0223410A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0223410A JPH0223410A JP63174491A JP17449188A JPH0223410A JP H0223410 A JPH0223410 A JP H0223410A JP 63174491 A JP63174491 A JP 63174491A JP 17449188 A JP17449188 A JP 17449188A JP H0223410 A JPH0223410 A JP H0223410A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- battery
- card
- primary battery
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、揮発性半導体メモリを内蔵するＩＣメモリ
カードに関し、特にその電池交換時のメモリバックアッ
プに関するものである。
カードに関し、特にその電池交換時のメモリバックアッ
プに関するものである。
従来この種の装置として、第２図に示すようなものがあ
った。この図において、１は電源切換回路、２は揮発性
メモリ、３はダイオード、４は抵抗、５は１次電池、６
はコンデンサ、７．８はそれぞれ電源切換回路１の入力
端子、出力端子、９は電源端子、１０は接地端子である
。
った。この図において、１は電源切換回路、２は揮発性
メモリ、３はダイオード、４は抵抗、５は１次電池、６
はコンデンサ、７．８はそれぞれ電源切換回路１の入力
端子、出力端子、９は電源端子、１０は接地端子である
。
次に動作について説明する。
第２図の回路において、電源切換回路１では、その入力
端子７に電源端子９より印加される電圧のレベルが、あ
らかじめ設定されたレベル（例えば約４ （Ｖ） ）よ
り高い場合、入力端子７に印加された電圧とほぼ等しい
電圧が出力端子８より出力される。以上述べた電源切換
回路１の入出力特性を、第３図の実線にて示す。
端子７に電源端子９より印加される電圧のレベルが、あ
らかじめ設定されたレベル（例えば約４ （Ｖ） ）よ
り高い場合、入力端子７に印加された電圧とほぼ等しい
電圧が出力端子８より出力される。以上述べた電源切換
回路１の入出力特性を、第３図の実線にて示す。
一方、入力端子７に印加される電圧が、あらかじめ設定
された電圧より低い場合、出力端子８は開放となり、そ
こには、１次電池５の電圧を■３、メモリＩＣ２に流れ
込む電流によって生ずるダイオード３．抵抗４の電圧降
下をそれぞれＶ、、Ｖ。
された電圧より低い場合、出力端子８は開放となり、そ
こには、１次電池５の電圧を■３、メモリＩＣ２に流れ
込む電流によって生ずるダイオード３．抵抗４の電圧降
下をそれぞれＶ、、Ｖ。
とすると、（Ｖ、−Ｖ。−ｖＲ）なる電圧が現われる。
１次電池５の電圧を３Ｖ、抵抗４の値を１゜５ （ｋΩ
〕、メモリＩＣ２に流れ込む電流を数十〔μＡ〕とする
と、ダイオード３のカソードに約２．５（Ｖ〕程度の電
圧が現われる。その様子を第３図の破線で表わす。
〕、メモリＩＣ２に流れ込む電流を数十〔μＡ〕とする
と、ダイオード３のカソードに約２．５（Ｖ〕程度の電
圧が現われる。その様子を第３図の破線で表わす。
メモリカードの携帯時には、電源端子９に電力が供給さ
れないので、ダイオード３のカソードには約２．５（Ｖ
）の電圧が現われる。ここで１次電池５を交換する場合
、メモリーＣ２のデータ保持電圧は一般的に２〔７３以
上であるから、１次電池５を抜き取ってからデータが保
持されている時間は次の式で表わされる。
れないので、ダイオード３のカソードには約２．５（Ｖ
）の電圧が現われる。ここで１次電池５を交換する場合
、メモリーＣ２のデータ保持電圧は一般的に２〔７３以
上であるから、１次電池５を抜き取ってからデータが保
持されている時間は次の式で表わされる。
Ｃ・■
Ｔ ＝ （ｓｅｃ）
■
■＝メモリーＣ２に流れるバンクアップ電流（Ａ）Ｃ：
コンデンサ６の容量ＣＦ） ｖ：メモリーＣ２の電源電圧が約２．５（Ｖ）からデー
タ保持電圧となるまでの差電圧（Ｖ）（ここでは２．５
−２＝０．５ （Ｖ） ）ここで、メモリーＣ２の１
個のバンクアップ電流を１ 〔μＡ〕、コンデンサ６の
容量を１ 〔μＦ〕とすると となり、メモリＩＣ２を１０個搭載した場合は５０〔ｎ
５ｅｃ）となって列置実用には供し得ない。実用的な電
池取替え時間を１分とした場合、メモＩＪＩｃ２の電源
及び接地端子間には１０００ （μＦ〕程度のコンデン
サが必要である。しかし、限られたカードの寸法内に１
０００ （μＦ〕ものコンデンサを入れられないことは
、現状のコンデンサの寸法を考えれば明白である。した
がって現状では、カードの電源端子９に電力が供給され
ている状態、すなわちカードをメモリＩＣ２内のデータ
を読み書きする装置に挿入したまま１次電池を交換して
いる。
コンデンサ６の容量ＣＦ） ｖ：メモリーＣ２の電源電圧が約２．５（Ｖ）からデー
タ保持電圧となるまでの差電圧（Ｖ）（ここでは２．５
−２＝０．５ （Ｖ） ）ここで、メモリーＣ２の１
個のバンクアップ電流を１ 〔μＡ〕、コンデンサ６の
容量を１ 〔μＦ〕とすると となり、メモリＩＣ２を１０個搭載した場合は５０〔ｎ
５ｅｃ）となって列置実用には供し得ない。実用的な電
池取替え時間を１分とした場合、メモＩＪＩｃ２の電源
及び接地端子間には１０００ （μＦ〕程度のコンデン
サが必要である。しかし、限られたカードの寸法内に１
０００ （μＦ〕ものコンデンサを入れられないことは
、現状のコンデンサの寸法を考えれば明白である。した
がって現状では、カードの電源端子９に電力が供給され
ている状態、すなわちカードをメモリＩＣ２内のデータ
を読み書きする装置に挿入したまま１次電池を交換して
いる。
従来のＩＣメモリカードは以上の様に構成されているの
で、１次電池はデータを読み書きする装置にカードを挿
入したままで交換しなければならず、そのことによる装
置のデザインに制約が生じ、また、カードが挿入されて
いる場所によっては交換が不便であるなどの問題点があ
った。
で、１次電池はデータを読み書きする装置にカードを挿
入したままで交換しなければならず、そのことによる装
置のデザインに制約が生じ、また、カードが挿入されて
いる場所によっては交換が不便であるなどの問題点があ
った。
この発明は、上記問題点を解消するためになされたもの
で、カード単体のままで電池交換のできるメモリカード
を得ることを目的としている。
で、カード単体のままで電池交換のできるメモリカード
を得ることを目的としている。
この発明に係るＩＣメモリカードは、揮発性半導体メモ
リに格納されたデータを保持するためのメモリバックア
ップ用の１次電池を２個設け、これらのうちの最適な一
方を機能させるための検出回路と、その出力信号によっ
て制御される半導体スイッチとを設けたものである。
リに格納されたデータを保持するためのメモリバックア
ップ用の１次電池を２個設け、これらのうちの最適な一
方を機能させるための検出回路と、その出力信号によっ
て制御される半導体スイッチとを設けたものである。
この発明においては、上述の様に構成することにより、
揮発性メモリのバックアップは、通常は主なる１次電池
により行われ、この主なる１次電池を交換するためにカ
ードから取りはずした時のみ副なる１次電池によって行
われ、メモリの記憶データを失うこと無く電池を交換す
ることができる。
揮発性メモリのバックアップは、通常は主なる１次電池
により行われ、この主なる１次電池を交換するためにカ
ードから取りはずした時のみ副なる１次電池によって行
われ、メモリの記憶データを失うこと無く電池を交換す
ることができる。
以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例によるＩＣメモリカード
を示すブロック図である。この図において、１はセット
側より供給される電源と、カード内部の電池による電源
とを切換える電源切換回路、２は揮発性のメモリＩＣ，
５は主の１次電池、３はこの主の１次電池５に充電電流
が流れないようにするためのダイオード、４はこのダイ
オード３が誤ってショートした場合に主の１次電池５に
流れ込む電流を制限するための抵抗、６はメモリＩＣ２
の電源端子及び接地端子に接続するデカップリングコン
デンサ、７．８はそれぞれ電源切換回路１の入力端子、
出力端子、９は電源端子、１０は接地端子、１４は副の
１次電池、１１はこの副の１次電池１４によるメモリバ
ックアップを行うための半導体スイッチ、１２は副の１
次電池１４に充電電流が流れないようにするためのダイ
オード、１３はダイオード１２が誤ってショートし、か
つ半導体スイッチ１１が誤動作してＯＮとなった場合に
副の１次電池１４に流れ込む電流を制限するための抵抗
、１５は電源切換回路１の制御出力端子、１６は主の１
次電池５を取りはずした時のＮＯＲ回路１７の入力端子
の電位を接地電位に設定するための抵抗である。
を示すブロック図である。この図において、１はセット
側より供給される電源と、カード内部の電池による電源
とを切換える電源切換回路、２は揮発性のメモリＩＣ，
５は主の１次電池、３はこの主の１次電池５に充電電流
が流れないようにするためのダイオード、４はこのダイ
オード３が誤ってショートした場合に主の１次電池５に
流れ込む電流を制限するための抵抗、６はメモリＩＣ２
の電源端子及び接地端子に接続するデカップリングコン
デンサ、７．８はそれぞれ電源切換回路１の入力端子、
出力端子、９は電源端子、１０は接地端子、１４は副の
１次電池、１１はこの副の１次電池１４によるメモリバ
ックアップを行うための半導体スイッチ、１２は副の１
次電池１４に充電電流が流れないようにするためのダイ
オード、１３はダイオード１２が誤ってショートし、か
つ半導体スイッチ１１が誤動作してＯＮとなった場合に
副の１次電池１４に流れ込む電流を制限するための抵抗
、１５は電源切換回路１の制御出力端子、１６は主の１
次電池５を取りはずした時のＮＯＲ回路１７の入力端子
の電位を接地電位に設定するための抵抗である。
また、表１は、この実施例のＩＣメモリカードに内蔵し
た副の１次電池及び半導体スイッチの動作モードをカー
ドの使用時と非使用時、及び主の１次電池の有無によっ
て分類したものである。
た副の１次電池及び半導体スイッチの動作モードをカー
ドの使用時と非使用時、及び主の１次電池の有無によっ
て分類したものである。
表１
カード使用時には、電源端子９に約５〔■〕の電圧が印
加されるため、電源切換回路ｌの出力端子８には約５〔
Ｖ〕の電圧が出力される。また、制御端子１５には１Ｈ
″レベル（４，２（Ｖ）程度）の電圧が出力される。し
たがって、ＮＯＲ回路１７の入力は“Ｈ”レベルとなり
、その出力はもう一方の入力レベルに関係なく″Ｌ″レ
ベルとなり、半導体スイッチ１１を“ＯＦＦ”状態にす
る。
加されるため、電源切換回路ｌの出力端子８には約５〔
Ｖ〕の電圧が出力される。また、制御端子１５には１Ｈ
″レベル（４，２（Ｖ）程度）の電圧が出力される。し
たがって、ＮＯＲ回路１７の入力は“Ｈ”レベルとなり
、その出力はもう一方の入力レベルに関係なく″Ｌ″レ
ベルとなり、半導体スイッチ１１を“ＯＦＦ”状態にす
る。
カード非使用時で主の１次電池５が入った状態で携帯し
ている場合には、電源端子９には電圧は印加されないた
め、電源切換回路１の出力端子８は開放となり、第３図
の破線のような電圧が現われる。また、制御端子１５に
は“Ｌ”レベル（はぼ０ （Ｖ） ”）の電圧が出力さ
れる。したがって、ＮＯＲ回路１７の一方の入力は“Ｌ
”レベルに、もう一方の入力は主の１次電池５の正掻に
接続されているので“Ｈ”レベルとなり、半導体スイッ
チ１１を“ＯＦＦ”状態にする。
ている場合には、電源端子９には電圧は印加されないた
め、電源切換回路１の出力端子８は開放となり、第３図
の破線のような電圧が現われる。また、制御端子１５に
は“Ｌ”レベル（はぼ０ （Ｖ） ”）の電圧が出力さ
れる。したがって、ＮＯＲ回路１７の一方の入力は“Ｌ
”レベルに、もう一方の入力は主の１次電池５の正掻に
接続されているので“Ｈ”レベルとなり、半導体スイッ
チ１１を“ＯＦＦ”状態にする。
次に、同じくカードの非使用時に主の１次電池５を交換
する場合、それを取りはずすと同時にＮＯＲ回路１７の
一方の入力は抵抗１６（数〔ＭΩ〕程度）によって“Ｌ
”レベルになるため、出力は″Ｈ″レベルとなって半導
体スイッチ１１を“ＯＮ”させる。したがって、揮発性
メモリ２のデータは、副の１次電池１４によってバンク
アップされることになる。
する場合、それを取りはずすと同時にＮＯＲ回路１７の
一方の入力は抵抗１６（数〔ＭΩ〕程度）によって“Ｌ
”レベルになるため、出力は″Ｈ″レベルとなって半導
体スイッチ１１を“ＯＮ”させる。したがって、揮発性
メモリ２のデータは、副の１次電池１４によってバンク
アップされることになる。
（発明の効果］
以上の様に、この発明によれば、メモリバックアップ用
の１次電池を２個設け、これらのうちの最適な一方を機
能させるための検出回路及び半導体スイッチとを設けた
ので、主の１次電池を交換するためにカードから取りは
ずした時のメモリのバックアップは副の１次電池によっ
てなされ、メモリの記憶データを失うこと無く電池の交
換ができる、小形で安価なＩＣメモリカードを提供する
ことができる。
の１次電池を２個設け、これらのうちの最適な一方を機
能させるための検出回路及び半導体スイッチとを設けた
ので、主の１次電池を交換するためにカードから取りは
ずした時のメモリのバックアップは副の１次電池によっ
てなされ、メモリの記憶データを失うこと無く電池の交
換ができる、小形で安価なＩＣメモリカードを提供する
ことができる。
第１図はこの発明の一実施例によるＩＣメモリカードを
示すブロック図、第２図は従来のＩＣメモリカードを示
すブロック図、第３図は電源切換回路の入出力端子の電
圧特性を示す図である。 ２は揮発性半導体メモリ、５は主の１次電池、１１は半
導体スイッチ、１４は副の１次電池、１７はＮＯＲ回路
。 なお、図中、同一符号は同一、または相当部分を示す。
示すブロック図、第２図は従来のＩＣメモリカードを示
すブロック図、第３図は電源切換回路の入出力端子の電
圧特性を示す図である。 ２は揮発性半導体メモリ、５は主の１次電池、１１は半
導体スイッチ、１４は副の１次電池、１７はＮＯＲ回路
。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- （１）揮発性半導体メモリを内蔵するＩＣメモリカード
において、 上記揮発性半導体メモリに格納された情報を保持するた
めのメモリバックアップ用の２個の１次電池と、 該２個の電池のうちの最適な一方を機能させるための検
出回路と、 該検出回路の出力信号により制御される半導体スイッチ
とを備えたことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174491A JPH0223410A (ja) | 1988-07-12 | 1988-07-12 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174491A JPH0223410A (ja) | 1988-07-12 | 1988-07-12 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223410A true JPH0223410A (ja) | 1990-01-25 |
Family
ID=15979419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174491A Pending JPH0223410A (ja) | 1988-07-12 | 1988-07-12 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306538B1 (en) | 1996-02-26 | 2001-10-23 | Citizen Watch Co., Ltd. | Portable information device |
-
1988
- 1988-07-12 JP JP63174491A patent/JPH0223410A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306538B1 (en) | 1996-02-26 | 2001-10-23 | Citizen Watch Co., Ltd. | Portable information device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980935A (en) | Volatile memory support system | |
| US5568441A (en) | IC card | |
| JPH02299149A (ja) | バッテリパワーデジタルデータ処理装置及び主バッテリ交換法 | |
| JPH0693253B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| JPH0223410A (ja) | Ｉｃメモリカード | |
| US5099384A (en) | Relay control system | |
| JPH01279493A (ja) | メモリカード | |
| JPH03121515A (ja) | メモリカード | |
| JPS632162A (ja) | リカバリタイム削減回路 | |
| EP0902294B1 (en) | A voltage monitoring circuit | |
| JPH0276019A (ja) | メモリカード | |
| JPH02193209A (ja) | メモリカード用電源装置 | |
| JPH0249040Y2 (ja) | ||
| JPS5897720A (ja) | 電源回路 | |
| JP2508085B2 (ja) | Ｉｃカ−ド | |
| JPS6134634B2 (ja) | ||
| JPS5897721A (ja) | 電源回路 | |
| JPS60140412A (ja) | メモリバツクアツプ回路 | |
| SU807388A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
| JPS60140413A (ja) | メモリバツクアツプ回路 | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| JPH01195590A (ja) | Ｉｃメモリカードの保管装置 | |
| JPH01152521A (ja) | Ｉｃカードのメモリバックアップ電源回路 | |
| JPH0343298A (ja) | Ｉｃメモリカード | |
| JPS59147526A (ja) | 発振回路 |