SU807388A1 - Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи - Google Patents
Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи Download PDFInfo
- Publication number
- SU807388A1 SU807388A1 SU792720096A SU2720096A SU807388A1 SU 807388 A1 SU807388 A1 SU 807388A1 SU 792720096 A SU792720096 A SU 792720096A SU 2720096 A SU2720096 A SU 2720096A SU 807388 A1 SU807388 A1 SU 807388A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- inputs
- drive
- information
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
(54) ЗАПОМИНАЮЩЕЕ УСТГОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ
I
Изобретение относитс к запоминающим устройствам.
Известно запоминающее устройство с сохранением информации при отключении питани , содержащее накопитель и схемы регенерации 1
Недостаток устройства - большие аппаратурные затраты.
Наиболее близким к предлагаемому вл етс запоминающее устройство, содержащее основной и резервный источники питани , матрицу -пам ти, подключенную через диод к питающему входу устройства и защунтированную конденсатором на шину нулевого потенциала и схе му сопр жени , адресные, информационные и управл ющие входы которой подключены к соответствующим входным шинам устройства, а к выходной информационной щине устройства подключен через схему сопр жени выход матриш 1 пам ти 2.
Однако в известном устройстве при отключении основного источника питани далеко не полностью используютс возможности снижени потребл емой энергии матрицей пам ти из-за того, что ее адресные, управл ющие и информацнонные входы подключены непосредственно к схеме сопр жени , в результате чего не обеспечиваетс режим минимального потреблени энергии матрицей пам ти, а также сложна аппаратурна реализаци схем перехода на режим минимального потреблени энергии матрицей пам ти.
Цель изобретени - уменьшение потребл емой энергии при отключении основного источника питани и упрощение устройства.
0
Поставленна цель достигаетс тем, что в запоминающее устройство с сохранением информации при отключении питани , содержащее накопитель, блок сопр жени , первый разделительный элемент, фильтрующий элемент,
5 основной и резервный источники питани , причем вход питани накопител подключен через первый разделительный элемент к выходу основного источника питани и через фильтрующий элемент - к шине нулевого потенциала, информационный выход накопител подключен к одному из входов блока сопр жени , другие входы которого вл ютс входами устройства , введены стабилизатор тока, второй и тре3 тйй разделительные элементы, нагрузочные элементы и элементы гальванической разв зки , причем вход резервного источника питани подключен 4epe:J второй разделительный элемент к выходу стабилизатора тока и через третий разделительный элемент - ко входу питани накопител , один из выходов блока сопр жени соединен со входом стабилизатора тока, другие выходы блока сопр жени через элементы гальванической разв зки подключены ко входам накопител , которые через элементы нагрузки соединены со входом питани накопител . На чертеже изображена функциональна схема предлагаемого устройства. Устройство содержит накопитель 1, блок 2 сопр жени , стабилизатор 3 тока, резервный источник питани , выполненный в виде блоки 4 ионисторов, первый 5, второй 6 и третий 7 разделительные элементы, выполненные в виде диодов, группу элементов 8 гальванической разв зки, группу нагрузочных элементов 9, вы полненных в виде резисторов, фильтрующий элемент 10, например конденсатор, .вход 11 питани накопител , к которому подключен основной источник питани (на чертеже не показан ) . Входы блока 2 сопр жени подключены к управл ющей 12, адресной 13 и информационной 14 шинам устройства и к информа ционному выходу накопител 1. в качестве элементов 8 гальванической разв зки могут быть применены трансформаторы оптроны и т.д. Накопитель 1 может быть построен на интегральных полупроводниковых запоминающих элементах, например КР188РУ2 КМДП-структур, а блок 4 ионисторов может быть составлен из элементов, например, КИ1-1 и КИ1-2. Вход блока 4 подключен через диод 6 к выходу стабилизатора тока и через диод 7 - ко йходу питани накопител 1. Один из выходов блока 2 соединен со входом стабилизатора 3 дока, другие выходы через элементы 8 гальванической разв зки подключены ко входам накопител 1, которые через резисторы 9 соединены со входом пигани накопител 1.
Устройство работает следующим образом.
В щтатном режиме напр жение с основного источника питани подаетс с входа 11. устройства на стабилизатор 3 тока, на блок 2 сопр жени , через первый диод 5 на накопитель 1 непосредственно и на элементы 8 гальванической разв зки через резисторы 9, вл - . ющиес в данном случае их нагрузкой. Таким образом обеспечиваетс питание всех элементов устройства и происходит зар дка блока 4 ионистор ( стабилизированным номинальным зар дным током, при этом зар дке блока иониФормула изобретени
Запоминающее устройство с сохранением информации при отключении питани , содержащее наксшитель, блок сопр жени , первьш разделительный элемент, фильтрующий элемент, основной и резервный источники питани , причем вход питани накопител подключен через первый разделительный элемент к выходу основного источника питани и через фильтруюзаторов 4 непосредственно от основного источника питани преп тствует третий диод 7. При исчезновении напр жени основного источника питани напр жение На накопитель 1 поступает с блока 4 ионисторов через третий диод 7, а остальные элементы устройства обеспечиваютс благодар наличию первого 5 и второго 6 диодов. При этом накопитель 1 переходит на режим хранени с минимальным потреблением энергии по своему питающему входу. Этот режим обеспечиваетс при помощи резисторов 8, через которые подаетс напр жение с блока 4 ионисторов на управл ющий, адресный и информационный входы накопител 1. Так как входы потребл ют очень малые токи, потенциал на них практически равен напр жению питани накопител 1, что соответствует упом HytOMy режиму минимального потреблени энергии по питающему входу накопител 1. Дополнительную утечку энергии через выходные цепи обесточенного блок 2 предотвращают элементы 8 гальванической разв зки. Таким образом, энерги , запасенна в блоке 4 ионисторов, используетс только по питающему входу накопител 1 дл сохранени информации, записанной в него ранее. В процессе разр да блока 4 ионисторов напр жение на питающем входе накопител 1 падает, но если это падение не превышает 50% номинального напр жени , то информаци не разрущаетс . Напр жение такой величины к тому же вл етс рекомендуемым напр жением питани дл запоминающих элементов накопител в режиме хранени информации, так как при этом резко падает потребл ема ими энерги . Запоминающее устройство на 1024 бит, построенное по предлагаемому принципу на элементах КР188РУ2 и блоке ионисторов из элементов КИ1-1 с общей емкостью 50 ф, после отключени напр жени основного источника питани сохран ет информацию более одного мес ца. За указанное врем напр жение на блоке ионисторов снижаетс с 5В до 2,5 В, что вл етс допустимым дл сохранени информации.
щий элемент - к шине нулевого потенциала, информационный выход накопител подключен к одному из входов блоки сопр жени , другие входы которого вл ютс входами устройства , отличающеес тем, что, с целью уменьшени потребл емой энергий при отключении основного источника питани и рощени устройства, оно содержит стабилизатор тока, второй и третий разделительные злементы, нагрузочные элементы и элементы гальванической разв зки, причем вход резервного источника питани подключен через второй разделнтельиый элемент к выходу стабилизатора тока и через третий разделительный
элемент - ко входу питани накопител , один из выходов блока сопр жени соединен со входом стабилизатора тока, другие выходь блока сопр жени через элементы гальванической разв зки подключены ко входам накопител , которые через элементы нагрузки соединены со входом питани накопител .
Источники информации, прин тые во внимание при экспертизе 1.Г Авторское свидетельство СССР Н 580587, кл. G 11 С 29/00, 1976.
2. Патент США № 3980935, кл. 340-173, опублик. 1975 (црототип).
Ч
W
/
А
1.
30
/;7 /V
Claims (1)
- Формула изобретения ' Запоминающее устройство с сохранением информации при отключении питания, содержащее накопитель, блок сопряжения, первый разделительный элемент, фильтрующий элемент, основной и резервный источники питания, причем вход питания накопителя подключен через первый разделительный элемент к выходу основного источника питания и через фильтруюI5 807388 щий элемент - к шине нулевого потенциала, информационный выход накопителя подключен к одному из входов блока сопряжения, другие входы которого являются входами устройства, отличающееся тем, что, с $ целью уменьшения потребляемой энергий при отключении основного источника питания и упрощения устройства, оно содержит стабилизатор тока, второй и третий разделительные элементы, нагрузочные элементы и элементы гальванической развязки, причем вход резервного источника питания подключен через второй разделительный элемент к выходу стабилизатора тока и через третий разделительный элемент — ко входу питания накопителя, один из выходов блока сопряжения соединен со входом стабилизатора тока, другие выходы блока сопряжения через элементы гальванической развязки подключены ко входам накопителя, которые через элементы нагрузки соединены со входом питания накопителя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792720096A SU807388A1 (ru) | 1979-02-02 | 1979-02-02 | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792720096A SU807388A1 (ru) | 1979-02-02 | 1979-02-02 | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU807388A1 true SU807388A1 (ru) | 1981-02-23 |
Family
ID=20808273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792720096A SU807388A1 (ru) | 1979-02-02 | 1979-02-02 | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU807388A1 (ru) |
-
1979
- 1979-02-02 SU SU792720096A patent/SU807388A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2283557A1 (en) | Battery backup system with sleep mode | |
US20010011844A1 (en) | Method and arrangement for controlling functions in a programme- controlled circuit in the event of operating voltage failure | |
EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
US7755325B2 (en) | System for equilibrating an energy storage device | |
SU807388A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
US5099384A (en) | Relay control system | |
SU1275543A2 (ru) | Запоминающее устройство с сохранением информации при отключении питани | |
RU2020613C1 (ru) | Запоминающее устройство с сохранением информации при отключении питания | |
SU1411837A1 (ru) | Запоминающее устройство с сохранением информации при отключении питани | |
JPH02193209A (ja) | メモリカード用電源装置 | |
RU1781769C (ru) | Автономна система электропитани | |
JPH0219912A (ja) | 半導体デイスク装置 | |
KR0151498B1 (ko) | 직류-직류컨버터를 이용한 전원공급장치 | |
JPS5835281B2 (ja) | 電源制御方式 | |
SU1681337A1 (ru) | Запоминающее устройство с сохранением информации при отключении питани ранением | |
JPS60245012A (ja) | Cpuおよびメモリのバツクアツプ電源回路 | |
JPH04335413A (ja) | 携帯型データ処理装置 | |
JPS58144542A (ja) | 整流装置の充電方式 | |
JPS60140412A (ja) | メモリバツクアツプ回路 | |
JPS59226471A (ja) | バツテリ−バツクアツプ形半導体装置 | |
JPS62217826A (ja) | 浮動式蓄電池電源回路 | |
CS203416B1 (cs) | Impulsně regulovaný zdroj napětí s možností záložního napájení | |
JPS62100133A (ja) | 直流電源装置 | |
JPH0439718A (ja) | メモリカード電源通電装置 | |
CS204257B1 (cs) | Sdružený impulsně regulovaný zdroj napětís možností záložního napájeni |