JPH0276019A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH0276019A JPH0276019A JP63229212A JP22921288A JPH0276019A JP H0276019 A JPH0276019 A JP H0276019A JP 63229212 A JP63229212 A JP 63229212A JP 22921288 A JP22921288 A JP 22921288A JP H0276019 A JPH0276019 A JP H0276019A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- main battery
- memory
- switch
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 16
- 230000003068 static effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ内容を保持するためにバックアンプ電
池を必要とするスタティックＲＡＭ等のメモリ回路を用
いた薄形１名刺サイズのメモリカードに関し、さらに詳
述すればバックアップ電池交換時にもメモリ内容を保証
するメモリカードに関する。
池を必要とするスタティックＲＡＭ等のメモリ回路を用
いた薄形１名刺サイズのメモリカードに関し、さらに詳
述すればバックアップ電池交換時にもメモリ内容を保証
するメモリカードに関する。
第６図は、従来のメモリカードの要部構成を示す回路図
であって、図中１０は、複数のスタティックＲＡＭＩＩ
、１１，１１．・・・及び所要スタティックＲＡＭ１ｌ
を選択すべきアドレス信号を符号化して出力するアドレ
スデコーダ１２とからなるメモリ回路である。また、電
源制御回路１４は、メモリカードを接続したコンピュー
タ本体等の外部装置から電源入力線１３を介して供給さ
れる電力が所定値以上になるとメモリ回路ｌＯへ制御信
号を出力してメモリ回路１を活性化する。電源制御回路
１４は内部電源線１５を介して保護ダイオード１６のカ
ソードに接続される。保護ダイオード１６のアノードは
保護抵抗１７を介し、陽極が接地された一次電池１８の
陰極に接続され、保護抵抗１９と一次電池１日との中間
に電池電圧モニタ端子１９が接続される。即ち、保護ダ
イオード１６は一次電池１８への充電を防止し、保護抵
抗１７は保護ダイオード１６の破壊によりショートした
場合に一次電池１８へ過大電流が流れ込まないように電
流を制限する。また、電源制御回路１４と保護ダイオー
ド１６との中間には一端が接地されたコンデンサ２０が
接続され、電源制御回路１４とコンデンサ２０との中間
にメモリ回路１０が接続される。
であって、図中１０は、複数のスタティックＲＡＭＩＩ
、１１，１１．・・・及び所要スタティックＲＡＭ１ｌ
を選択すべきアドレス信号を符号化して出力するアドレ
スデコーダ１２とからなるメモリ回路である。また、電
源制御回路１４は、メモリカードを接続したコンピュー
タ本体等の外部装置から電源入力線１３を介して供給さ
れる電力が所定値以上になるとメモリ回路ｌＯへ制御信
号を出力してメモリ回路１を活性化する。電源制御回路
１４は内部電源線１５を介して保護ダイオード１６のカ
ソードに接続される。保護ダイオード１６のアノードは
保護抵抗１７を介し、陽極が接地された一次電池１８の
陰極に接続され、保護抵抗１９と一次電池１日との中間
に電池電圧モニタ端子１９が接続される。即ち、保護ダ
イオード１６は一次電池１８への充電を防止し、保護抵
抗１７は保護ダイオード１６の破壊によりショートした
場合に一次電池１８へ過大電流が流れ込まないように電
流を制限する。また、電源制御回路１４と保護ダイオー
ド１６との中間には一端が接地されたコンデンサ２０が
接続され、電源制御回路１４とコンデンサ２０との中間
にメモリ回路１０が接続される。
次に動作につき説明する。メモリカードがコンピュータ
本体に接続されて電源入力線１３の電圧が規定値以上に
達すると、電源制御回路１４はこの電力を内部電源線１
５へ供給するとともに、ハイレベル（Ｈ”）の制御信号
をメモリ回路１０に与えてメモリ回路１０を活性化し、
アドレス指定された所要スタティックＲＡＭＩＩへの書
き込み、読み出しが可能となる。
本体に接続されて電源入力線１３の電圧が規定値以上に
達すると、電源制御回路１４はこの電力を内部電源線１
５へ供給するとともに、ハイレベル（Ｈ”）の制御信号
をメモリ回路１０に与えてメモリ回路１０を活性化し、
アドレス指定された所要スタティックＲＡＭＩＩへの書
き込み、読み出しが可能となる。
メモリカードがコンピュータ本体からはずされて電源入
力線１３の電圧が規定値以下に達すると、電源制御回路
１４は内部電源線１５への電力供給を遮断するとともに
、ローレベル（“Ｌ”）の制御信号をメモリ回路１０に
与えてメモリ回路１０はパワーダウン状態となる。
力線１３の電圧が規定値以下に達すると、電源制御回路
１４は内部電源線１５への電力供給を遮断するとともに
、ローレベル（“Ｌ”）の制御信号をメモリ回路１０に
与えてメモリ回路１０はパワーダウン状態となる。
その際、−次電池１８から保護抵抗１７及び保護ダイオ
ード１６を介して内部電源線１５へ電流が流れ、メモリ
回路１０へ電力が供給されてスタティックＲＡＭＩＩの
メモリ内容が保持される。また、−次電池１８の電圧値
は電池電圧モニタ端子１９から出力され、その電圧値は
コンピュータ本体等の外部装置によって検知可能となる
。
ード１６を介して内部電源線１５へ電流が流れ、メモリ
回路１０へ電力が供給されてスタティックＲＡＭＩＩの
メモリ内容が保持される。また、−次電池１８の電圧値
は電池電圧モニタ端子１９から出力され、その電圧値は
コンピュータ本体等の外部装置によって検知可能となる
。
次に、−次電池１８の寿命を概算する。−船釣に、低電
流タイプのものであっても、スタティックＲＡＭ１個の
メモリ内容を保持するには、周囲温度２５℃では１μＡ
１５０℃では５μＡのスタンバイ電流が必要である。従
って、例えば１６（ｌ！ＩのスタティックＲＡＭを使用
するメモリカードの場合、必要となるスタンバイ電流は
、２５℃で１６μＡ、５０℃で８０μ八となる。−次電
池の電池容量は、終止電圧２．５ｖに達するまでの容量
で規定されるが、この電池容量が７０ｓ＋ＡＩ（の場合
、２５℃では、７０繻ＡＨ／１６μＡ−４３７５時間＝
０．５年、また５０℃では、７０ｍ＋＾■／８０μ＾・
８７５時間江０．１年が一次電池の寿命である。
流タイプのものであっても、スタティックＲＡＭ１個の
メモリ内容を保持するには、周囲温度２５℃では１μＡ
１５０℃では５μＡのスタンバイ電流が必要である。従
って、例えば１６（ｌ！ＩのスタティックＲＡＭを使用
するメモリカードの場合、必要となるスタンバイ電流は
、２５℃で１６μＡ、５０℃で８０μ八となる。−次電
池の電池容量は、終止電圧２．５ｖに達するまでの容量
で規定されるが、この電池容量が７０ｓ＋ＡＩ（の場合
、２５℃では、７０繻ＡＨ／１６μＡ−４３７５時間＝
０．５年、また５０℃では、７０ｍ＋＾■／８０μ＾・
８７５時間江０．１年が一次電池の寿命である。
−次電池の交換時には、電源入力線１３から供給される
電圧が規定値以下であると、内部電源線１５に供給され
る電力はコンデンサ２０の供給エネルギーのみである０
例えば、容量値０．１μＦのコンデンサを２０個使用し
ている場合、コンデンサ２０の全容量値Ｃは２μＦであ
るが、この容量値でスタティックＲＡＭ１１．１１，１
１．・・・のメそり内容を周囲温度２５℃において保持
し得る時間を以下に算出する。
電圧が規定値以下であると、内部電源線１５に供給され
る電力はコンデンサ２０の供給エネルギーのみである０
例えば、容量値０．１μＦのコンデンサを２０個使用し
ている場合、コンデンサ２０の全容量値Ｃは２μＦであ
るが、この容量値でスタティックＲＡＭ１１．１１，１
１．・・・のメそり内容を周囲温度２５℃において保持
し得る時間を以下に算出する。
なお、電池は電池電圧モニタ端子１９の出力電圧が２．
６ｖになった時点で交換し、スタティックＲＡＭ１１．
１１．１１．・・・のメモリ内容を保持し得る電源電圧
は２．Ｏｖとする。スタンバイ電流１−１６μＡ、電流
ｉにおける保護ダイオード１６の順方向電圧をＶＦ、保
護抵抗１７の抵抗値をＲとした場合の電流Ｉにおける電
圧降下をＶＲとした場合、Ｒ−１，５にΩとすると、 ＶＲ−ｉ ＸＲ −１６Ｘ１０−６Ｘ１．５ ＸＩＯ３ −０，０２４Ｖ となる。
６ｖになった時点で交換し、スタティックＲＡＭ１１．
１１．１１．・・・のメモリ内容を保持し得る電源電圧
は２．Ｏｖとする。スタンバイ電流１−１６μＡ、電流
ｉにおける保護ダイオード１６の順方向電圧をＶＦ、保
護抵抗１７の抵抗値をＲとした場合の電流Ｉにおける電
圧降下をＶＲとした場合、Ｒ−１，５にΩとすると、 ＶＲ−ｉ ＸＲ −１６Ｘ１０−６Ｘ１．５ ＸＩＯ３ −０，０２４Ｖ となる。
さらに、ＶＦ ” ０．３Ｖ、ｖＦ＞ｖＲとすると、コ
ンデンサ２０のスタンバイ電流量の放電持続時間ｔと放
電可能エネルギーΔＶの関係は、Ｃ×Δｖ −ｉ Ｘ
ｔ ＝（１１となる。
ンデンサ２０のスタンバイ電流量の放電持続時間ｔと放
電可能エネルギーΔＶの関係は、Ｃ×Δｖ −ｉ Ｘ
ｔ ＝（１１となる。
ΔＶ −（２，６−０，３） −２，０−０，３Ｖ
であるから、
ｔ−ＣＸΔｖ ／ ｉ
−２ｘｌｏ−６ｘ０．３ ／１６ｘｌＯ−６讃３７．６
霞Ｓ と非常に短時間しか放電が持続されない、さらに、周囲
温度が５０℃の環境では、この時間の１７５という厳し
い条件となる。
霞Ｓ と非常に短時間しか放電が持続されない、さらに、周囲
温度が５０℃の環境では、この時間の１７５という厳し
い条件となる。
また、放電時間を伸ばすためにコンデンサ２ｏの容量値
を１０倍の２０μＦにしても、放電持続時間は３７６＋
ｍｓにしかならない、電池の交換作業には、最短１０秒
は必要であるから、この必要時間から前記（１１式に基
づき、コンデンサ２０に必要とされる容量値を逆算する
と、 Ｃ＝ ｉ Ｘ ｔ ／ΔＶ ＝ １６ Ｘ １Ｏ−６ｘ １０１０．３２５３３μＦ となり、大容量のコンデンサが必要となる。従って、周
囲温度が５０℃の環境においては、５３３μＦＸ ５−
２６６５μＦ以上の容量が必要となる。
を１０倍の２０μＦにしても、放電持続時間は３７６＋
ｍｓにしかならない、電池の交換作業には、最短１０秒
は必要であるから、この必要時間から前記（１１式に基
づき、コンデンサ２０に必要とされる容量値を逆算する
と、 Ｃ＝ ｉ Ｘ ｔ ／ΔＶ ＝ １６ Ｘ １Ｏ−６ｘ １０１０．３２５３３μＦ となり、大容量のコンデンサが必要となる。従って、周
囲温度が５０℃の環境においては、５３３μＦＸ ５−
２６６５μＦ以上の容量が必要となる。
従来のメモリカードは以上のように構成されているので
、メモリ回路１０のメモリ内容を消失せずにメモリバッ
クアップ用の一次電池を交換するためには、非常に大き
い容量のコンデンサが必要になる。しかし、薄さを要求
されるメモリカードの厚みは２〜４鶴が限度とされる上
に、小型多機能化を自衛しているメモリカードの表面に
は他の部品を高密度に実装しなければならないため、メ
モリカードに装着し得るコンデンサの数量及びそれに伴
う容量の増大には限度がある。
、メモリ回路１０のメモリ内容を消失せずにメモリバッ
クアップ用の一次電池を交換するためには、非常に大き
い容量のコンデンサが必要になる。しかし、薄さを要求
されるメモリカードの厚みは２〜４鶴が限度とされる上
に、小型多機能化を自衛しているメモリカードの表面に
は他の部品を高密度に実装しなければならないため、メ
モリカードに装着し得るコンデンサの数量及びそれに伴
う容量の増大には限度がある。
従って、メモリカードをコンピュータ本体に接続して外
部からメモリカードに電力を供給するか、またはメモリ
カードのメモリ内容を外部記憶装置に一旦退避させてお
いてから一次電池を交換しなければならず、比較的頻繁
に要求されるメモリバックアンプ用の電池交換作業が煩
雑であるという問題があった。
部からメモリカードに電力を供給するか、またはメモリ
カードのメモリ内容を外部記憶装置に一旦退避させてお
いてから一次電池を交換しなければならず、比較的頻繁
に要求されるメモリバックアンプ用の電池交換作業が煩
雑であるという問題があった。
本発明はこのような問題を解決するためになされたもの
であって、外部装置の助けを借りずにメモリ内容を消失
することなくバックアップ電池を交換し得るメモリカー
ドの提供を目的とする。
であって、外部装置の助けを借りずにメモリ内容を消失
することなくバックアップ電池を交換し得るメモリカー
ドの提供を目的とする。
本発明のメモリカードは、バックアップ電源としてメモ
リ回路へ電力を供給する。交換可能な主電池と、主電池
を交換する際、メモリ回路のバックアップ電源となる補
助電池と、メモリ回路と主電池又は補助電池とを選択的
に接続するスイッチと、該スイッチの接続に連動して主
電池の着脱を可能又は不可能にする主電池着脱ロック機
構とを備えたことを特徴とする。
リ回路へ電力を供給する。交換可能な主電池と、主電池
を交換する際、メモリ回路のバックアップ電源となる補
助電池と、メモリ回路と主電池又は補助電池とを選択的
に接続するスイッチと、該スイッチの接続に連動して主
電池の着脱を可能又は不可能にする主電池着脱ロック機
構とを備えたことを特徴とする。
本発明のメモリカードは、主電池がメモリ回路のメモリ
内容をバックアップし、主電池を交換する際は、スイッ
チを切り換えて補助電池をメモリ回路に接続して電圧を
供給し、メモリ内容をバックアップする。また、スイッ
チを主電池側に設定している場合は主電池着脱ロック機
構が主電池の着脱を阻止し、スイッチを補助電池側に切
り換えると主電池着脱ロック機構が解除され、主電池の
交換が可能となる。
内容をバックアップし、主電池を交換する際は、スイッ
チを切り換えて補助電池をメモリ回路に接続して電圧を
供給し、メモリ内容をバックアップする。また、スイッ
チを主電池側に設定している場合は主電池着脱ロック機
構が主電池の着脱を阻止し、スイッチを補助電池側に切
り換えると主電池着脱ロック機構が解除され、主電池の
交換が可能となる。
以下、本発明をその実施例を示す図面に基づき詳述する
。第１図は本発明に係るメモリカードの要部構成を示す
回路図であって、図中１０は、複数のスタティックＲＡ
Ｍ１１．１１．１１．・・・及び所要スタティックＲＡ
ＭＩＩを選択すべきアドレス信号を符号化して出力する
アドレスデコーダ１２とからなるメモリ回路である。ま
た、電源制御回路１４は、メモリカードを接続したコン
ピュータ本体等の外部装置から電源入力線１３を介して
供給される電力が所定値以上になるとメモリ回路１０へ
制御信号を出力してメモリ回路１を活性化する。電源制
御回路１４は内部電源線１５を介して主電池保護ダイオ
ード１６のカソード及び補助電池保護ダイオード２６の
カソードに並列に接続される。主電池保護ダイオード１
６の７ノードは主電池保護抵抗１７を介して主−次電池
１８の陰極に接続され、主電池保護抵抗１９と主−次電
池１８との中間に電池電圧モニタ端子１９が接続される
。即ち、主電池保護ダイオード１６は主−次電池１８へ
の充電を防止し、主電池保護抵抗１７は主電池保護ダイ
オード１６の破壊によりショートした場合に主−次電池
１８へ過大電流が流れ込まないように電流を制限する。
。第１図は本発明に係るメモリカードの要部構成を示す
回路図であって、図中１０は、複数のスタティックＲＡ
Ｍ１１．１１．１１．・・・及び所要スタティックＲＡ
ＭＩＩを選択すべきアドレス信号を符号化して出力する
アドレスデコーダ１２とからなるメモリ回路である。ま
た、電源制御回路１４は、メモリカードを接続したコン
ピュータ本体等の外部装置から電源入力線１３を介して
供給される電力が所定値以上になるとメモリ回路１０へ
制御信号を出力してメモリ回路１を活性化する。電源制
御回路１４は内部電源線１５を介して主電池保護ダイオ
ード１６のカソード及び補助電池保護ダイオード２６の
カソードに並列に接続される。主電池保護ダイオード１
６の７ノードは主電池保護抵抗１７を介して主−次電池
１８の陰極に接続され、主電池保護抵抗１９と主−次電
池１８との中間に電池電圧モニタ端子１９が接続される
。即ち、主電池保護ダイオード１６は主−次電池１８へ
の充電を防止し、主電池保護抵抗１７は主電池保護ダイ
オード１６の破壊によりショートした場合に主−次電池
１８へ過大電流が流れ込まないように電流を制限する。
補助電池保護ダイオード２６のアノードは補助電池保護
抵抗２７を介して補助−次電池２８の陰極に接続される
。また、主−次電池１８の陽極及び補助−次電池２８の
陽極は２トランスファ接点を有するスイッチ３０の端子
３２及び３３にそれぞれ接続され、共通端子３１は接地
される。共通端子３１には、端子３２及び３３に選択的
に接続される摺動部３４が接続される。さらに、電源制
御回路１４と保護ダイオード１６との中間には一端が接
地されたコンデンサ２０が接続され、電源制御回路１４
とコンデンサ２０との中間にメモリ回路１０が接続され
る。
抵抗２７を介して補助−次電池２８の陰極に接続される
。また、主−次電池１８の陽極及び補助−次電池２８の
陽極は２トランスファ接点を有するスイッチ３０の端子
３２及び３３にそれぞれ接続され、共通端子３１は接地
される。共通端子３１には、端子３２及び３３に選択的
に接続される摺動部３４が接続される。さらに、電源制
御回路１４と保護ダイオード１６との中間には一端が接
地されたコンデンサ２０が接続され、電源制御回路１４
とコンデンサ２０との中間にメモリ回路１０が接続され
る。
第２図乃至第５図は、本発明に係るメモリカードの正面
一部透視図及び平面図であって、図中１はメモリカード
本体である。メモリカード本体１の平面側には主−次電
池１８ （Ｍ）倒又は補助−次電池２８（Ｓ）側へｔ８
動する摺動部３４を有するスイッチが設けられる。主−
次電池１８はメモリカード本体１内部に挿税可能な電池
ホルダー４０によってメモリカード本体１に内蔵保持さ
れ、電池ホルダー４０はスイッチ３０近傍に切欠４０ａ
を有する。スイッチ３０の摺動部３４は摺動方向の一端
に、その摺動位置に応じて前記・電池ホルダー４０の切
欠４０ａに嵌着し、電池ホルダー４０の移動を阻止する
電池ホルダーロック片３５を有する。
一部透視図及び平面図であって、図中１はメモリカード
本体である。メモリカード本体１の平面側には主−次電
池１８ （Ｍ）倒又は補助−次電池２８（Ｓ）側へｔ８
動する摺動部３４を有するスイッチが設けられる。主−
次電池１８はメモリカード本体１内部に挿税可能な電池
ホルダー４０によってメモリカード本体１に内蔵保持さ
れ、電池ホルダー４０はスイッチ３０近傍に切欠４０ａ
を有する。スイッチ３０の摺動部３４は摺動方向の一端
に、その摺動位置に応じて前記・電池ホルダー４０の切
欠４０ａに嵌着し、電池ホルダー４０の移動を阻止する
電池ホルダーロック片３５を有する。
次に、動作について説明する。メモリカードがコンピュ
ータ本体に接続されて電源入力線１３の電圧が規定値以
上に達すると、電源制御回路１４はこの電力を内部電源
１１１１５へ供給するとともに、ハイレベル（“Ｈ″）
の制御信号をメモリ回路１０に与えてメモリ回路１０を
活性化し、アドレス指定された所要スタティックＲＡ
Ｍｌｌへの書き込み、読み出しが可能となる。
ータ本体に接続されて電源入力線１３の電圧が規定値以
上に達すると、電源制御回路１４はこの電力を内部電源
１１１１５へ供給するとともに、ハイレベル（“Ｈ″）
の制御信号をメモリ回路１０に与えてメモリ回路１０を
活性化し、アドレス指定された所要スタティックＲＡ
Ｍｌｌへの書き込み、読み出しが可能となる。
メモリカードがコンピュータ本体からはずされて電源入
力線１３の電圧が規定値以下に達すると、電源制御回路
１４は内部電源線１５への電力供給を遮断するとともに
、ローレベル（“Ｌ”）の制御信号をメモリ回路１０に
与えてメモリ回路１０はパワーダウン状態となる。
力線１３の電圧が規定値以下に達すると、電源制御回路
１４は内部電源線１５への電力供給を遮断するとともに
、ローレベル（“Ｌ”）の制御信号をメモリ回路１０に
与えてメモリ回路１０はパワーダウン状態となる。
その際、主−次電池１８から主電池保護抵抗１７及び主
電池保護ダイオード１６を介して内部電源線１５へ電流
が流れ、メモリ回路１０へ電力が供給されてスタティッ
クＲＡＭＩＩのメモリ内容が保持される。
電池保護ダイオード１６を介して内部電源線１５へ電流
が流れ、メモリ回路１０へ電力が供給されてスタティッ
クＲＡＭＩＩのメモリ内容が保持される。
また、主１次電池１８の電圧値は電池電圧モニタ端子１
９から出力され、その電圧値はコンピュータ本体等の外
部装置によって検知が可能となる。
９から出力され、その電圧値はコンピュータ本体等の外
部装置によって検知が可能となる。
スイッチ３０の摺動部３４が主−次電池１８ （ＩＩＪ
にある場合、摺動部３４は主−次電池１８側の端子３２
に接続され、主−次電池１８から主電池保護抵抗１７及
び主電池保護ダイオード１６を介してメモリ回路１０へ
電圧が供給され、メモリ内容をバックアップする。
にある場合、摺動部３４は主−次電池１８側の端子３２
に接続され、主−次電池１８から主電池保護抵抗１７及
び主電池保護ダイオード１６を介してメモリ回路１０へ
電圧が供給され、メモリ内容をバックアップする。
その際、電池ホルダーロック片３５は切欠４０ａに嵌着
して電池ホルダー４０をロックし、主−次電池１８の着
膜をロックする。
して電池ホルダー４０をロックし、主−次電池１８の着
膜をロックする。
また、外部装置によって検知した電池電圧モニタ端子１
９の電圧が２．６ｖに達して主−次電池１８を交換する
際、スイッチ３０の摺動部３４を補助−次電池２８側に
摺動すると、摺動部３４は補助−次電池２８例の端子３
３に接続され、補助−次電池２８の電圧が、補助電池保
護抵抗２７及び補助電池保護ダイオード２６を介して内
部電源線５からメモリ回路１０のスタティックＲＡ Ｍ
ｌｌ、１１，１１．・・・へ電圧が供給され、メモリ回
路１０のメモリ内容をバックアップする。
９の電圧が２．６ｖに達して主−次電池１８を交換する
際、スイッチ３０の摺動部３４を補助−次電池２８側に
摺動すると、摺動部３４は補助−次電池２８例の端子３
３に接続され、補助−次電池２８の電圧が、補助電池保
護抵抗２７及び補助電池保護ダイオード２６を介して内
部電源線５からメモリ回路１０のスタティックＲＡ Ｍ
ｌｌ、１１，１１．・・・へ電圧が供給され、メモリ回
路１０のメモリ内容をバックアップする。
一方、摺動部３４が補助−次電池２８側に摺動すること
によって、電池ホルダーロック片３５が切欠４０ａから
抜は出て電池ホルダー４０のロックを解除する。
によって、電池ホルダーロック片３５が切欠４０ａから
抜は出て電池ホルダー４０のロックを解除する。
ロックが解除された電池ホルダー４０はメモリカード本
体１から取り出すことができ、新しい主−次電池に交換
できる。
体１から取り出すことができ、新しい主−次電池に交換
できる。
以下、補助−次電池２８に必要とされる容量を算出する
。主−次電池１８の交換時間を３０秒、交換回数を１０
０回とすると、スタティックＲＡ Ｍｌｌのスタンバイ
電流は周囲温度２５℃のとき１６μ＾であるから、 電池容量−１６ｘｌＯ−６ｘ３Ｑ／３６０ＱｘｌＯＯ江
０．０１３＊ＡＨ となる、また、周囲温度５０℃のときスタンバイ電流は
８０μＡであるから、 電池容量−１６ｘ １Ｏ−６ｘ ３０／ ３６００ ｘ
１００−０．０６７＊ＡＨ（ となり、いずれの場合も非常に小さな容量で足りる。従
って、補助−次電池２８は小型でよく、薄型のメモリカ
ードに搭載し得る。
。主−次電池１８の交換時間を３０秒、交換回数を１０
０回とすると、スタティックＲＡ Ｍｌｌのスタンバイ
電流は周囲温度２５℃のとき１６μ＾であるから、 電池容量−１６ｘｌＯ−６ｘ３Ｑ／３６０ＱｘｌＯＯ江
０．０１３＊ＡＨ となる、また、周囲温度５０℃のときスタンバイ電流は
８０μＡであるから、 電池容量−１６ｘ １Ｏ−６ｘ ３０／ ３６００ ｘ
１００−０．０６７＊ＡＨ（ となり、いずれの場合も非常に小さな容量で足りる。従
って、補助−次電池２８は小型でよく、薄型のメモリカ
ードに搭載し得る。
なお、スイッチ３０を主−次電池側から補助電池側へ切
り換える場合、摺動部３４がいずれの電池側の端子から
も開放状態になる一瞬が生じる可能性もあるが、この開
放時間は、最も厳しい条件下、本実施例では周囲温度５
０℃におけるコンデンサ２０の放電持続時間を基準とし
て、前記〔１）式より、ｔ−ＣＸΔｖ ／ ｉ ＝ ２ ｘ １Ｏ−６ｘ Ｏ，３／８０ ｘ ｔｏ−６
α７．５ｍｓ 以下に抑える必要がある。しかし、この開放時間を０に
したクイ１のスイッチは既に市販されており、製作も容
易であるから、これを用いることが望ましい。
り換える場合、摺動部３４がいずれの電池側の端子から
も開放状態になる一瞬が生じる可能性もあるが、この開
放時間は、最も厳しい条件下、本実施例では周囲温度５
０℃におけるコンデンサ２０の放電持続時間を基準とし
て、前記〔１）式より、ｔ−ＣＸΔｖ ／ ｉ ＝ ２ ｘ １Ｏ−６ｘ Ｏ，３／８０ ｘ ｔｏ−６
α７．５ｍｓ 以下に抑える必要がある。しかし、この開放時間を０に
したクイ１のスイッチは既に市販されており、製作も容
易であるから、これを用いることが望ましい。
なお、本実施例では、主−次電池１８又は補助−次電池
２８へと切り換えるスイッチ３０をメモリカード本体ｌ
の端部側面に設ける構成としたが、これに限らず、メモ
リカード本体１の表面に設けてもよく、同様の効果が得
られる。
２８へと切り換えるスイッチ３０をメモリカード本体ｌ
の端部側面に設ける構成としたが、これに限らず、メモ
リカード本体１の表面に設けてもよく、同様の効果が得
られる。
本発明のメモリカードは、メモリ回路のメモリ内容をバ
ックアンプする主電池の交換時に一時的にメモリ回路を
バックアップする補助電池を搭載し、また補助電池へ選
択的に切り換えるスイッチを設け、さらにスイッチの切
り換えに連動して主電池着脱を可能又は不可能にする主
電池着脱ロック機構を設けたことにより、スイッチが補
助電池側に切り換えられた場合のみ主電池の交換を可能
としているため、外部装置に接続せずにメモリ内容を保
持したまま、メモリカード単体で主電池の交換を簡単に
行い得るという優れた効果を奏する。
ックアンプする主電池の交換時に一時的にメモリ回路を
バックアップする補助電池を搭載し、また補助電池へ選
択的に切り換えるスイッチを設け、さらにスイッチの切
り換えに連動して主電池着脱を可能又は不可能にする主
電池着脱ロック機構を設けたことにより、スイッチが補
助電池側に切り換えられた場合のみ主電池の交換を可能
としているため、外部装置に接続せずにメモリ内容を保
持したまま、メモリカード単体で主電池の交換を簡単に
行い得るという優れた効果を奏する。
第１図は本発明に係るメモリカードの構成を示すブロッ
ク図、第２図乃至第５図はその正面一部透視図及び平面
図、第６図は従来のメモリカードの構成を示すブロック
図である。 １・・・メモリカード本体 １０・・・メモリ回路 １
１・・・スタティックＲＡＭ １３・・・電源入力線
１５・・・内部電源線 １６・・・主電池保護ダイオ
ード １７・・・主電池保護抵抗 １８・・・主−次電
池 １９・・・電池電圧モニタ端子 ２０・・・コンデ
ンサ ２６・・・補助電池保護ダイオード ２７・・・
補助電池保護抵抗 ２８・・・補助−次電池３０・・・
スイッチ ３１・・・共通端子 ３２．３３・・・端子
３４・・・摺動部 ３５・・・電池ホルダーロック片４
０・・・電池ホルダー ４０ａ・・・切欠なお、図中、
同一符号は同一、又は相当部分を示す。
ク図、第２図乃至第５図はその正面一部透視図及び平面
図、第６図は従来のメモリカードの構成を示すブロック
図である。 １・・・メモリカード本体 １０・・・メモリ回路 １
１・・・スタティックＲＡＭ １３・・・電源入力線
１５・・・内部電源線 １６・・・主電池保護ダイオ
ード １７・・・主電池保護抵抗 １８・・・主−次電
池 １９・・・電池電圧モニタ端子 ２０・・・コンデ
ンサ ２６・・・補助電池保護ダイオード ２７・・・
補助電池保護抵抗 ２８・・・補助−次電池３０・・・
スイッチ ３１・・・共通端子 ３２．３３・・・端子
３４・・・摺動部 ３５・・・電池ホルダーロック片４
０・・・電池ホルダー ４０ａ・・・切欠なお、図中、
同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １、メモリ回路のバックアップ電源を搭載したメモリカ
ードにおいて、 バックアップ電源としてメモリ回路へ電力を供給する交
換可能な主電池と、 主電池を交換する際、メモリ回路のバックアップ電源と
なる補助電池と、 メモリ回路と主電池又は補助電池とを選択的に接続する
スイッチと、 該スイッチの接続に連動して主電池の着脱を可能又は不
可能にする主電池着脱ロック機構と を備えたことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229212A JPH0276019A (ja) | 1988-09-13 | 1988-09-13 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229212A JPH0276019A (ja) | 1988-09-13 | 1988-09-13 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276019A true JPH0276019A (ja) | 1990-03-15 |
Family
ID=16888579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229212A Pending JPH0276019A (ja) | 1988-09-13 | 1988-09-13 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0276019A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044325U (ja) * | 1990-04-25 | 1992-01-16 | ||
| JPH04139595A (ja) * | 1990-10-01 | 1992-05-13 | Ryoden Kasei Co Ltd | Ｉｃカード |
| US6306538B1 (en) | 1996-02-26 | 2001-10-23 | Citizen Watch Co., Ltd. | Portable information device |
| JP2021063732A (ja) * | 2019-10-15 | 2021-04-22 | ファナック株式会社 | 補助電源装置及び産業機械 |
-
1988
- 1988-09-13 JP JP63229212A patent/JPH0276019A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044325U (ja) * | 1990-04-25 | 1992-01-16 | ||
| JPH04139595A (ja) * | 1990-10-01 | 1992-05-13 | Ryoden Kasei Co Ltd | Ｉｃカード |
| US6306538B1 (en) | 1996-02-26 | 2001-10-23 | Citizen Watch Co., Ltd. | Portable information device |
| JP2021063732A (ja) * | 2019-10-15 | 2021-04-22 | ファナック株式会社 | 補助電源装置及び産業機械 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568441A (en) | IC card | |
| JP2887353B2 (ja) | バッテリパワーデジタルデータ処理装置 | |
| JPH0276019A (ja) | メモリカード | |
| EP0426271B1 (en) | Portable semiconductor storage device | |
| JPS58102223A (ja) | 電子閃光装置 | |
| JPH01279493A (ja) | メモリカード | |
| JPH0624900Y2 (ja) | メモリバックアップ電源装置 | |
| JPS6142174Y2 (ja) | ||
| JP2577128Y2 (ja) | マイクロコンピューターのリセット装置 | |
| JPS6195425A (ja) | メモリ−バツクアツプ装置 | |
| JPH1051978A (ja) | 電源バックアップ回路 | |
| KR0129034Y1 (ko) | 밧데리 백-업회로 | |
| KR970004868Y1 (ko) | 컴퓨터의 개선된 백업용 전원공급장치 | |
| JPH02140815A (ja) | メモリカード | |
| JPS607858B2 (ja) | 電源装置 | |
| JPS60249833A (ja) | メモリバツクアツプ回路 | |
| KR920002337Y1 (ko) | 축전지를 사용한 타이머 리셋트회로 | |
| JPH0980595A (ja) | 駆動電圧低下時の電子回路駆動技術 | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| JPS5819792A (ja) | 半導体フアイルメモリ | |
| JPH09107641A (ja) | 直流−直流コンバータを用いた電源バックアップ装置 | |
| JPS6027922A (ja) | 電子機器 | |
| JP4341866B2 (ja) | メモリバックアップ装置 | |
| JP3193553B2 (ja) | バックアップ用二次電池の制御回路 | |
| JPH0440509A (ja) | Ｉｃメモリカード |