JP2577128Y2 - マイクロコンピューターのリセット装置 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、発振回路、メモリー回路及びリセット回路
が組込まれているとともに前記発振回路の動作・不動作
を制御する制御端子、前記リセット回路の動作・不動作
を制御するリセット端子及び動作電圧が印加される電源
端子を有するマイクロコンピューターのリセット装置に
関する。

（ロ）従来の技術 テープレコーダーの動作制御を行なう回路としてマイ
クロコンピューターが使用されているが、斯かるマイク
ロコンピューターはデータ等を記憶するメモリー回路が
組込まれているとともに該メモリー回路のリセット動作
を行なうリセット回路を備えている。また、斯かるマイ
クロコンピューターが組込まれている装置では、動作電
源が断たれた状態においてもメモリー回路に記憶されて
いるデータを保存する必要があるためバックアップ用の
電源を供給するように構成されている。そして、斯かる
バックアップ用の電源を供給する手段として一般にコン
デンサーが使用されているが、長時間電源を供給しなか
った場合には、該コンデンサーの充電電圧がメモリー回
路の保持動作を行なうことができない電圧値まで降下す
ることになる。メモリー回路の保持動作を行なうことが
できない電圧値までコンデンサーの充電電圧が降下する
と該メモリー回路の記憶内容が不定となるためリセット
動作を行なう必要があり、斯かるリセット動作を行なう
技術として例えば実開昭61-196324号公報に開示された
ものがある。

（ハ）考案が解決しようとする課題 前述した公報に開示されている技術によれば、バック
アップコンデンサーの充電電圧がメモリー回路の保持動
作に必要な電圧値よりも低下した状態において、電源供
給動作が行なわれるとメモリー回路のリセット動作が行
なわれる。そして、斯かる回路において、リセット動作
時間はバックアップコンデンサーの充電電圧によって決
定されるため、該コンデンサーの充電電圧がメモリー回
路の保持動作に必要な電圧値より僅かに低い場合にはリ
セット動作時間は極く短時間になる。また、マイクロコ
ンピューターには、発振回路が組込まれているが、バッ
クアップ動作が行なわれているとき該発振回路を不動作
状態にするように構成されている。そして、斯かる構成
のマイクロコンピューターでは、電源供給動作が行なわ
れた後所定時間後に発振回路が動作状態になるように構
成されている。前述したリセット回路によるリセット動
作は、前記発振回路が動作状態になってから行なう必要
があるがリセット動作時間が短かい場合にはリセット動
作が行なわれた後発振回路の動作が開始されるという問
題がある。本考案は、斯かる問題を解決したリセット装
置を提供しようとするものである。

（ニ）課題を解決するための手段 本考案のリセット装置は、マイクロコンピューターの
電源端子に逆流防止用ダイオードを介して電源を供給す
る電源回路と、前記電源端子に抵抗を介して一端が接続
されているとともに他端が接地されているバックアップ
用コンデンサーと、電源回路よりマイクロコンピュータ
ーへ電源が供給されたとき動作開始信号の印加動作を所
定時間遅延せしめるとともに遅延用コンデンサーを含む
時定数回路と、前記バックアップ用コンデンサーの充電
電圧を検出するべく接続されているとともに該バックア
ップ用コンデンサーの充電電圧がメモリー回路の記憶保
持動作を行なうために必要な電圧値より低下した状態に
あるとき電源が供給されると導通状態になる検出用トラ
ンジスターと、該検出用トランジスターが導通状態にあ
るときバイアスされて導通状態になるとともにリセット
端子にリセット信号を印加せしめるリセット用トランジ
スターと、前記検出用トランジスターが導通状態にある
ときバイアスされて導通状態になるとともに前記遅延用
コンデンサーを急速に充電する充電用トランジスターと
より構成されている。

（ホ）作用 本考案は、バックアップ用コンデンサーの充電電圧が
メモリー回路の記憶保持動作を行なうために必要な電圧
値より低下した状態にあるとき電源が供給されると導通
状態に反転する検出用トランジスターによってリセット
用トランジスターを導通状態にせしめるとともにマイク
ロコンピューターの発振回路の動作開始を遅延せしめる
べく設けられている遅延用コンデンサーを充電用トラン
ジスターの導通によって急速に充電するようにしたもの
である。

（ヘ）実施例 図示した回路は、本考案のリセット装置の一実施例で
ある。同図において、（１）は発振回路、メモリー回路
及びリセット回路等が組込まれているマイクロコンピュ
ーターであり、動作電圧が印加される電源端子（２）、
Ｈ（高い）レベルの信号が印加されているとき前記発振
回路を動作状態にせしめるべく設けられている制御端子
（３）及びＬ（低い）レベルの信号が印加されていると
き前記リセット回路を動作状態にせしめるべく設けられ
ているリセット端子（４）を備えている。（５）は商用
電源に接続される電源接続端子、（６）は電源スイッ
チ、（７）は商用電源を直流に変換するとともに所定の
直流電圧を出力する電源回路であり、その出力端子
（８）は逆流防止用ダイオード（９）を介して前記電源
端子（２）に接続されているとともに抵抗（10）を介し
て前記制御端子（３）に接続されている。（11）は一端
が抵抗（12）を介して前記電源端子（２）に接続されて
いるとともに他端が接地されているバックアップ用コン
デンサーであり、電源回路（７）が動作状態にあるとき
前記逆流防止用ダイオード（９）及び抵抗（12）を通し
て供給される電流によって充電されるとともに前記電源
回路（７）が不動作状態にあるとき前記マイクロコンピ
ューター（１）にバックアップ用電源を供給する作用を
有している。（13）はエミッタが電源回路（７）の出力
端子（８）に接続されているとともにベースが抵抗（1
4）及び遅延用コンデンサー（15）とより成る時定数回
路（16）を介して接地されているスイッチングトランジ
スター、（17）はコレクタが前記マイクロコンピュータ
ー（１）の制御端子（３）に接続されているとともにエ
ミッタが接地されている動作制御用トランジスターであ
り、そのベースは抵抗（18）を介して前記スイッチング
トランジスター（13）のコレクタに接続されている。
（19）は前記電源回路（７）の出力端子（８）と接地間
に接続されている分圧回路であり、第１抵抗（20）及び
第２抵抗（21）とによって構成されている。（22）はエ
ミッタが前記分圧回路（19）の分圧点（Ａ）に接続され
ているとともにベースが抵抗（23）を介して前記抵抗
（12）とバックアップ用コンデンサー（11）との接続点
（Ｂ）に接続されている検出用トランジスター、（24）
はコレクタが前記マイクロコンピューター（１）のリセ
ット端子（４）に接続されているとともに抵抗（25）を
介して電源端子（２）に接続されているリセット用トラ
ンジスターであり、エミッタが接地されているとともに
ベースは抵抗（26）を介して前記検出用トランジスター
（22）のコレクタに接続されている。（27）はエミッタ
が前記電源回路（７）の出力端子（８）に接続されてい
るとともにコレクタが前記抵抗（14）と遅延用コンデン
サー（15）との接続点（Ｃ）に接続されている充電用ト
ランジスターであり、導通状態にあるとき該遅延用コン
デンサー（15）を急速に充電せしめる作用を有してい
る。（28）は前記充電用トランジスター（27）の動作を
制御するべくコレクタが抵抗（29）を介してそのベース
に接続されているとともにエミッタが接地されている制
御トランジスターであり、そのベースは抵抗（30）を介
して前記検出用トランジスター（22）のコレクタに接続
されている。（31）は前記時定数回路（16）の接続点
（Ｃ）にアノードが接続されているとともにカソードが
電源回路（７）の出力端子（８）に接続されているダイ
オードであり、電源回路（７）が不動作状態に復帰せし
められたとき遅延用コンデンサー（15）に充電されてい
た電荷を放電せしめる作用を有している。斯かる回路構
成において、前記検出用トランジスター（22）は、前記
バックアップ用コンデンサー（11）の充電電圧がマイク
ロコンピュータ（１）に組込まれているメモリー回路の
記憶保持動作を行なうことができない電圧値以下に低下
した状態にあるときに電源回路（７）より電源が供給さ
れると導通状態に反転するようにその動作点は設定され
ている。

以上の如く本考案のリセット装置は構成されており、
次に動作について説明する。まず、バックアップ用コン
デンサー（11）の充電電圧が充分高い場合即ちマイクロ
コンピューター（１）のメモリー回路の記憶保持動作を
行なっている場合の動作について説明する。斯かる状態
において、電源スイッチ（６）を閉成せしめると電源回
路（７）が動作状態になり、その出力端子（８）に所定
の直流電圧が出力される。前記出力端子（８）に直流電
圧が出力されると逆流防止用ダイオード（９）を介して
マイクロコンピューター（１）の電源端子（２）に動作
電源が供給されるとともに時定数回路（16）を構成する
遅延用コンデンサー（15）に所定時間充電電流が流れ、
その間スイッチングトランジスター（13）が導通状態に
反転する。前記スイッチングトランジスター（13）が導
通するとそのエミッタ・コレクタ間を通して動作制御用
トランジスター（17）のベースにバイアス電流が供給さ
れるため該動作制御用トランジスター（17）は導通状態
になる。前記動作制御用トランジスター（17）が導通す
るとマイクロコンピューター（１）の制御端子（３）に
Ｌレベルの信号が印加されるため該マイクロコンピュー
ター（１）に組込まれている発振回路は不動作状態にあ
る。また、電源回路（７）の出力端子（８）に直流電圧
が出力されると分圧回路（19）によって検出用トランジ
スター（22）のエミッタに所定の電圧が印加された状態
になるが、バックアップ用コンデンサー（11）の充電電
圧が高いため該検出用トランジスター（22）は導通状態
に反転することはない。従って、リセット用トランジス
ター（24）は非導通状態にあり、マイクロコンピュータ
ー（１）のリセット動作が行なわれることはない。ま
た、制御トランジスター（28）及び充電用トランジスタ
ー（27）も導通状態に反転することはなく遅延用コンデ
ンサー（15）の急速充電動作は行なわれることはない。
斯かる状態において、所定時間経過すると即ち遅延用コ
ンデンサー（15）の充電動作が終了するとスイッチング
トランジスター（13）が非導通状態に反転するとともに
動作制御用トランジスター（17）が非導通状態に反転せ
しめられる。前記動作制御用トランジスター（17）が非
導通状態に反転すると制御端子（３）に抵抗（10）を介
してＨレベルの信号が印加されるため発振回路が動作状
態になり、マイクロコンピューター（１）はメモリー回
路に記憶されていたデータに基づいて各制御動作を行な
うことになる。

以上の如くバックアップ用コンデンサー（11）の充電
電圧が高い場合の動作は行なわれるが、次に該コンデン
サー（11）の充電電圧がメモリー回路の記憶保持動作を
行なうことができない電圧値まで低下した場合の動作に
ついて説明する。斯かる状態にあるときに電源スイッチ
（６）を閉成せしめると電源回路（７）が動作状態にな
り、逆流防止用ダイオード（９）を介してマイクロコン
ピューター（１）の電源端子（２）に電源が供給され
る。そして、分圧回路（19）によって検出用トランジス
ター（22）のエミッタに所定の電圧が印加されるとバッ
クアップ用コンデンサー（11）の充電電圧が低いため該
検出用トランジスター（22）はバイアスされて導通状態
に反転する。前記検出用トランジスター（22）が導通状
態に反転するとリセット用トランジスター（24）及び制
御トランジスター（28）のベースにバイアス電流が供給
されるため該リセット用トランジスター（24）及び制御
トランジスター（28）は導通状態に反転する。前記リセ
ット用トランジスター（24）が導通状態に反転するとマ
イクロコンピューター（１）のリセット端子（４）にＬ
レベルの信号が印加された状態になるため該マイクロコ
ンピュータ（１）に組込まれているリセット回路による
リセット動作が行なわれた状態になる。一方前記制御ト
ランジスター（28）が導通状態に反転すると充電用トラ
ンジスター（27）がバイアスされて導通状態に反転せし
められるため該トランジスター（27）のエミッタ・コレ
クタ間を通して供給される電流によって遅延用コンデン
サー（15）は瞬時に充電されることになる。斯かる動作
が行なわれる結果、マイクロコンピューター（１）の電
源端子（２）に電源が供給されると直ちにスイッチング
トランジスター（13）及び動作制御用トランジスター
（17）が非導通状態になり、制御端子（３）にＨレベル
の信号が印加されるため発振回路が動作状態になる。ま
た、斯かる状態において、バックアップ用コンデンサー
（11）には逆流防止用ダイオード（９）及び抵抗（12）
を通して充電電流が供給されるためその充電電圧が徐々
に上昇することになる。そして、前記バックアップ用コ
ンデンサー（11）の充電電圧が上昇し、その電圧がマイ
クロコンピューター（１）のメモリー回路を記憶保持状
態にする値まで上昇すると検出用トランジスター（22）
は非導通状態に反転する。前記検出用トランジスター
（22）が非導通状態に反転するとリセット用トランジス
ター（24）、制御トランジスター（28）及び充電用トラ
ンジスター（27）が非導通状態に反転せしめられる。バ
ックアップ用コンデンサー（11）の充電電圧がメモリー
回路の記憶保持動作を行なうことができない電圧値まで
低下している状態において、電源を供給すると前述した
リセット動作が行なわれるが、斯かるリセット動作は、
マイクロコンピューター（１）への電源供給動作及び発
振回路の動作が開始された後に行なわれるためマイクロ
コンピューター（１）の動作を支障なく行なうことがで
きる。

（ト）考案の効果 本考案のリセット装置は、バックアップ用コンデンサ
ーの充電電圧がメモリー回路の記憶保持動作を行なうた
めに必要な電圧値より低下した状態にあるとき電源が供
給されると導通状態に反転する検出用トランジスターに
よってリセット用トランジスターを導通状態にせしめる
とともにマイクロコンピューターに組込まれている発振
回路の動作開始を遅延せしめるべく設けられている遅延
用コンデンサーを充電用トランジスターの導通によって
急速に充電するようにしたのでマイクロコンピューター
が動作を行なう状態にせしめられた後にリセット動作が
行なわれることになり、リセット動作を確実に行なうこ
とができ、本考案の実用的価値は非常に高いものであ
る。

【図面の簡単な説明】

図示した回路は、本考案のリセット装置の一実施例であ
る。 主な図番の説明 （１）……マイクロコンピューター、（２）……電源端
子、（３）……制御端子、（４）……リセット端子、
（７）……電源回路、（９）……逆流防止用ダイオー
ド、（11）……バックアップ用コンデンサー、（13）…
…スイッチングトランジスター、（15）……遅延用コン
デンサー、（16）……時定数回路、（17）……動作制御
用トランジスター、（19）……分圧回路、（22）……検
出用トランジスター、（24）……リセット用トランジス
ター、（27）……充電用トランジスター、（28）……制
御トランジスター。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】発振回路、メモリー回路及びリセット回路
   が組込まれているとともに前記発振回路の動作・不動作
   を制御する制御端子、前記リセット回路の動作・不動作
   を制御するリセット端子及び動作電圧が印加される電源
   端子を有するマイクロコンピューターにおいて、前記マ
   イクロコンピューターの電源端子に逆流防止用ダイオー
   ドを介して電源を供給する電源回路と、前記電源端子に
   抵抗を介して一端が接続さているとともに他端が接地さ
   れ、且つ前記メモリー回路にバックアップ用電源を供給
   するバックアップ用コンデンサーと、前記電源回路より
   マイクロコンピューターへ電源が供給されたとき前記制
   御端子への動作開始信号の印加動作を所定時間遅延せし
   めるとともに遅延用コンデンサーを含む時定数回路と、
   前記バックアップ用コンデンサーの充電電圧を検出する
   べく接続されているとともに該バックアップ用コンデン
   サーの充電電圧がメモリー回路の記憶保持動作を行なう
   ために必要な電圧値より低下した状態にあるとき前記電
   源回路より電源が供給されると導通状態になる検出用ト
   ランジスターと、該検出用トランジスターが導通状態に
   あるときバイアスされて導通状態になるとともに前記リ
   セット端子にリセット信号を印加せしめるリセット用ト
   ランジスターと、前記検出用トランジスターが導通状態
   にあるときバイアスされて導通状態になるとともに前記
   遅延用コンデンサーを急速に充電する充電用トランジス
   ターとより成るマイクロコンピューターのリセット装
   置。