JPH0237061Y2 - - Google Patents

Info

Publication number
JPH0237061Y2
JPH0237061Y2 JP1982136135U JP13613582U JPH0237061Y2 JP H0237061 Y2 JPH0237061 Y2 JP H0237061Y2 JP 1982136135 U JP1982136135 U JP 1982136135U JP 13613582 U JP13613582 U JP 13613582U JP H0237061 Y2 JPH0237061 Y2 JP H0237061Y2
Authority
JP
Japan
Prior art keywords
power supply
transistor
circuit
reset
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982136135U
Other languages
English (en)
Other versions
JPS5940926U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13613582U priority Critical patent/JPS5940926U/ja
Publication of JPS5940926U publication Critical patent/JPS5940926U/ja
Application granted granted Critical
Publication of JPH0237061Y2 publication Critical patent/JPH0237061Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は、例えばビデオテープレコーダのプ
ログラムタイマーとして働くマイクロコンピユー
タに対して、停電時のバツクアツプ状態から商用
電源再投入状態になるとき、リセツトパルスを供
給するバツクアツプ電源付きリセツト回路に関す
る。
〔考案の技術的背景〕
ビデオテープレコーダにおいては、マイクロコ
ンピユータを利用したプログラムタイマーが設け
られることがある。この種機器は、予約録画が可
能であり、曜日とその日の時間及び録画チヤンネ
ルを予じめプログラムによつて指定しておくこと
によつて、自動的にビデオテープレコーダの録画
操作が得られるようになつている。
このような、プログラムタイマーに対しては、
電源を投入した際に、リセツトパルスを供給する
必要がある。第1図aは、リセツトパルス発生回
路であり、同図b,cは、電源が投入された際の
リセツトパルス発生動作を示す信号波形図であ
る。即ち、電源が電源入力端子1に供給される
と、トランジスタQ32はオンし、次に遅れてトラ
ンジスタQ31がオンすると、トランジスタQ32
オフし、第1図cに示すようなリセツト信号がリ
セツト信号出力端子3に得られる。トランジスタ
Q31が遅れてオンするのは、コンデンサC31、抵抗
R31,R32等の時定数回路による影響である。ツ
エナーダイオードD31は、トランジスタQ31のベ
ースバイアス回路素子として働き、抵抗R33
R34は、それぞれトランジスタQ31,Q32のコレク
タ負荷である。第1図bは、電源出力端子2の出
力である。
〔背景技術の問題点〕 上記従来のリセツトパルス発生回路は、電源入
力端子1に商用電源、あるいはバツクアツプ電源
の何れが投入されてもリセツトパルスを出力す
る。通常バツクアツプ電源としては、Ni−Cd電
池などが使用され、停電時には、スイツチによつ
て切換えられバツクアツプ電源として供給され
る。また、この状態から商用電源が復帰したとき
は、バツクアツプ電源がしや断され、商用電源が
入力端子1に供給される。
このように電源が切換つた場合、リセツト回路
はその都度リセツトパルスを発生するが、これで
は、不便な場合が生じる。たとえば、マイクロコ
ンピユータ内部に時計回路などが組み込まれた場
合は、バツクアツプ電源が充分な電力を備えてい
るかぎりリセツトは行なわず、連続して時計回路
を駆動した方がよい。
〔考案の目的〕
この考案は上記の事情に鑑みてなされたもの
で、リセツトパルスの発生を必要最少限度にとど
め得るとともに、バツクアツプ電源が消耗した状
態におけるリセツトパルス発生を安定にしかも正
確にし得るバツクアツプ電源付きリセツト回路を
提供することを目的とする。
〔考案の概要〕
この考案は、例えば第4図の実施例にてその概
略を説明すると、バツクアツプ電源として働くコ
ンデンサC12をリセツト回路内に組み込むととも
に、バツクアツプ電源の電圧保持状況に応じて、
商用電源が再投入された際のトランジスタQ11
Q12のオン、オフ動作モードが異なるように構成
したものである。
〔考案の実施例〕
以下この考案の実施例を図面を参照して説明す
る。
まず、この考案に至る段階で考えられた回路を
第2図に示して説明する。
第2図は、低消費電力のマイクロコンピユータ
に対してリセツトパルスを供給する回路である。
この回路は、商用電源入力端子11、バツクアツ
プ電源部12、リセツト信号生成部13、微分回
路14、電源出力端子15、リセツトパルス出力
端子16を有する。バツクアツプ電源部12は、
コンデンサC1、抵抗R1,R2で構成され、商用電
源入力端子11からダイオードD1を介して、コ
ンデンサC1にバツクアツプ用電源をホールドす
ることができる。リセツト信号生成部12は、ト
ランジスタQ1、抵抗R3により構成されており、
トランジスタQ1は、コンデンサC1の充電電荷が
充分であればオフする。微分回路14は、コンデ
ンサC2、抵抗R4、ダイオードD2により構成され、
トランジスタQ1がオフからオンになつたとき微
分出力を得ることできる。
上記のバツクアツプ及びリセツト回路におい
て、今、商用電源が停電状態にあり、バツクアツ
プ電源が用いられ、かつ、バツクアツプ電源が消
費されてマイクロコンピユータの動作保証電圧よ
りも低下しているものとする。この状態におい
て、第3図に示すように、時間T0で商用電源が
復帰したとする。商用電源が復帰すると、第3図
aに示すように、電源出力端子15は、低下して
いたバツクアツプ電圧状態から、正規の電源電圧
状態に変る。また、リセツトパルス出力端子16
には、第3図bに示すようなリセツトパルスが得
られる。
ここで、第3図bに示すリセツトパルスに着目
した場合、このパルスは、トランジスタQ1がオ
フからオンすることにともなうコレクタ電圧を微
分回路14が微分することによつて得られるの
で、パルス後縁の変化になまりが生じる。これは
コンデンサC2の充電時間に依存する。ここで、
コンデンサC2が充分に充電されないうちに、商
用電源に短期間の瞬時停電があると、バツクアツ
プ電源がマイクロコンピユータの動作保証電圧よ
り低い場合にもかかわらずリセツトパルスが得ら
れないことがある。また商用電源にチヤタリング
あつた場合にも、充分なリセツトパルスが得られ
ず、マイクロコンピユータのリセツト不良を生じ
るるることがある。これは、コンセントの抜き差
しを繰りかえした場合も同様であり、第3図bに
破線で示すようなリセツト出力となり、充分に零
電位まで低下しないリセツト出力となる。さらに
また、コンデンサC1は、比較的大容量のものが
用いられ、充電に時間がかかるが、その充電の途
中で上記のようなコンセントの抜き差しとかリツ
プルがあると、トランジスタQ1がスイツチング
領域でなく、能動領域で働き、リセツトパルス出
力端にノイズを増幅した信号があらわれるという
問題がある。
上記第2図に示すような回路の問題を解決する
のにこの考案は、第4図に示すような回路構成と
するものである。第4図において21は電源ライ
ンに接続される商用電源入力端子であり、電圧検
出回路22のツエナーダイオードD11のカソード
に接続されるとともに、バツクアツプ電源回路部
23のダイオードD12を介したのち、バツクアツ
プ電源用のコンデンサC12の一方の電極及びリセ
ツトパルス出力回路部24の抵抗R15の一端に接
続され、さらに電源出力端25に接続されてい
る。
前記電圧検出回路22は、前記ツエナーダイオ
ードD11のアノードが抵抗R11を介して接地され
るとともに抵抗R12を介してトランジスタQ11
ベースに接続され、このベースと接地電位間には
時定数回路を構成するコンデンサC11が設けられ
ている。そして、ツエナーダイオードD11のカソ
ード側から電源が供給され、コンデンサC11が充
電されたとき、トランジスタQ11は、そのコレク
タに電源が与えられていればオンすることができ
る。
前記バツクアツプ電源回路部23の前記コンデ
ンサC12の他方の電極は、抵抗R13を介して接地さ
れるとともに、抵抗R14を介してトランジスタ
Q12のベースに接続されている。
前記コンデンサC12は、商用電源が供給されて
いるときに充電されており、商用電源が停電した
ときは、その保持電圧によつて出力端子25にバ
ツクアツプ電源を出力する。
リセツト出力回路24の抵抗R15の他端は、リ
セツト出力端子26に接続されるとともに、トラ
ンジスタQ12のコレクタに接続される。そしてこ
のトランジスタQ12のエミツタは接地されてい
る。
この考案のバツクアツプ電源付きリセツト回路
は上記の如く構成され、次に、第5図を参照して
その動作を説明する。今、第5図aに示すよう
に、出力端子25に、低減したバツクアツプ電圧
VBFがあらわれており、時間T11で商用電源VDD
復帰があるものとする。商用電源の復帰がある
と、その時点から、トランジスタQ11のベース電
位は、第5図bに示すように、コンデンサC11
充電に伴つて上昇する。そして、時間T12に至る
と、このトランジスタQ11がオンする。
したがつて、このトランジスタQ11のコレク
タ、つまりトランジスタQ12のベースには、第5
図Cに示すようなパルスが得られることになる。
このようなパルスがベースに加えられることによ
つて、トランジスタQ12は、略時間T11〜T12の間
はオンし、リセツトパルス出力端子26には、第
5図dに示すリセツトパルスd1を出力する。
〔考案の効果〕 上途した、回路によると、まず商用電源が投
入された場合は、第5図a〜dで説明したよう
に安定したリセツトパルスを出力する。
商用電源が停電したときには、コンデンサ
C12に充分バツクアツプ電圧が保持されている
ので、今までの状態を保つ。つまり、トランジ
スタQ12は、そのベースエミツタ間に抵抗R13
による逆バイアスが与えられてオフ状態を保
つ。またこのときは、トランジスタQ11はオフ
となる。
バツクアツプ電源が充分な電圧を保持してい
れば、この状態で商用電源が復帰しても、不要
なリセツトパルスは出力されない。そして、コ
ンデンサC11に充分な充電電圧が蓄積されれば、
トランジスタQ11がオンするのみである。
次に、コンデンサC12によるバツクアツプ電
源供給時間が充分に経過して次段のマイクロコ
ンピユータの動作保証電圧以下となつた場合
は、次に電源が投入されたときは必らずリセツ
トパルスを出力しなければなない。このとき
は、トランジスタQ12は、コンデンサC12による
逆バイアスが無いので、商用電源が再投入され
れば、いつでもただちにオンとなることができ
る。このトランジスタQ12がオンすることは、
第5図dに示したように、必らずリセツト信号
が零電位まで立下ることを意味する。このよう
に、トランジスタQ12がオンし、遅れてトラン
ジスタQ11がオンし、これに伴つてトランジス
タQ12がオフすることで、確実なリセツトパル
スを得ることができる。上記のような過程で、
コンセントを短時間に抜き差しした場合、コン
デンサC11の放電時間が問題となるが、電源の
立ち上りに対して、ダイオードD11がオンする
ために時間がかかるため、コンデンサC11は充
分放電されてた後に再充電されてトランジスタ
Q11をオンする。この結果、必らずリセツトパ
ルスが得られて、次段のマイクロコンピユータ
のリセツト不良を生じることはない。
さらにまた、コンデンサC12の端子電圧がゆる
やかに上昇しても、トランジスタQ12は、トラン
ジスタQ11によつてすぐにオフされるために、リ
セツト出力に電源のリツプルも生じず、リセツト
の誤動作は生じない。
さらに、この回路は、非常に簡素な構造で、バ
ツクアツプ電源とリセツト機能を兼ねたもので、
しかも動作上の信頼性が高く、C−MOSマイク
ロコンピユータなどのように低電力消費回路には
最適となる。さらにまた、この考案の回路による
と、リセツトパルスの立上がり、下立下がりをそ
れぞれ独立したトランジスタで制御形成している
ので、リセツトパルス波形が急俊になりリセツト
不良がが発生しない、またトランジスタQ11
Q12が互いに温度保障するために温度変化の影響
を受けにくいという利点を備える。
【図面の簡単な説明】
第1図aは、従来のリセツト回路を示す図、同
図b,cは、第1図aの回路の動作信号波形図、
第2図はこの考案に至る過程におけるリセツト回
路を示す図、第3図a,bは第2図の回路の動作
信号波形図、第4図はこの考案の一実施例を示す
回路図、第5図a,b,c,dは、第4図の回路
の動作信号波形図である。 D11……ツエナーダイオード、D12……ダイオ
ード、R11〜R15……抵抗、C11,C12……コンデン
サ、Q11,Q12……トランジスタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電源ラインに一方の電極が接続され他方の電極
    が第1の抵抗を介して接地電位端に接続されたバ
    ツクアツプ用のコンデンサと、ベースが第2の抵
    抗を介して前記コンデンサと第1の抵抗との接続
    点に接続され、コレクタが第3の抵抗を介して前
    記電源ラインに接続されるとともにリセツトパル
    ス出力端に接続された第1のトランジスタと、前
    記電源ラインにツエナーダイオードを介して接続
    された時定数回路をベースバイアス回路とし、そ
    のコレクタが前記第1のトランジスタのベースに
    接続され、エミツタが接地された第2のトランジ
    スタとを具備したことを特徴とするバツクアツプ
    電源付きリセツト回路。
JP13613582U 1982-09-08 1982-09-08 バツクアツプ電源付きリセツト回路 Granted JPS5940926U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13613582U JPS5940926U (ja) 1982-09-08 1982-09-08 バツクアツプ電源付きリセツト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13613582U JPS5940926U (ja) 1982-09-08 1982-09-08 バツクアツプ電源付きリセツト回路

Publications (2)

Publication Number Publication Date
JPS5940926U JPS5940926U (ja) 1984-03-16
JPH0237061Y2 true JPH0237061Y2 (ja) 1990-10-08

Family

ID=30306185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13613582U Granted JPS5940926U (ja) 1982-09-08 1982-09-08 バツクアツプ電源付きリセツト回路

Country Status (1)

Country Link
JP (1) JPS5940926U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551672A (en) * 1978-06-20 1980-01-08 Matsushita Electric Ind Co Ltd Initial reset circuit
JPS55116118A (en) * 1979-03-01 1980-09-06 Nippon Denso Co Ltd Reset circuit of microcomputer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137234U (ja) * 1980-03-13 1981-10-17

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551672A (en) * 1978-06-20 1980-01-08 Matsushita Electric Ind Co Ltd Initial reset circuit
JPS55116118A (en) * 1979-03-01 1980-09-06 Nippon Denso Co Ltd Reset circuit of microcomputer

Also Published As

Publication number Publication date
JPS5940926U (ja) 1984-03-16

Similar Documents

Publication Publication Date Title
JP3474587B2 (ja) マイクロコンピュータ・システムのリセット制御装置
JPH0237061Y2 (ja)
KR100382747B1 (ko) 전자장치
JPS6220511B2 (ja)
JP2534484B2 (ja) 充電装置付電子時計
JP2577128Y2 (ja) マイクロコンピューターのリセット装置
JPS6016054B2 (ja) リレ−駆動回路
JPS6020077Y2 (ja) タイマ−
JPH054022Y2 (ja)
JPH0628489B2 (ja) バツクアツプ回路
KR920002337Y1 (ko) 축전지를 사용한 타이머 리셋트회로
JPS5941553B2 (ja) 電子時計
JPS6110233Y2 (ja)
JPH0435942Y2 (ja)
JPH0161261B2 (ja)
JPS6134634B2 (ja)
JPS5922256A (ja) パワ−オフ時のリセツト回路
US4370549A (en) Electronic counter circuit for tape recorder
JPS5853774Y2 (ja) 車載機器プロセツサのリセツト装置
JPS6117630Y2 (ja)
JPH0516725Y2 (ja)
JPH042553Y2 (ja)
JPH026505Y2 (ja)
JPS58102353A (ja) 記録装置のインスタントパワ−オンスイツチ装置
JPH0241959Y2 (ja)