JPH054022Y2 - - Google Patents
Info
- Publication number
- JPH054022Y2 JPH054022Y2 JP7998786U JP7998786U JPH054022Y2 JP H054022 Y2 JPH054022 Y2 JP H054022Y2 JP 7998786 U JP7998786 U JP 7998786U JP 7998786 U JP7998786 U JP 7998786U JP H054022 Y2 JPH054022 Y2 JP H054022Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- time constant
- constant circuit
- microcomputer
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000014759 maintenance of location Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はマイクロコンピユーターの制御回路に
関するものである。 (ロ) 従来の技術 従来、マイクロコンピユーターを備えた電子機
器では、マイクロコンピユーターによる制御及び
マイクロコンピユーターの内部メモリに記憶され
た内容の保持を確実なものとするために、電源オ
ン・オフ時、マイクロコンピユーターに制御信号
（イネーブル信号若しくはインヒビツト信号）を
供給する制御回路が設けられている。 斯る制御信号（例えば、イネーブル信号）は、
電源オン時には電源電圧が充分に安定した後、マ
イクロコンピユーターのプログラムをスタートさ
せるため、電源投入から所定時間経過後出力さ
れ、また電源オフ時には電源電圧が回路動作上不
安定な領域（電圧）に低下するまでにプログラム
を停止させるため、電源遮断と略同時に出力され
る。 斯様にマイクロコンピユーターへ制御信号を供
給する制御回路としては、例えば実願昭60−
40638号に開示されたものがある。 (ハ) 考案が解決しようとする問題点 此種従来の技術では、マイクロコンピユーター
への制御信号として分数の信号を用いており、そ
の為に電源電圧の遮断を検出する電源遮断検出回
路及びリセツト信号発生回路を設ける必要があ
り、回路構成が複雑になるという問題があつた。 (ニ) 問題点を解決するための手段 上記問題点に鑑み、本考案は電源供給線路に接
続された第１の時定数回路と、この第１の時定数
回路の出力に基づき制御される第１のトランジス
タと、この第１のトランジスタがオンのとき充電
電流が供給される第２の時定数回路と、この第２
の時定数回路の出力に基づき制御され且つマイク
ロコンピユーターに制御信号を与える第２のトラ
ンジスタとを設けた。 (ホ) 作用 上記の構成において、電源オン時には前記第１
の時定数回路にて定まる時間経過後、前記第１の
トランジスタをオンせしめろことにより前記第２
の時定数回路を充電せしめると共に前記第２のト
ランジスタをオンせしめ、以つてマイクロコンピ
ユーターを能動状態に設定し、電源オン時には前
記第２の時定数回路にて前記第２のトランジスタ
を逆バイアスすることにより直ちにオフせしめ、
以つてマイクロコンピユーターを不能状態若しく
はメモリ保持状態に設定するようにした。 (ヘ) 実施例 図は本考案の一実施例を示すものである。図に
おいて、１は電源供給線路２に接続された第１時
定数回路で、抵抗３及びコンデンサ４にて構成さ
れている。５は第１時定数回路１の充電電位によ
つてオン・オフ制御される第１のトランジスタ、
６は第１のトランジスタ５のコレクタと電源供給
線路２間に接続された第２時定数回路で、抵抗
７，８，９及びコンデンサ１０にて構成されてい
る。１１は第２時定数回路６の充電電位によつて
オン・オフ制御される第２のトランジスタ、１２
はコンデンサ４の放電用ダイオード、１３はマイ
クロコンピユーターである。 次に、動作について説明する。 電源スイツチ１４が閉成され、電源電圧（＋
Vcc）が投入された際には、抵抗３を介してコン
デンサ４へ充電電流が流れるため、第１時定数回
路１を構成する抵抗３及びコンデンサ４にて定ま
る時間経過後、第１のトランジスタ５がオンとな
る。 斯様に第１のトランジスタ５がオンとなると、
抵抗７・コンデンサ１０・抵抗９及び第１のトラ
ンジスタ５を介して電流が流れ、コンデンサ１０
が充電されると共に第２のトランジスタ１１はベ
ース電流が流れるためオンとなり、マイクロコン
ピユーター１３のイネーブル端子１５にはＨレベ
ルの信号が供給される。而して、マイクロコンピ
ユータ１３は記憶されたプログラムに従い動作を
実行する。尚コンデンサ１０が充電を完了された
後は、抵抗７，８及び第２のトランジスタ５を介
して電流が流れるため、トランジスタ１１はオン
状態を継続する。 一方、電源スイツチ１４が開放され、電源電圧
（＋Vcc）が遮断された際には、第１のトランジ
スタ５はコンデンサ４の充電電荷が放電されるま
でオン状態を継続するが、第２のトランジスタ１
１はコンデンサ１０にVcc−VBEの電圧が充電さ
れているため、電源電圧（＋Vcc）が低下する
と、逆バイアス状態となり、オフせしめられる。 従つて、マイクロコンピユーター１３のイネー
ブル端子１５にはＬレベルの信号が供給され、マ
イクロコンピユーター１３は全ての動作を停止す
ると共に内部メモリの内容を保持する状態に設定
される。 尚、電源電圧は定電圧化されているので、通常
電源電圧の変動は殆どなく。実用上問題ない。
又、電源スイツチ１４をオンからオフにしたと
き、コンデンサ４は放電用ダイオード１２により
素早く放電される。従つて、電源スイツチ１４を
オフからすぐにオンしたときも、所定の時定数回
路が作動し、安定にマイコン動作が開始される。 尚又、マイコンのバツクアツプ回路は、図示し
ない第３のコンデンサによつてバツクアツプされ
ている。更に、イネーブル端子１５は、マイクロ
コンピユータ１３内で図示しないプルダウン抵抗
に接続されており、第２のトランジスタ１１がオ
フの時、イネーブル端子１５はＬレベルになる。 (ト) 考案の効果 本考案に依れば、電源供給線路に接続された第
１の時定数回路と、この第１の時定数回路の出力
に基づき制御される第１のトランジスタと、この
第１のトランジスタがオンのとき充電電流が供給
される第２の時定数回路と、この第２の時定数回
路の出力に基づき制御され且つマイクロコンピユ
ーターに制御信号を与える第２のトランジスタと
を備え、電源オン時には前記第１の時定数回路に
て定まる時間経過後、前記第１のトランジスタを
オンせしめることにより前記第２の時定数回路を
充電せしめると共に前記第２のトランジスタをオ
ンせしめ、以つてマイクロコンピユータを能動状
態に設定し、電源オフ時には前記第２の時定数回
路にて前記第２のトランジスタを逆バイアスする
ことにより直ちにオフせしめ、以つてマイクロコ
ンピユーターを不能状態若しくはメモリ保持状態
に設定するようにしたので、簡単な回路構成にて
マイクロコンピユータの動作状態を確実に制御す
ることが出来る。
関するものである。 (ロ) 従来の技術 従来、マイクロコンピユーターを備えた電子機
器では、マイクロコンピユーターによる制御及び
マイクロコンピユーターの内部メモリに記憶され
た内容の保持を確実なものとするために、電源オ
ン・オフ時、マイクロコンピユーターに制御信号
（イネーブル信号若しくはインヒビツト信号）を
供給する制御回路が設けられている。 斯る制御信号（例えば、イネーブル信号）は、
電源オン時には電源電圧が充分に安定した後、マ
イクロコンピユーターのプログラムをスタートさ
せるため、電源投入から所定時間経過後出力さ
れ、また電源オフ時には電源電圧が回路動作上不
安定な領域（電圧）に低下するまでにプログラム
を停止させるため、電源遮断と略同時に出力され
る。 斯様にマイクロコンピユーターへ制御信号を供
給する制御回路としては、例えば実願昭60−
40638号に開示されたものがある。 (ハ) 考案が解決しようとする問題点 此種従来の技術では、マイクロコンピユーター
への制御信号として分数の信号を用いており、そ
の為に電源電圧の遮断を検出する電源遮断検出回
路及びリセツト信号発生回路を設ける必要があ
り、回路構成が複雑になるという問題があつた。 (ニ) 問題点を解決するための手段 上記問題点に鑑み、本考案は電源供給線路に接
続された第１の時定数回路と、この第１の時定数
回路の出力に基づき制御される第１のトランジス
タと、この第１のトランジスタがオンのとき充電
電流が供給される第２の時定数回路と、この第２
の時定数回路の出力に基づき制御され且つマイク
ロコンピユーターに制御信号を与える第２のトラ
ンジスタとを設けた。 (ホ) 作用 上記の構成において、電源オン時には前記第１
の時定数回路にて定まる時間経過後、前記第１の
トランジスタをオンせしめろことにより前記第２
の時定数回路を充電せしめると共に前記第２のト
ランジスタをオンせしめ、以つてマイクロコンピ
ユーターを能動状態に設定し、電源オン時には前
記第２の時定数回路にて前記第２のトランジスタ
を逆バイアスすることにより直ちにオフせしめ、
以つてマイクロコンピユーターを不能状態若しく
はメモリ保持状態に設定するようにした。 (ヘ) 実施例 図は本考案の一実施例を示すものである。図に
おいて、１は電源供給線路２に接続された第１時
定数回路で、抵抗３及びコンデンサ４にて構成さ
れている。５は第１時定数回路１の充電電位によ
つてオン・オフ制御される第１のトランジスタ、
６は第１のトランジスタ５のコレクタと電源供給
線路２間に接続された第２時定数回路で、抵抗
７，８，９及びコンデンサ１０にて構成されてい
る。１１は第２時定数回路６の充電電位によつて
オン・オフ制御される第２のトランジスタ、１２
はコンデンサ４の放電用ダイオード、１３はマイ
クロコンピユーターである。 次に、動作について説明する。 電源スイツチ１４が閉成され、電源電圧（＋
Vcc）が投入された際には、抵抗３を介してコン
デンサ４へ充電電流が流れるため、第１時定数回
路１を構成する抵抗３及びコンデンサ４にて定ま
る時間経過後、第１のトランジスタ５がオンとな
る。 斯様に第１のトランジスタ５がオンとなると、
抵抗７・コンデンサ１０・抵抗９及び第１のトラ
ンジスタ５を介して電流が流れ、コンデンサ１０
が充電されると共に第２のトランジスタ１１はベ
ース電流が流れるためオンとなり、マイクロコン
ピユーター１３のイネーブル端子１５にはＨレベ
ルの信号が供給される。而して、マイクロコンピ
ユータ１３は記憶されたプログラムに従い動作を
実行する。尚コンデンサ１０が充電を完了された
後は、抵抗７，８及び第２のトランジスタ５を介
して電流が流れるため、トランジスタ１１はオン
状態を継続する。 一方、電源スイツチ１４が開放され、電源電圧
（＋Vcc）が遮断された際には、第１のトランジ
スタ５はコンデンサ４の充電電荷が放電されるま
でオン状態を継続するが、第２のトランジスタ１
１はコンデンサ１０にVcc−VBEの電圧が充電さ
れているため、電源電圧（＋Vcc）が低下する
と、逆バイアス状態となり、オフせしめられる。 従つて、マイクロコンピユーター１３のイネー
ブル端子１５にはＬレベルの信号が供給され、マ
イクロコンピユーター１３は全ての動作を停止す
ると共に内部メモリの内容を保持する状態に設定
される。 尚、電源電圧は定電圧化されているので、通常
電源電圧の変動は殆どなく。実用上問題ない。
又、電源スイツチ１４をオンからオフにしたと
き、コンデンサ４は放電用ダイオード１２により
素早く放電される。従つて、電源スイツチ１４を
オフからすぐにオンしたときも、所定の時定数回
路が作動し、安定にマイコン動作が開始される。 尚又、マイコンのバツクアツプ回路は、図示し
ない第３のコンデンサによつてバツクアツプされ
ている。更に、イネーブル端子１５は、マイクロ
コンピユータ１３内で図示しないプルダウン抵抗
に接続されており、第２のトランジスタ１１がオ
フの時、イネーブル端子１５はＬレベルになる。 (ト) 考案の効果 本考案に依れば、電源供給線路に接続された第
１の時定数回路と、この第１の時定数回路の出力
に基づき制御される第１のトランジスタと、この
第１のトランジスタがオンのとき充電電流が供給
される第２の時定数回路と、この第２の時定数回
路の出力に基づき制御され且つマイクロコンピユ
ーターに制御信号を与える第２のトランジスタと
を備え、電源オン時には前記第１の時定数回路に
て定まる時間経過後、前記第１のトランジスタを
オンせしめることにより前記第２の時定数回路を
充電せしめると共に前記第２のトランジスタをオ
ンせしめ、以つてマイクロコンピユータを能動状
態に設定し、電源オフ時には前記第２の時定数回
路にて前記第２のトランジスタを逆バイアスする
ことにより直ちにオフせしめ、以つてマイクロコ
ンピユーターを不能状態若しくはメモリ保持状態
に設定するようにしたので、簡単な回路構成にて
マイクロコンピユータの動作状態を確実に制御す
ることが出来る。
図は本考案の一実施例を示すものである。
１……第１時定数回路、５……第１のトランジ
スタ、６……第２時定数回路、１１……第２のト
ランジスタ、１３……マイクロコンピユーター。
スタ、６……第２時定数回路、１１……第２のト
ランジスタ、１３……マイクロコンピユーター。
Claims (1)
- 電源供給線路に接続された第１の時定数回路
と、この第１の時定数回路の出力に基づき制御さ
れる第１のトランジスタと、この第１のトランジ
スタがオンのとき充電電流が供給される第２の時
定数回路と、この第２の時定数回路の出力に基づ
き制御され且つマイクロコンピユーターに制御信
号を与える第２のトランジスタとを備え、電源オ
ン時には前記第１の時定数回路にて定まる時間経
過後、前記第１のトランジスタをオンせしめるこ
とにより前記第２の時定数回路を充電せしめると
共に前記第２のトランジスタをオンせしめ、以つ
てマイクロコンピユーターを能動状態に設定し、
電源オフ時には前記第２の時定数回路にて前記第
２のトランジスタを逆バイアスすることにより直
ちにオフせしめ、以つてマイクロコンピユーター
を不能状態若しくはメモリ保持状態に設定するよ
うにしたことを特徴とするマイクロコンピユータ
ーの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7998786U JPH054022Y2 (ja) | 1986-05-27 | 1986-05-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7998786U JPH054022Y2 (ja) | 1986-05-27 | 1986-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62192416U JPS62192416U (ja) | 1987-12-07 |
| JPH054022Y2 true JPH054022Y2 (ja) | 1993-02-01 |
Family
ID=30930377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7998786U Expired - Lifetime JPH054022Y2 (ja) | 1986-05-27 | 1986-05-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054022Y2 (ja) |
-
1986
- 1986-05-27 JP JP7998786U patent/JPH054022Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62192416U (ja) | 1987-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH054022Y2 (ja) | ||
| JPH0460245B2 (ja) | ||
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JPS59226918A (ja) | マイクロコンピユ−タの制御回路 | |
| JPH05265599A (ja) | マイクロコンピュータの電源供給装置 | |
| JPS6315954Y2 (ja) | ||
| JPH0426902Y2 (ja) | ||
| JPH018026Y2 (ja) | ||
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0530192Y2 (ja) | ||
| JPH0342496Y2 (ja) | ||
| JPH022165B2 (ja) | ||
| JPH0313784Y2 (ja) | ||
| JPH0237063Y2 (ja) | ||
| JPH0323808Y2 (ja) | ||
| JPH0418031Y2 (ja) | ||
| JPH0726748Y2 (ja) | リセット回路 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPH0421232Y2 (ja) | ||
| JPH0237061Y2 (ja) | ||
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JPH0315767B2 (ja) | ||
| JPS6134634B2 (ja) | ||
| JPS6231372B2 (ja) | ||
| JPH0359450B2 (ja) |