JPH0359450B2 - - Google Patents
Info
- Publication number
- JPH0359450B2 JPH0359450B2 JP55110515A JP11051580A JPH0359450B2 JP H0359450 B2 JPH0359450 B2 JP H0359450B2 JP 55110515 A JP55110515 A JP 55110515A JP 11051580 A JP11051580 A JP 11051580A JP H0359450 B2 JPH0359450 B2 JP H0359450B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- circuit
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000009877 rendering Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
Description
【発明の詳細な説明】
この発明はマイコンなど集積回路を用いた電子
回路の電源制御回路に関するものである。
回路の電源制御回路に関するものである。
一般に記憶回路や演算回路を有するマイコンな
どを使用する場合、電源が停電した場合でも記憶
内容や演算などが途中で消えないようにするため
に、蓄電池などを直流電源回路に使用し、停電時
の駆動を行つていた。
どを使用する場合、電源が停電した場合でも記憶
内容や演算などが途中で消えないようにするため
に、蓄電池などを直流電源回路に使用し、停電時
の駆動を行つていた。
しかし、マイコンなど通常の電子回路は規定の
電圧範囲、例えば＋5Vから＋15Vの範囲で使用
すれば正常に動作するが、それ以外では、動作が
異常になる事が普通である。又このような場合で
も、例えばOVまで電圧が低下した場合には、動
作が完全に停止するか、記憶状態が消去するだけ
で、電源が再投入され正常動作範囲に復すれば回
路として動かせるようになる。
電圧範囲、例えば＋5Vから＋15Vの範囲で使用
すれば正常に動作するが、それ以外では、動作が
異常になる事が普通である。又このような場合で
も、例えばOVまで電圧が低下した場合には、動
作が完全に停止するか、記憶状態が消去するだけ
で、電源が再投入され正常動作範囲に復すれば回
路として動かせるようになる。
しかし、蓄電池などで動かす場合、例えば、電
圧が除々に低下し例えば、＋4V程度まで下つた場
合、マイコンなど電子回路は、暴走状態と云われ
る回路が異常動作する状態になる異常電圧点があ
り、このような電圧になつた場合、この状態の電
圧から正常な電圧まで復帰させても暴走状態が保
たれたり、また、異常電圧点にある時、マイコン
などの暴走により負荷回路が危険になることがあ
る。
圧が除々に低下し例えば、＋4V程度まで下つた場
合、マイコンなど電子回路は、暴走状態と云われ
る回路が異常動作する状態になる異常電圧点があ
り、このような電圧になつた場合、この状態の電
圧から正常な電圧まで復帰させても暴走状態が保
たれたり、また、異常電圧点にある時、マイコン
などの暴走により負荷回路が危険になることがあ
る。
この発明は、このような欠点を解消することを
目的として成されたものである。
目的として成されたものである。
すなわち、この発明は、直流電源２，３からの
一方の給電線１１と負荷回路１０との間にエミツ
タ・コレクタ路が接続され、ベースが他方の給電
線１２に接続される第１のトランジスタTr3と、
前記直流電源２，３の電圧が所定値以下となつた
ことを検出する電圧検出回路４と、前記電圧検出
回路４の出方を微分する微分回路と、給電線間に
スイツチング素子Tr1を介して接続されたリセツ
トコイル６Ａ及び給電線間に第２のトランジスタ
Tr2を介して接続されたセツトコイル６Ｂを有
し、リレー接点６Ｃが上記第１のトランジスタ
Tr3のエミツタ・ベース間に接続された自己保持
リレー６と、カソードが前記第１のトランジスタ
Tr3のベースに接続され、順方向電圧が前記第１
のトランジスタTr3のベース・エミツタ間電圧よ
り小さく設定されたダイオードＤと、前記第１の
トランジスタTr3のエミツタと前記ダイオードＤ
のアノードとの間に接続された電源投入スイツチ
９と、前記ダイオードＤのアノードと前記電源投
入スイツチ９との接続点を前記第２のトランジス
タTr2のベースに接続し、前記電源投入スイツチ
９を流れる電流により前記第２のトランジスタ
Tr2を導通状態とする手段を備えることを特徴と
する電源制御回路によつて上記目的を達成するも
のである。
一方の給電線１１と負荷回路１０との間にエミツ
タ・コレクタ路が接続され、ベースが他方の給電
線１２に接続される第１のトランジスタTr3と、
前記直流電源２，３の電圧が所定値以下となつた
ことを検出する電圧検出回路４と、前記電圧検出
回路４の出方を微分する微分回路と、給電線間に
スイツチング素子Tr1を介して接続されたリセツ
トコイル６Ａ及び給電線間に第２のトランジスタ
Tr2を介して接続されたセツトコイル６Ｂを有
し、リレー接点６Ｃが上記第１のトランジスタ
Tr3のエミツタ・ベース間に接続された自己保持
リレー６と、カソードが前記第１のトランジスタ
Tr3のベースに接続され、順方向電圧が前記第１
のトランジスタTr3のベース・エミツタ間電圧よ
り小さく設定されたダイオードＤと、前記第１の
トランジスタTr3のエミツタと前記ダイオードＤ
のアノードとの間に接続された電源投入スイツチ
９と、前記ダイオードＤのアノードと前記電源投
入スイツチ９との接続点を前記第２のトランジス
タTr2のベースに接続し、前記電源投入スイツチ
９を流れる電流により前記第２のトランジスタ
Tr2を導通状態とする手段を備えることを特徴と
する電源制御回路によつて上記目的を達成するも
のである。
以下、この発明の一実施例を図に基づいて詳述
する。即ち図に於て、１は交流電源、２は整流回
路であつて、直流に変換する。３は直流電源であ
つて、上記整流回路３により充電され、交流電源
１が停電した時に後述の各回路に直流電圧を供給
するものである。４は電圧検出回路であつて、比
較器４Ａと、抵抗Ｒ１とゼナーダイオードZDの
直列回路で成す基準電圧部４Ｂと、電圧検出抵抗
Ｒ２とで構成され、上記ゼナーダイオードZDは、
例えば5V用が使用され、電圧検出抵抗Ｒ２は、
上述の直流電源３の電圧が6Vの時にゼナーダイ
オードZDの電圧5Vと、同じ電圧になるように分
圧され、上記比較器４Ａの（−）端子に接続され
ている。尚、ゼナーダイオードZDは比較器４Ａ
の（＋）端子に接続され、直流電源３の電圧が変
化しても、比較器４Ａの（＋）端子の電圧を常に
5Vに維持するようにしている。上述の比較器４
Ａは、直流電源３が6Vより高い場合には、その
（−）端子は5Vより高く、出力端子Ｏは大体Ｏ電
位になり、直流電源３が6Vより低い場合には、
その（−）端子が5Vより低くなつて比較器４Ａ
の出力Ｏは直流電源３の電圧が出力されるように
成されている。
する。即ち図に於て、１は交流電源、２は整流回
路であつて、直流に変換する。３は直流電源であ
つて、上記整流回路３により充電され、交流電源
１が停電した時に後述の各回路に直流電圧を供給
するものである。４は電圧検出回路であつて、比
較器４Ａと、抵抗Ｒ１とゼナーダイオードZDの
直列回路で成す基準電圧部４Ｂと、電圧検出抵抗
Ｒ２とで構成され、上記ゼナーダイオードZDは、
例えば5V用が使用され、電圧検出抵抗Ｒ２は、
上述の直流電源３の電圧が6Vの時にゼナーダイ
オードZDの電圧5Vと、同じ電圧になるように分
圧され、上記比較器４Ａの（−）端子に接続され
ている。尚、ゼナーダイオードZDは比較器４Ａ
の（＋）端子に接続され、直流電源３の電圧が変
化しても、比較器４Ａの（＋）端子の電圧を常に
5Vに維持するようにしている。上述の比較器４
Ａは、直流電源３が6Vより高い場合には、その
（−）端子は5Vより高く、出力端子Ｏは大体Ｏ電
位になり、直流電源３が6Vより低い場合には、
その（−）端子が5Vより低くなつて比較器４Ａ
の出力Ｏは直流電源３の電圧が出力されるように
成されている。
５はリセツト回路であつて、上記比較器４Ａの
出力と接続された抵抗Ｒ３と直列接続された微分
コンデンサＣと、放電抵抗Ｒ４，Ｒ５と上述の微
分コンデンサＣと接続された、トランジスタTr1
と、トランジスタTr1のコレクタに接続した、自
己保持リレー６のリセツトコイル６Ａとから成さ
れ、トランジスタTr1がONした時、リセツトコ
イル６Ａが励磁され、下記の接点６Ｃを閉路する
ように成されている。尚、上記自己保持リレー６
は、周知の自己保持形のリレーであり、コイルを
一旦励磁すれば励磁を解いても他方のコイルを励
磁するまでは接点の状態を保持するものである。
７はセツト回路であつて、上記自己保持リレー６
の他方のセツトコイル６Ｂと、上記セツトコイル
６Ｂと接続したトランジスタTr2と、トランジス
タTr2のベースに接続されベース抵抗Ｒ６，Ｒ７
で構成されており、トランジスタTr2がONした
時、セツトコイル６Ｂを励磁し、下記の接点６Ｃ
を開路する。６Ｃは上記自己保持リレー６の接続
であり、一端は、上述の直流電源３の（＋）極
に、他端は後述のトランジスタTr3のベースに接
続されている。８はトランジスタスイツチング回
路で下述の通り構成されている。即ち、Tr3は電
源制御トランジスタであつて、エミツタは上記直
流電源３の（＋）極に接続され、コレクタは下記
の負荷回路の（＋）極に接続されている。Ｒ８は
上記電源制御トランジスタTr3のベースに接続さ
れたベース抵抗であつて、他端は直流電源３の
（−）極に接続されている。Ｄはその順電圧がト
ランジスタTr3のベース・エミツタ電圧よりも低
くなるよう構成されたダイオードであつて、カソ
ードは上記電源制御トランジスタTr3のベースに
接続されている。９は電源投入スイツチであつ
て、一端は前述の直流電源３の（＋）極に接続さ
れ、他端は上記ダイオードＤのアノードと、セツ
ト回路７のベース抵抗Ｒ７に接続されており、普
通は開の状態になつている。１０は負荷回路であ
つて、図示しないがマイコンなどの集積回路より
成つており、（−）極は前述の直流電源３の（−）
極に接続されている。
出力と接続された抵抗Ｒ３と直列接続された微分
コンデンサＣと、放電抵抗Ｒ４，Ｒ５と上述の微
分コンデンサＣと接続された、トランジスタTr1
と、トランジスタTr1のコレクタに接続した、自
己保持リレー６のリセツトコイル６Ａとから成さ
れ、トランジスタTr1がONした時、リセツトコ
イル６Ａが励磁され、下記の接点６Ｃを閉路する
ように成されている。尚、上記自己保持リレー６
は、周知の自己保持形のリレーであり、コイルを
一旦励磁すれば励磁を解いても他方のコイルを励
磁するまでは接点の状態を保持するものである。
７はセツト回路であつて、上記自己保持リレー６
の他方のセツトコイル６Ｂと、上記セツトコイル
６Ｂと接続したトランジスタTr2と、トランジス
タTr2のベースに接続されベース抵抗Ｒ６，Ｒ７
で構成されており、トランジスタTr2がONした
時、セツトコイル６Ｂを励磁し、下記の接点６Ｃ
を開路する。６Ｃは上記自己保持リレー６の接続
であり、一端は、上述の直流電源３の（＋）極
に、他端は後述のトランジスタTr3のベースに接
続されている。８はトランジスタスイツチング回
路で下述の通り構成されている。即ち、Tr3は電
源制御トランジスタであつて、エミツタは上記直
流電源３の（＋）極に接続され、コレクタは下記
の負荷回路の（＋）極に接続されている。Ｒ８は
上記電源制御トランジスタTr3のベースに接続さ
れたベース抵抗であつて、他端は直流電源３の
（−）極に接続されている。Ｄはその順電圧がト
ランジスタTr3のベース・エミツタ電圧よりも低
くなるよう構成されたダイオードであつて、カソ
ードは上記電源制御トランジスタTr3のベースに
接続されている。９は電源投入スイツチであつ
て、一端は前述の直流電源３の（＋）極に接続さ
れ、他端は上記ダイオードＤのアノードと、セツ
ト回路７のベース抵抗Ｒ７に接続されており、普
通は開の状態になつている。１０は負荷回路であ
つて、図示しないがマイコンなどの集積回路より
成つており、（−）極は前述の直流電源３の（−）
極に接続されている。
以上のように構成された上記一実施例の動作に
ついて説明する。
ついて説明する。
即ち、図に於て、交流電源１から整流回路２を
介して直流の電圧に変換され、直流電源３の蓄電
池を充電するとともに、各回路に例えば定常の駆
動電圧DC8Vを供給する。この場合、自己保持リ
レー６の接点６Ｃおよび電源投入スイツチ９が開
の状態にあれば、直流電源３の（＋）極から制御
回路８のトランジスタTr3のエミツタ．ベース、
ベース抵抗Ｒ８を介してベース電流が流れ、エミ
ツタとコレクタが導通状態になり、負荷回路１０
に直流電源３が供給される。
介して直流の電圧に変換され、直流電源３の蓄電
池を充電するとともに、各回路に例えば定常の駆
動電圧DC8Vを供給する。この場合、自己保持リ
レー６の接点６Ｃおよび電源投入スイツチ９が開
の状態にあれば、直流電源３の（＋）極から制御
回路８のトランジスタTr3のエミツタ．ベース、
ベース抵抗Ｒ８を介してベース電流が流れ、エミ
ツタとコレクタが導通状態になり、負荷回路１０
に直流電源３が供給される。
次に、交流電源１が停電した時の動作を説明す
る。
る。
交流電源１が停電しても直流電源３の蓄電池に
より各回路には電源が供給され、上述と同じ動作
をする。
より各回路には電源が供給され、上述と同じ動作
をする。
次に、停電が長時間続いて直流電源３の蓄電池
電圧が下つて6Vになつた場合を説明する。この
場合、比較器４Ａの（＋）端子は基準電圧部４Ｂ
により5Vに保たれているが、（−）端子は直流電
源３の電圧に比例して下がり5Vになる。この時
比較器４Ａの出力Ｏが反転してＯ電位から6Vに
変化する。そのため、抵抗Ｒ３を介して電流が出
力され微分コンデンサＣを通してトランジスタ
Tr1にベース電流が流され、トランジスタTr1が
ONする。
電圧が下つて6Vになつた場合を説明する。この
場合、比較器４Ａの（＋）端子は基準電圧部４Ｂ
により5Vに保たれているが、（−）端子は直流電
源３の電圧に比例して下がり5Vになる。この時
比較器４Ａの出力Ｏが反転してＯ電位から6Vに
変化する。そのため、抵抗Ｒ３を介して電流が出
力され微分コンデンサＣを通してトランジスタ
Tr1にベース電流が流され、トランジスタTr1が
ONする。
トランジスタTr1のONによりリセツト回路５
のリセツトコイル６Ａが励磁され、接点６Ｃが閉
となる。又、微分コンデンサＣが充電されるとト
ランジスタTr1のベース電流が流れなくなり、ト
ランジスタTr1はOFFしリセツトコイル６Ａは無
励磁になるが、自己保持リレーであり接点６Ｃは
閉のまま保持される。接点６Ｃが閉路すれば、制
御回路８のトランジスタTr3のエミツタベース間
が短絡されたことになり、エミツタ．ベース間が
同電位となつて、ベース電流が流れなくなり、ト
ランジスタTr3が急速にOFFする。トランジスタ
Tr3がOFFすると、負荷回路１０への電源供給が
全くなされなくなり、負荷回路が完全に停止す
る。この状態から、更に直流電源３の電圧は除々
に下がるが負荷回路は停止した状態を維持する。
又、電圧検出回路４が働らいた後交流電源１が復
帰し直流電源8Vに上昇しても自己保持リレー６
の接点６Ｃにより制御回路８のトランジスタTr3
のエミツタ．ベース間が短絡された状態にあり、
トランジスタTr3のベース電流が流れず負荷回路
１０は停止している。
のリセツトコイル６Ａが励磁され、接点６Ｃが閉
となる。又、微分コンデンサＣが充電されるとト
ランジスタTr1のベース電流が流れなくなり、ト
ランジスタTr1はOFFしリセツトコイル６Ａは無
励磁になるが、自己保持リレーであり接点６Ｃは
閉のまま保持される。接点６Ｃが閉路すれば、制
御回路８のトランジスタTr3のエミツタベース間
が短絡されたことになり、エミツタ．ベース間が
同電位となつて、ベース電流が流れなくなり、ト
ランジスタTr3が急速にOFFする。トランジスタ
Tr3がOFFすると、負荷回路１０への電源供給が
全くなされなくなり、負荷回路が完全に停止す
る。この状態から、更に直流電源３の電圧は除々
に下がるが負荷回路は停止した状態を維持する。
又、電圧検出回路４が働らいた後交流電源１が復
帰し直流電源8Vに上昇しても自己保持リレー６
の接点６Ｃにより制御回路８のトランジスタTr3
のエミツタ．ベース間が短絡された状態にあり、
トランジスタTr3のベース電流が流れず負荷回路
１０は停止している。
次に、負荷回路１０を再起動する場合について
説明する。
説明する。
電源投入スイツチ９を投入すれば電源投入スイ
ツチ９及びダイオードＤを介してトランジスタ
Tr3のエミツタ．ベース間を短絡し、一旦トラン
ジスタTr3をOFF状態にするが、すでにトランジ
スタTr3はOFF状態にあり変化しない。同時に電
源投入スイツチ９からベース抵抗Ｒ７を介してリ
セツト回路７のトランジスタTr2のベース電流を
流し、トランジスタTr2をONする、トランジス
タTr2がONすることにより自己保持リレー６の
リセツトコイル６Ｂを励磁し接点６Ｃを開路す
る。次に、電源投入スイツチ９を開路することに
より制御回路８のトランジスタTr3のエミツタ．
ベース間の各スイツチが全て開路したことになり
電源制御トランジスタTr3がONし負荷回路１０
に電源を投入する。また電源電圧の異常状態以外
で負荷回路１０が暴走した場合も、電源投入スイ
ツチ９をオンして一旦トランジスタTr3をOFF状
態にした後、上記電源投入スイツチ９をオフする
ことにより、再び電源制御トランジスタTr3を
ONさせ、負荷回路１０に電力を投入することが
できる。
ツチ９及びダイオードＤを介してトランジスタ
Tr3のエミツタ．ベース間を短絡し、一旦トラン
ジスタTr3をOFF状態にするが、すでにトランジ
スタTr3はOFF状態にあり変化しない。同時に電
源投入スイツチ９からベース抵抗Ｒ７を介してリ
セツト回路７のトランジスタTr2のベース電流を
流し、トランジスタTr2をONする、トランジス
タTr2がONすることにより自己保持リレー６の
リセツトコイル６Ｂを励磁し接点６Ｃを開路す
る。次に、電源投入スイツチ９を開路することに
より制御回路８のトランジスタTr3のエミツタ．
ベース間の各スイツチが全て開路したことになり
電源制御トランジスタTr3がONし負荷回路１０
に電源を投入する。また電源電圧の異常状態以外
で負荷回路１０が暴走した場合も、電源投入スイ
ツチ９をオンして一旦トランジスタTr3をOFF状
態にした後、上記電源投入スイツチ９をオフする
ことにより、再び電源制御トランジスタTr3を
ONさせ、負荷回路１０に電力を投入することが
できる。
以上のようにその発明によれば、直流電源の電
圧が下つた場合でも、負荷回路が異常動作をする
電圧になる前に、負荷回路の電源供給を完全に停
止し負荷回路の危険を防ぐことが可能となる。
又、負荷回路が停止した後、再び交流電源が生か
された場合でも電源投入スイツチを操作しない限
り負荷回路への電源供給が成されないため、負荷
回路の調査を充分行つて安全を確かめた上で、負
荷回路を働らかせるようにする事が可能であり安
全で確実な電源制御回路を得ることができる。
圧が下つた場合でも、負荷回路が異常動作をする
電圧になる前に、負荷回路の電源供給を完全に停
止し負荷回路の危険を防ぐことが可能となる。
又、負荷回路が停止した後、再び交流電源が生か
された場合でも電源投入スイツチを操作しない限
り負荷回路への電源供給が成されないため、負荷
回路の調査を充分行つて安全を確かめた上で、負
荷回路を働らかせるようにする事が可能であり安
全で確実な電源制御回路を得ることができる。
図はこの発明による電源制御回路の一実施例を
示す回路図である。 図中、３は直流電源、４は電圧検出回路、８は
トランジスタスイツチング回路、９は電源投入ス
イツチ、１０は負荷回路である。
示す回路図である。 図中、３は直流電源、４は電圧検出回路、８は
トランジスタスイツチング回路、９は電源投入ス
イツチ、１０は負荷回路である。
Claims (1)
- 【特許請求の範囲】 １ (a) 直流電源からの一方の給電線と負荷回路
との間にエミツタ・コレクタ路が接続され、ベ
ースが他方の給電線に接続される第１のトラン
ジスタと、 (b) 前記直流電源の電圧が所定値以下となつたこ
とを検出する電圧検出回路と、 (c) 前記電圧検出回路の出力を微分する微分回路
と、 (d) 給電線間にスイツチング素子を介して接続さ
れたリセツトコイル及び給電線間に第２のトラ
ンジスタを介して接続されたセツトコイルを有
し、リレー接点が上記第１のトランジスタのエ
ミツタ・ベース間に接続された自己保持リレー
と、 (e) 前記微分回路の出力により前記スイツチング
素子を導通状態にする手段と、 (f) カソードが前記第１のトランジスタのベース
に接続され、順方向電圧が前記第１のトランジ
スタのベース・エミツタ間電圧より小さく設定
されたダイオードと、 (g) 前記第１のトランジスタのエミツタと前記ダ
イオードのアノードとの間に接続された電源投
入スイツチと、 (h) 前記ダイオードのアノードと前記電源投入ス
イツチとの接続点を前記第２のトランジスタの
ベースに接続し、前記電源投入スイツチを流れ
る電流により前記第２のトランジスタを導通状
態とする手段とを備えることを特徴とする電源
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051580A JPS5734224A (en) | 1980-08-09 | 1980-08-09 | Power control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051580A JPS5734224A (en) | 1980-08-09 | 1980-08-09 | Power control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5734224A JPS5734224A (en) | 1982-02-24 |
| JPH0359450B2 true JPH0359450B2 (ja) | 1991-09-10 |
Family
ID=14537742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11051580A Granted JPS5734224A (en) | 1980-08-09 | 1980-08-09 | Power control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5734224A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117937A (ja) * | 1986-11-04 | 1988-05-21 | 服部 利夫 | コンクリ−トブロツク |
| JPS63130820U (ja) * | 1987-02-17 | 1988-08-26 | ||
| JP5571511B2 (ja) * | 2010-09-15 | 2014-08-13 | 株式会社日立製作所 | 電源遮断装置および電気機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878447A (ja) * | 1972-01-26 | 1973-10-22 | ||
| JPS4879911A (ja) * | 1972-01-26 | 1973-10-26 |
-
1980
- 1980-08-09 JP JP11051580A patent/JPS5734224A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878447A (ja) * | 1972-01-26 | 1973-10-22 | ||
| JPS4879911A (ja) * | 1972-01-26 | 1973-10-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5734224A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642674B2 (en) | Switch state assurance system | |
| US20150210232A1 (en) | On-vehicle electronic control device | |
| US4890004A (en) | Emergency light control and battery charging system | |
| US5157270A (en) | Reset signal generating circuit | |
| US4441066A (en) | Battery charger failure alarm circuit | |
| JPH0359450B2 (ja) | ||
| JPH02257319A (ja) | メモリ駆動装置 | |
| US5107248A (en) | Oil-pressure warning apparatus for automobiles | |
| JPH0218654Y2 (ja) | ||
| JPS609285B2 (ja) | マイクロコンピユ−タ用電源供給停止遅延回路 | |
| JPS59226918A (ja) | マイクロコンピユ−タの制御回路 | |
| JPH0613353U (ja) | 無停電電源装置 | |
| GB2041192A (en) | Electronic safety device for a fluid particularly gaseous fuel burner | |
| US20200097034A1 (en) | Voltage regulator | |
| JP3709753B2 (ja) | 配線用遮断器用の警報回路 | |
| JPS5843408Y2 (ja) | 記憶装置の保護装置 | |
| JPH0421232Y2 (ja) | ||
| JPS63501942A (ja) | 適応性スイッチング回路 | |
| JPS60183945A (ja) | バツクアツプ回路 | |
| JPH0313784Y2 (ja) | ||
| JP2831034B2 (ja) | インバータ装置 | |
| JPH036728B2 (ja) | ||
| JP2514834Y2 (ja) | 車両用スタータモータのオーバラン防止装置 | |
| JPH0333005Y2 (ja) | ||
| JPH0639439Y2 (ja) | 直流安定化電源の停電警報回路 |