JPH0421232Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、タイマ回路とこのタイマ回路からの
信号によつて動作するキープリレーとを備え、こ
のキープリレーの接点を外部機器に接続すること
によつてこの外部機器をタイマ制御するための省
電力型のタイマ装置に関する。

従来、低消費電力化、省エネ化を図るため、出
力装置としてキープリレーを用いたタイマ装置が
種々提案されている。第１図ａに従来の１巻線キ
ープリレーを用いたタイマ装置の回路図を示す。
同図において、１は初期リセツト回路で、電源投
入時にコンデンサ１１は低抗１２を介してその端
子間電圧が定電圧ダイオード１３のツエナー電圧
を超えてトランジスタ１４がオンするまでの一定
時間トランジスタ１４がオフして“Ｈ”レベルの
初期リセツト信号IRSを送出し、このタイマ装置
の電源オンの過渡時の誤動作を防止する。タイマ
回路２は予め設定された時間に従つて第１図ｂに
示すようなタイマ出力TIMを送出する周知の回
路である。キープリレー駆動回路３は、抵抗３
１，３２、トランジスタ３３，３４、ダイオード
３５、コンデンサ３６を具備する。３７はキープ
リレーの巻線である。この駆動回路３において
は、タイマ回路２のタイマ出力信号TIMが“Ｈ”
レベルになるとトランジスタ３３がオンし、電源
V_Bからコンデンサ３６、巻線３７、ダイオード
３５およびトランジスタ３３を介してコンデンサ
３６の容量Ｃと巻線３７の直流抵抗Ｒとで定まる
時定数CRのバルス状のセツト電流ST（第１図Ｃ）
が流れキープリレーをセツトする。また、タイマ
回路のタイマ出力信号TIMが“Ｌ”レベルにな
つてトランジスタ３３がオフすると今度はトラン
ジスタ３４がオンしてコンデンサ３６からトラン
ジスタ３４、巻線３７を介してやはり時定数CR
で定まるリセツト電流RST（第１図Ｃ）が流れキ
ープリレーをリセツトする。

ところで、第１図ａのタイマ装置においては、
電源電圧V_Bが徐徐に降下した場合、コンデンサ
３６の電荷が徐徐に放電され、リセツトの際の巻
線電流が不足してキープリレーをリセツトし損う
ことがあり、また、電源電圧V_Bが急に下がつた
場合、トランジスタ３４はベースがトランジスタ
３３により約0Vに押さえられているにも拘らず
エミツタ電圧が0V以下となつてオンしてしまい、
下降した電圧に相当する電流がコンデンサ３６、
トランジスタ３４および巻線３７の向きに流れる
ためキープリレーをリセツトしてしまうという不
都合があつた。

第２図ａは２巻線キープリレーを用いた場合の
従来例の回路図である。同図において、１は第１
図ａと同様の初期リセツト回路である。タイマ回
路２は予め設定された時間に従つて第２図ｂに示
すようなタイマ出力TIM（セツト信号TSおよび
リセツト信号TRS）を送出する周知の回路であ
る。キープリレー駆動回路３は抵抗３１，３２、
抵抗３１，３２を介して入力するタイマ出力TS、
TRSに従つてキープリレーのセツト巻線３７Ｓ
およびリセツト巻線３７Ｒをそれぞれ駆動するト
ランジスタ３３，３４を具備する。

しかし、第２図ａのタイマ装置においては、タ
イマ装置の電源オフ後、キープリレーを電源オフ
直前の状態に保持したい場合、電源オフの過渡時
にタイマ回路２から誤出力信号が発生してキープ
リレーを誤セツトまたは誤リセツトすることがあ
るという不都合があつた。

本考案は上述の従来形における問題点に鑑みて
なされたもので、出力装置としてキープリレーを
用いた省電力型のタイマ装置において、電源オン
オフの過渡時または電源電圧の変動時における誤
動作を防止することを目的とする。この目的を達
成するために本考案では、電源電圧が所定電圧よ
り低いときに検出信号を送出するレベル検出回路
と、この検出信号によつて初期リセツトされると
ともに予め設定された時間に従つてタイマ出力を
送出するタイマ回路と、このタイマ出力によつて
キープリレーをセツトおよびリセツトするキープ
リレー駆動回路と、前記タイマ回路と前記キープ
リレー駆動回路との間に挿入され前記タイマ出力
を前記検出信号の反転出力との論理積信号とする
ことによつて前記検出信号に従つて前記キープリ
レー駆動回路への前記タイマ出力の伝達を開閉制
御するゲート回路とを具備することを特徴とす
る。

この構成において、電源のオン・オフや電源電
圧の変動により電源電圧が所定レベルより低いと
きにはタイマ回路から誤信号が出力される恐れが
あるが、レベル検出回路から検出信号が出力さ
れ、タイマ回路がリセツトされるとともに、ゲー
ト回路によつて検出信号の反転出力とタイマ出力
との論理積信号は常に“Ｌ”レベルとなつて、タ
イマ出力の伝達は閉止された状態となるため、電
源オン時はもちろんのこと、電源オフ時や電源電
圧の変動時においても、タイマ回路からの誤出力
信号によつてキープリレーを誤つてセツトあるい
はリセツトすることはない。

以下図面を用いて本考案の実施例を説明する。
なお、従来例と共通または対応する部分について
は同一の符号で表わす。

第３図は本考案の１実施例に係るタイマ装置の
ブロツク回路図を示す。この装置は第１図ａまた
は第２図ａのタイマ装置から初期リセツト回路１
を取り除き、代りに電源電圧V_Bが所定の電圧よ
り低いときに検出信号を発生するレベル検出回路
４を付加してこの検出信号でタイマ回路をリセツ
トするとともにタイマ回路２とキープリレー駆動
回路３との間にゲート回路５を挿入してこのゲー
ト回路５をレベル検出回路４からの前記検出信号
で制御する。

第４図は第３図の装置をより具体化したもの
で、１巻線キープリレーを用い、かつ電源オフ時
にキープリレーをリセツト状態にするようにした
タイマ装置の回路図を示す。レベル検出回路４
は、抵抗４１，４２、定電圧ダイオード４３およ
びトランジスタ４４を具備し、電源電圧V_Bが定
電圧ダイオード４３のツエナー電圧により定まる
所定電圧V_Sより低いとトランジスタ４４がオフ
して“Ｈ”レベルのリセツト信号RSを送出する。
電源電圧V_Bが前記所定電圧V_Sより高いときはト
ランジスタ４４がオンし、レベル検出回路４の出
力は“Ｌ”レベルとなる。このリセツト信号RS
はタイマ回路２に入力され、電源オンの過渡時に
電源電圧V_Bがタイマ回路２の正常動作電圧より
低い間、タイマ回路の誤動作を防ぐとともにタイ
マ回路２の初期リセツトを行なう。

ゲート回路５はトランジスタ５１を含み、リセ
ツト信号RSを反転してこの反転出力とタイマ
出力TIMとの論理積信号をキープリレー駆動回
路３の制御信号として送出する。

したがつて、電源電圧V_Bが所定電圧V_Sより高
く、キープリレーが確実にセツトあるいはリセツ
トしうるときのみタイマ回路２からのタイマ出力
TIMがゲート回路５を介してキープリレー駆動
回路３へ送出される。すなわち、電源オン時に電
源電圧V_Bが所定電圧V_Sを超えるまで立ち上がら
なければキープリレーはセツトされることはな
く、一方、セツト状態において、何らかの原因で
あるいは電源オフにより、徐々にV_Bが降下しV_S
に達すると、タイマ出力TIMに関係なくキープ
リレーがリセツトされる。したがつて、キープリ
レーの巻線電流が不足するような、V_S以下の電
圧でリセツトが試みられることはなく、キープリ
レーのリセツト不良が防止される。また、停電等
により電源電圧V_Bが急に下がつた場合は、所定
電圧V_S以下でただちにゲート回路５によりタイ
マ出力TIMが遮断され、トランジスタ３３もた
だちにオフとなるため、トランジスタ３４がオン
し、前述したトランジスタ３４のエミツタ電圧が
0V以下となるような不都合が解消され、キープ
リレーの誤リセツトが防止される。

第５図は２巻線キープリレーを用い、かつ電源
オフ時はキープリレーが電源オフ直前の状態を保
時するようにしたタイマ装置の回路図である。こ
の場合、ゲート回路５はトランジスタ５１および
ダイオード５２，５３を含み、リセツト信号RS
をトランジスタ５１により反転し、この反転信号
RSとタイマ回路２からのセツト出力TSまたはリ
セツト出力TRSとの論理積信号をそれぞれキー
プリレー駆動回路３にセツト入力およびリセツト
入力信号として供給する。これによれば、タイマ
回路２からのセツト出力TSおよびリセツト出力
TRSはいずれも、電源電圧V_Bが所定電圧V_S以上
においてのみ、キープリレー駆動回路３へ出力さ
れる。したがつて、電源オフの過渡時に電源電圧
V_Bが所定電圧V_Sより低くなつてタイマ回路２か
ら誤出力信号が発せられても、キープリレーは誤
セツトまたは誤リセツトされることがなく、電源
オフ直前の状態が保持される。

第６図は２巻線キープリレーを用いた第４図と
同様の動作を行なうタイマ装置の回路図を示す。
ゲート回路５はダイオード５４，５５からなるオ
ア回路を具備し、タイマ回路２からのリセツト出
力TRSとレベル検出回路４からのリセツト信号
RSとの論理和信号をキープリレー駆動回路３の
リセツト用トランジスタ３４に入力し、さらにセ
ツト用トランジスタ３３にはリセツト信号RSを
反転器５１で反転した出力とタイマ回路２か
らのセツト出力TSとの論理積信号を入力する。
この場合は、電源のオン・オフ時にはダイオード
５５を介し、リセツト信号RSに基づきトランジ
スタ３４によりキープリレーは必ずリセツトされ
るので、電源電圧V_Bが所定電圧V_S以下の場合に
おける誤セツトのみを防止するようにしている。

第７図は、本考案のさらに他の実施例を示す。
このタイマ装置は定電圧回路６を介してタイマ回
路２、ゲート回路５およびキープリレー駆動回路
３に電圧を供給している。この場合、レベル検出
回路４の動作用電源は定電圧回路６から供給する
が、電圧の検出（例えば第４図の定電圧ダイオー
ド４３と抵抗４１の直列回路の接続）は定電圧回
路６の前側で行なう。このように検出点を定電圧
回路６の前にとると、電圧低下時には定電圧回路
６の前側（入力側）の方が電圧低下が早いため、
タイマ回路の電源電圧が低下する前に電源オフま
たは停電を検出することができ、より確実にゲー
トの開閉処理等を行なうことができる。

以上のように本考案によると、電源オン時はも
ちろんのこと、電源オフ時や電源電圧の変動時に
おいても、タイマ回路からの誤出力信号によるキ
ープリレーの誤セツトあるいは誤リセツトを防止
することができる。すなわち、電源オフ時のリセ
ツトミスが防止でき、あるいはセツトまたはリセ
ツトを確実にして、電源オフ後のキープリレーの
状態を電源オフ直前の状態またはリセツト状態な
ど所望の状態（ゲート回路の構成により任意に選
択できる）に確実に設定することができる。ま
た、レベル検出回路出力はタイマ回路の初期リセ
ツト回路としても兼用できるため、回路構成はそ
れ程複雑にはならない。さらに出力装置としてキ
ープリレーを用いているため低消費電力化したタ
イマを提供することができる。

【図面の簡単な説明】

第１図においてａは１巻線キープリレーを用い
た従来のタイマ装置の回路図でｂおよびｃはその
各部波形、第２図においてａは２巻線キープリレ
ーを用いた従来のタイマ装置の回路図でｂはその
各部波形、第３図は本考案の１実施例に係るタイ
マ装置のブロツク図、第４〜６図はそれぞれ第３
図の装置のより具体的な実施例を示す回路図、そ
して第７図は本考案のさらに他の実施例を示すブ
ロツク図である。 ２……タイマ回路、３……キープリレー駆動回
路、４……レベル検出回路、５……ゲート回路。

Claims (1)

【実用新案登録請求の範囲】
1. 電源電圧が所定電圧より低いときに検出信号を
   送出するレベル検出回路と、この検出信号によつ
   て初期リセツトされるとともに予め設定された時
   間に従つてタイマ出力を送出するタイマ回路と、
   このタイマ出力によつてキープリレーをセツト及
   びリセツトするキープリレー駆動回路と、前記タ
   イマ回路と前記キープリレー駆動回路との間に挿
   入され前記タイマ出力を前記検出信号の反転出力
   との論理積信号とすることによつて前記検出信号
   に従つて前記キープリレー駆動回路への前記タイ
   マ出力の伝達を開閉制御するゲート回路とを具備
   することを特徴とするタイマ装置。