JPS5930284A - チツプセレクト制御回路 - Google Patents
チツプセレクト制御回路Info
- Publication number
- JPS5930284A JPS5930284A JP57140702A JP14070282A JPS5930284A JP S5930284 A JPS5930284 A JP S5930284A JP 57140702 A JP57140702 A JP 57140702A JP 14070282 A JP14070282 A JP 14070282A JP S5930284 A JPS5930284 A JP S5930284A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power source
- voltage
- turned
- controlling circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、チップセレクト端子に与えるバックアップ電
源の制御回路に関する。
源の制御回路に関する。
従来この種の回路は、例えば第1図に示すように、メモ
リ1への誤書込みを防止するためのチップセレクト端子
Cε(一般にLowレベルで書込みが許可される。)が
2個ある場合は、2つの回路で制御を行なっている。す
なわち、回路Aは電源の立上シ/立下りにおけるメモリ
の誤動作(誤書込み)を防ぐための回路であり、回路B
はメモリに几ead/Writeを行うための通常の論
理回路である。回路Aは、入力される電圧が規定電圧以
上になると7オトカプラ2内のトランジスタをオンして
チップセレクト端子C81t−Low Levelにす
ることによって、電源投入時におけるC82の不安定な
動き(第2図に示す)による誤動作を防いでいる。しか
し、チップセレクト端子が1個のメモリに対しては、こ
の回路は適用できない。そこで、従来チップセレクト端
子C8が1個のメモリ1’に対しては、第3図のように
回路Aと回路Bとを、ORゲート3を通じてチップセレ
クト端子C8に結線することにより、電源投入時のメモ
リ1′の誤動作を防いでいる。しかし、誤動作を防止す
るためにORゲート3にもバッテリーバックアップが必
要となり、電池4の消費電力が大きくなるという欠点が
あった。
リ1への誤書込みを防止するためのチップセレクト端子
Cε(一般にLowレベルで書込みが許可される。)が
2個ある場合は、2つの回路で制御を行なっている。す
なわち、回路Aは電源の立上シ/立下りにおけるメモリ
の誤動作(誤書込み)を防ぐための回路であり、回路B
はメモリに几ead/Writeを行うための通常の論
理回路である。回路Aは、入力される電圧が規定電圧以
上になると7オトカプラ2内のトランジスタをオンして
チップセレクト端子C81t−Low Levelにす
ることによって、電源投入時におけるC82の不安定な
動き(第2図に示す)による誤動作を防いでいる。しか
し、チップセレクト端子が1個のメモリに対しては、こ
の回路は適用できない。そこで、従来チップセレクト端
子C8が1個のメモリ1’に対しては、第3図のように
回路Aと回路Bとを、ORゲート3を通じてチップセレ
クト端子C8に結線することにより、電源投入時のメモ
リ1′の誤動作を防いでいる。しかし、誤動作を防止す
るためにORゲート3にもバッテリーバックアップが必
要となり、電池4の消費電力が大きくなるという欠点が
あった。
従って本発明の目的は、1個のチップセレクト端子を持
つ回路のバッテリーバックアップに要する消費電力を低
減することにある。
つ回路のバッテリーバックアップに要する消費電力を低
減することにある。
本発明によれば、選択信号を発生する論理回路と、この
回路の電圧が規定電圧に達したことを検出する手段とを
電気的に直列に接続してチップセレクト端子に与え、論
理回路が規定電圧に達した時にのみ選択信号を与えるこ
とを特徴とするチップセレクト制御回路が得られる。
回路の電圧が規定電圧に達したことを検出する手段とを
電気的に直列に接続してチップセレクト端子に与え、論
理回路が規定電圧に達した時にのみ選択信号を与えるこ
とを特徴とするチップセレクト制御回路が得られる。
次に、本発明の一実施例を示す第4図を参照して本発明
の詳細な説明する。
の詳細な説明する。
電圧比較器5は入力電源(装置電源)が4.5V以上に
なったことを検出してその出力をLowレベルにする。
なったことを検出してその出力をLowレベルにする。
しかし、電圧比較器5の電源電圧も同時に立上るため、
電源投入直後において、その出力が不安定になり、場合
によっては入力電源が4,5V以下にもかかわらずその
出力がLowレベルになることがある。この状態におい
ても、フォトカプラ6の一次側に電流が流れないように
、ツェナーダイオードZDを直列に挿入している。ダイ
オード7i’i5V電源が入ったときに、メモリ1′が
動作するのに十分なt源を供給できるようにたとえば、
ショットキーダイオードが用いられる。ダイオード8は
、入力電源が規定電圧以下のときに、メモリ1′のデー
タ保持をするのに十分な電圧をバッテリー9より供給す
るために設けられている。7オトカプラ6のエミッタ端
子は、オープンコレクタタイプのトランジスタ10のコ
レクタ端子に接続されている。従ってフォトカプラ6内
のトランジスタはそのオン・オフをトランジスタ10に
より規制されている。抵抗Rは、はぼ電源電圧に等しい
Highレベルの入力信号をチップセレクト端子C8に
与えるために設けられ、これによりスタンバイ時の電源
電流を最小にすることができる。
電源投入直後において、その出力が不安定になり、場合
によっては入力電源が4,5V以下にもかかわらずその
出力がLowレベルになることがある。この状態におい
ても、フォトカプラ6の一次側に電流が流れないように
、ツェナーダイオードZDを直列に挿入している。ダイ
オード7i’i5V電源が入ったときに、メモリ1′が
動作するのに十分なt源を供給できるようにたとえば、
ショットキーダイオードが用いられる。ダイオード8は
、入力電源が規定電圧以下のときに、メモリ1′のデー
タ保持をするのに十分な電圧をバッテリー9より供給す
るために設けられている。7オトカプラ6のエミッタ端
子は、オープンコレクタタイプのトランジスタ10のコ
レクタ端子に接続されている。従ってフォトカプラ6内
のトランジスタはそのオン・オフをトランジスタ10に
より規制されている。抵抗Rは、はぼ電源電圧に等しい
Highレベルの入力信号をチップセレクト端子C8に
与えるために設けられ、これによりスタンバイ時の電源
電流を最小にすることができる。
次にこの回路の動作について説明する。装置電源が投入
されると、電圧比較器5は入力電源が4.5V以上にな
ったときに出力をLowレベルにする。
されると、電圧比較器5は入力電源が4.5V以上にな
ったときに出力をLowレベルにする。
それによって、フォトカプラー6の一次(1111のダ
イオードが発光し、二次側のトランジスタがONになる
。それまでの間に、電源投入によってたとえ論理回路1
1が誤動作したとしても、メモリ1′のチップセレクト
端子C8へのH4ghレベル信号の供給には何ら影替す
ることはない。
イオードが発光し、二次側のトランジスタがONになる
。それまでの間に、電源投入によってたとえ論理回路1
1が誤動作したとしても、メモリ1′のチップセレクト
端子C8へのH4ghレベル信号の供給には何ら影替す
ることはない。
本発明は以上説明したように、オープンコレクタタイプ
のトランジスタを用いてフォトカプラーの動作を禁御し
たことによって、電源投入時におけるバッテリバックア
ップ回路の誤動作を生じることなく、チップセレクト端
子が1個のメモ1)等の回路を制御することができる。
のトランジスタを用いてフォトカプラーの動作を禁御し
たことによって、電源投入時におけるバッテリバックア
ップ回路の誤動作を生じることなく、チップセレクト端
子が1個のメモ1)等の回路を制御することができる。
第1図、第2図および第3図は、従来のチック。
セレクト端子のノ(、テリツクツクアップ回路を示す図
、第4図は、本発明の−実り例を示す図である。 11・・・・・・メモ1ハ 5・・・・・・電圧比較器
、6・・・・・・フォトカプラ、7.8・・・・・・ダ
イオード、9・・・・・・/(ノテIJII源、10・
・・・・・トランジスタ、11・・・・・・論理回路。
、第4図は、本発明の−実り例を示す図である。 11・・・・・・メモ1ハ 5・・・・・・電圧比較器
、6・・・・・・フォトカプラ、7.8・・・・・・ダ
イオード、9・・・・・・/(ノテIJII源、10・
・・・・・トランジスタ、11・・・・・・論理回路。
Claims (1)
- 選択信号を発生する論理回路と、前記論理回路の電源電
圧が規定動作電圧に達したことを検出する手段とを電気
的に直列に接続してチップセレクト端子に与えることを
特徴とするチップセレクト制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57140702A JPS5930284A (ja) | 1982-08-13 | 1982-08-13 | チツプセレクト制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57140702A JPS5930284A (ja) | 1982-08-13 | 1982-08-13 | チツプセレクト制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5930284A true JPS5930284A (ja) | 1984-02-17 |
JPS6226111B2 JPS6226111B2 (ja) | 1987-06-06 |
Family
ID=15274741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57140702A Granted JPS5930284A (ja) | 1982-08-13 | 1982-08-13 | チツプセレクト制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5930284A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364693A (ja) * | 1986-09-04 | 1988-03-23 | Alps Electric Co Ltd | スタテイツクramのバツテリ−バツクアツプ回路 |
US5471432A (en) * | 1991-02-12 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having address transition and supply voltage detecting circuits |
CN109783415A (zh) * | 2018-11-23 | 2019-05-21 | 山东航天电子技术研究所 | 一种修正处理器bm3803读时序的装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53142141A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Static semiconductor memory |
JPS5693175A (en) * | 1979-12-25 | 1981-07-28 | Fujitsu Ltd | Semiconductor memory device |
-
1982
- 1982-08-13 JP JP57140702A patent/JPS5930284A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53142141A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Static semiconductor memory |
JPS5693175A (en) * | 1979-12-25 | 1981-07-28 | Fujitsu Ltd | Semiconductor memory device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364693A (ja) * | 1986-09-04 | 1988-03-23 | Alps Electric Co Ltd | スタテイツクramのバツテリ−バツクアツプ回路 |
US5471432A (en) * | 1991-02-12 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having address transition and supply voltage detecting circuits |
CN109783415A (zh) * | 2018-11-23 | 2019-05-21 | 山东航天电子技术研究所 | 一种修正处理器bm3803读时序的装置 |
CN109783415B (zh) * | 2018-11-23 | 2022-05-27 | 山东航天电子技术研究所 | 一种修正处理器bm3803读时序的装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6226111B2 (ja) | 1987-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010419B1 (ko) | 반도체집적회로 | |
US6348744B1 (en) | Integrated power management module | |
JPH0556577A (ja) | 電源制御装置 | |
JPS5930284A (ja) | チツプセレクト制御回路 | |
JP3215150B2 (ja) | 電源スイッチ回路 | |
US7193624B2 (en) | Display apparatus with power saving capability | |
JP2007156864A (ja) | データ保持装置 | |
GB2149984A (en) | Backup power source circuit for control circuit | |
JPH04212786A (ja) | 半導体集積回路 | |
US4451902A (en) | Power source device for bubble memory unit | |
JPH0421232Y2 (ja) | ||
JP3009236B2 (ja) | デバイスの活性保守方式 | |
JPS5944852B2 (ja) | 電源装置 | |
JPS6022366B2 (ja) | 停電制御装置 | |
JP2568530B2 (ja) | Ic部を有した電子装置 | |
JPH02114827A (ja) | バックアップ電源装置 | |
JPH1118414A (ja) | 電源制御装置 | |
JPH0241959Y2 (ja) | ||
JPH069553Y2 (ja) | 電源回路 | |
JP2649939B2 (ja) | 無停電電源装置 | |
JPS60128833A (ja) | 二次電池の充電装置 | |
KR930002080Y1 (ko) | 부가 전원이 필요없는 카드리더용 솔레노이드의 구동회로 | |
JPS6134634B2 (ja) | ||
JPH022165B2 (ja) | ||
JPH01119117A (ja) | リセット信号発生回路 |