JPH069553Y2

JPH069553Y2 - 電源回路

Info

Publication number: JPH069553Y2
Application number: JP1984137176U
Authority: JP
Inventors: 正文永見
Original assignee: 株式会社カンセイ
Priority date: 1984-09-12
Filing date: 1984-09-12
Publication date: 1994-03-09
Anticipated expiration: 1999-09-12
Also published as: JPS6152439U

Description

【考案の詳細な説明】〔考案の技術分野〕この考案は、例えば車載用マイクロコンピュータ等如き
イグニッションスイッチオフ時に電力のバックアップを
必要とする回路を含む電子回路の電源回路に関する。

〔従来の技術〕

従来のこの種の電源回路としては、例えば第３図に示す
ようなものがある。なお、第４図(a)〜(c)は動作を説明
するための電圧波形図であり、図(a),(b),(c)のそれぞ
れは、第３図中に示す(a),(b),(c)点の各箇所に対応す
る波形である。

まず、構成を説明すると、これはイグニッションスイッ
チ３がオン時に作動し、ＣＰＵ（中央演算処理装置）１
１、インターフェイスの如き周辺回路１２からなるマイ
クロコンピュータ等の電子回路１に電力を供給する３端
子レギュレータ等のロジック電源（容量大）と、イグニ
ッションスイッチ３がオフ時にＣＰＵ１２の動作内容
（メモリ）をバックアップするためのバックアップ電源
４（容量小）と、イグニッションスイッチ３のオンオ
フ時にＣＰＵ１１に対する電源系を切換えるためのタイ
ミングをとらえる切換電圧検出回路６と、この切換電圧
検出回路６による検出信号で実際に電源系を切換える電
源切換回路５より構成されている。

なお、７はバッテリ、８は平滑コンデンサ、９はバッテ
リ逆接続防止用ダイオードである。

次に、上記の構成からなる回路の動作について適宜第４
図を参照しながら説明する。イグニッションスイッチ３
がオフの時は、ロジック電源２の出力電圧が０Ｖである
ため、切換電圧検出回路６は作動せず、従って電源切換
回路５はオフ状態にある。このため、バックアップ電源
４から常時出力されているバックアップ電圧がＣＰＵ１
１に供給される。

イグニッションスイッチ３がオフからオンになる時は、
ロジック電源２の出力電圧が所定の値（例えば５Ｖ、第
４図(b)参照）まで立上がるが、その際、切換電圧検出
回路６はロジック電源２の出力電圧が所定の切換電圧に
なると作動し、電源切換回路５をオン状態にする。この
とき、切換電圧検出回路６の切換電圧がバックアップ電
源４のバックアップ電圧に対してマッチングがとれてな
く、第４図(c)に示す如く例えば前者が3.7Ｖ、後者が４
Ｖであると、電源切換回路５の作動時点でＣＰＵ１１へ
の給電ライン（図示の(c)点）の電圧が４Ｖから3.7Ｖに
引込まれ、その後にロジック電源電圧の５Ｖまで立上が
ることになる。

また、イグニッションスイッチ３がオンからオフになる
時は、ロジック電源２の出力電圧が切換電圧検出回路６
の切換電圧まで下がるまでは、電源切換回路５はオン状
態であるため、図示のｃ点はロジック電源２の出力電圧
の立下がりに伴いバックアップ電圧より低い切換電圧ま
で下がる。そして、ロジック電源電圧が切換電圧以下に
なると、切換電圧検出回路６が作動し、電源切換回路５
がオフ状態となる。従って、図示の(c)点は切換電圧か
らバックアップ電圧まで復帰することになる。

しかしながら、このような従来の電源回路にあっては、
上述のように、マイクロコンピュータ等のバックアップ
を必要とする回路が通常動作している時使用するロジッ
ク電源の電圧を検出し、所定の切換電圧になった時点で
バックアップ電源とロジック電源を切換えるようになっ
ていたため、第４図(c)に示すように、切換電圧とバッ
クアップ電圧とのマッチングがとれていないと（例えば
それぞれ3.7Ｖ，４Ｖであると）、切換時にバックアッ
プ電圧が（例えば４Ｖから3.7Ｖまで）低下し、バック
アップ電源とロジック電源の電圧的な切換えがスムーズ
に行われず、また部品点数も多いという問題があった。

〔考案の概要〕

この考案は、このような従来の問題点に着目してなされ
たもので、ロジック電源とバックアップ電源の切換え
を、バックアップ電源側の電圧で制御し、かつ切換電圧
の検知と電源系の切換えを１個のトランジスタで行うこ
とにより、上記問題点を解決することを目的としてい
る。

〔考案の実施例〕

以下、この考案を図面に基づいて説明する。第１図なら
びに第２図は、この考案の一実施例を示す図であり、第
１図は回路構成図、第２図はその動作を説明するための
電圧波形図である。なお、第２図(a),(b),(c)に示す波
形は、第１図中に示す(a),(b),(c)点の各箇所に対応す
る波形である。

まず、構成を説明すると、ロジック電源２、バックアッ
プ電源４、両電源２，４を切換えるための切換電圧検出
回路１０および電源切換回路５より構成されており、ロ
ジック電源２の立上がり時定数に比べて切換電圧検出回
路１０の立上がり時定数の方が非常に小さく設定されて
いる（これはロジック回路に給電する場合、ロジック電
源２の立上がりが速いと、ロジック回路がラッチアップ
してしまうことが従来から知られていたので、そのラッ
チアップを避けるため、立上がり時定数を大きく設定し
ている）。なお、他の部分は第３図に示した従来のもの
と同様であるので、同一符号を付して詳細な説明は省略
する。

次に、この実施例の動作について説明する。イグニッシ
ョンスイッチ３がオフの時は、電源切換回路５を構成す
るトランジスタＱのベースには、切換電圧検出回路１０
によって作られたバイアス電圧４Ｖ（ロジック電源２の
出力電圧がバックアップ電圧と同じ４Ｖになったとき
に、上記トランジスタＱをオンさせうるレベルの電圧）
が印加されている。このとき、ロジック電源２の出力電
圧が０Ｖなので電源切換回路５はオフ状態となる。従っ
て、バックアップ電源４から常時出力されているバック
アップ電圧４ＶがＣＰＵ１１に供給される。

イグニッションスイッチ３がオフからオンになる時は、
ロジック電源２の出力電圧が４Ｖまで上がると、電源切
換回路５がオン状態となり、電源切換回路５の入力端子
電圧は４Ｖと一致する。従って、バックアップ電源４に
よって４Ｖに維持されている図示の(c)点の電圧は、ロ
ジック電源電圧の立上がりに伴って所定の時定数で５Ｖ
まで立上がることになるので、ＣＰＵ１１はラッチアッ
プされることはない。

また、イグニッションスイッチ３がオンからオフになる
時は、ロジック電源２の出力電圧が４Ｖまで下がるまで
は、電源切換回路５がオン状態にあるため、図示の(c)
点の電圧はロジック電源２の出力電圧の立下がりに伴っ
て４Ｖまで立下がる。そして(c)点の電位が４Ｖになる
と電源切換回路５がオフ状態となるが、ＣＰＵ１１には
バックアップ電源４から４Ｖのバックアップ電圧が供給
されることになる。

以上説明してきたように、バックアップを必要とする回
路１１に対する電源系の切換えを、従来ではロジック電
源２の出力電圧によって制御しているのに対して、この
考案ではバックアップ電圧に基づいて作られたバイアス
電圧によって制御するものであり、その両者の差によ
り、従来では電源切換回路５の切換電圧とバックアップ
電圧とのマッチングがとれていないと、例えば第４図に
示した如く電源切換わり時にＣＰＵ１１への供給電圧が
所定の値４Ｖより低いレベルに引込まれてしまい、ＣＰ
Ｕ１１においてはそのプログラムが暴走したりまたはメ
モリが消失する等の問題があった。これに対しこの考案
では、電源の切換えがスムーズに行なわれ、従来での問
題は生じない。また、この考案では切換電圧検出回路１
０が従来での切換電圧検出回路６に比べて、構造が簡単
である等の効果もある。

〔考案の効果〕

以上説明してきたように、この考案によれば、その構成
を主電源の非作動時にバックアップを必要とする回路を
含む電子回路の電源回路において、常時バックアップ電
圧を発生し該バックアップ電圧を前記主電源の非作動時
に前記バックアップを必要とする回路に供給するバック
アップ電源と、前記主電源の出力電圧と前記バックアッ
プ電源の出力電圧とを比較し前者が後者を上まわったか
否かを検出する切換電圧検出回路と、該切換電圧検出回
路により前記主電源の出力電圧が前記バックアップ電源
の出力電圧を上まわったときに切換制御され、前記バッ
クアップを必要とする回路に対して前記バックアップ電
源の出力電圧に代えて前記主電源の出力電圧を供給する
電源切換回路とを備え、前記バックアップ電源は、直列
接続された２本の抵抗体と、該２本の抵抗体の接続点に
カソードが接続され、かつアノードが接地されたツエナ
ーダイオードとを備えたので、イグニッションスイッチ
等の主電源スイッチをオフからオンに切換えるときにお
けるマイクロコンピュータ等の電源の切換えが、ラッチ
アップを回避してスムーズに行え、かつ部品点数も削減
できるという効果が得られる。

【図面の簡単な説明】

第１図はこの考案の一実施例による電源回路の回路構成
図、第２図はこの考案の一実施例の動作を説明するため
の電圧波形図、第３図は従来の電源回路を示す回路構成
図、第４図は従来のものの動作を説明するための電圧波
形図である。２……ロジック電源、３……イグニッションスイッチ、
４……バックアップ電源、５……電源切換回路、７……
バッテリ、１０……切換電圧検出回路、１１……ＣＰ
Ｕ、１２……周辺回路。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【実用新案登録請求の範囲】

【請求項１】バッテリ（７）に接続された主電源（２）
の非作動時にバックアップを必要とするマイクロコンピ
ュータ（１１）の電源回路において、直列接続された一端が前記バッテリ（７）に接続され他
端が前記マイクロコンピュータ（１１）に接続された２
本の抵抗体と該２本の抵抗体の接続点にカソードが接続
され、かつアノードが接地されたツエナーダイオードと
からなり、前記主電源（２）の非作動時に前記マイクロ
コンピュータ（１１）にバックアップ電圧を供給するバ
ックアップ電源（４）と、前記ツエナーダイオードのカソードから定電圧を入力し
てバイアス電圧を出力する切換電圧検出回路（１０）
と、前記バイアス電圧と前記主電源（２）の出力電圧を入力
し前者より後者が高くなったとき導通して、前記マイク
ロコンピュータ（１１）に対して前記バックアップ電源
（４）の出力電圧に代えて前記主電源（２）の出力電圧
を供給するように該マイクロコンピュータと該主電源と
の間に接続された電源切換回路（５）とを備えたことを
特徴とする電源回路。