JPS6022366B2 - 停電制御装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、電源の滅電時および停電時に、計算機に定
められた動作を指令するとともに記憶装置の保護を指令
するようにし、かつ、減電または停電の回復時に、計算
機に回復時の動作を指令するようにした停電制御装置に
関する。

一般に、計算機、すなわちコンピュータの電源が減電ま
たは停電するときに、コンピュータに予め定められた動
作を指令するとともに、記憶装置の保護を指令し、減電
または停電の回復時に、記憶装置のデータにもとづき、
コンピュータが予め定められた回復時の動作を行うよう
に指令する必要がある。

そして、従来の停電制御装置は、第１図に示すように、
コンピュータ（図示せず）の電源である交流電源１に交
流電源端子２３，２ｂを介して変圧器３の１次巻線３ａ
が接続され、電源１の電圧が変圧器３により所定電圧に
降圧され、変圧器３の２次巻線３ｂの起電力が整流器４
に入力され、整流器４からの整流出力が第１抵抗５を介
してフオト・カプラ６の光源用素子である発光ダイオー
ド７に供給され、０ボルト付近の電圧、すなわち所定電
圧以上の整流出力により発光ダイオード７が発光し、フ
オト・カプラ６の受光用素子であるフオト・トランジス
タ８がオンする。

また、フオト・トランジスタ８のオンにより、ヒステリ
シス特性を備えたィンバータ９の入力レベルがローレベ
ル、すなわち論理０になり、インバータ９からハイレベ
ル、すなわち論理１の信号が出力される。

なお、フオト・トランジスタ８のオフ時には、直流電源
端子１０、第２抵抗１１を介して電池などからの直流電
圧が、ィンバータ９に印加され、インバータ９の入力レ
ベルが論理１に保持される。

そして、電源１が正常な際は、整流器４からの整流出力
により、発光ダイオード７が所定時間発光した後、発光
時間に比して短い時間消光することをくり返し、フオト
・トランジスタ８が所定時間オンした後、オン時間に比
して短い時間オフすることをくり返し、インバー夕９の
入力レベルが論理１と論理０とに交互に変化する。

しかし、フオト・トランジスタ８のオフ時間がオン時間
より十分短くなるとともに、インバータ９がヒステリシ
ス特性を備えているため、ィンバータ９からは、論理１
の信号が出力され続ける。

つぎに、電源１が停電する際は、整流器４からの整流出
力が０になり、発光ダイオード７が消光するとともにフ
オト・トランジスタ８がオフし、インバータ９の入力レ
ベルが論理１を保持し、インバータ９から論理０の信号
が出力され、論理０の信号によりコンピュータが記憶装
置（図示せず）を保護するように動作し、記憶装置が保
護され、停電により記憶装置のデータが影響を受けるこ
とがなく、停電回復時に、記憶装置のデータにもとづき
コンピュータが予め定められた回復時の動作を行なう。
しかし、電源１が完全に停電しない際、すなわち電源１
の減電により電源１の電圧が低下する際、または電源１
の電圧が徐々に低下して電源１が停電する際は、電源１
の電圧が低下したにもかかわらず、フオト・トランジス
タ８がオンし続けたり、所定時間オンしたりする。

したがって、電源１が正常でないにもかかわらず、フオ
ト・トランジスタ８のオンにより、インバータ９から論
理１の信号が出力され、記憶装置が保護されなくなり、
記憶装置のデータが電源電圧による影響を受けるととも
に、前述の滅電または停電の回復時に、コンピュータが
回復時の動作を行なわない欠点がある。

この発明は、前記の点に留意してなされたものであり、
つぎにこの発明を、その１実施例を示した第２図以下の
図面とともに説明する。

第２図において、コンピュータ（図示せず）の電源であ
る交流電源（図示せず）の電圧が、入力端子１２を介し
て変圧器１３に入力され、変圧器１３により電源の電圧
が所定電圧に降下され、変圧器１３の出力が整流器１４
に入力され、電源が正常な場合、整流器１４の出力によ
り、検出回路１５に、第３図ａの曲線Ａ，Ｂに示すよう
に、ピーク電圧がＶｉボルトになる弧状の出力電圧、す
なわち整流電圧が印加され、検出回路１５により、整流
電圧と、同図ａのＶｉボルトより低いＶＩボルトの入力
基準電圧とを比較し、整流電圧が入力基準電圧より高く
なるし時から【２時の間、および、ら時から【４時の間
、すなわちＴａ時間に、検出回路１５から積分回路１６
に、同図ｂに示すように、／・ィレベル、すなわち、論
理１の検出信号を出力する。

なお、ｔ２時からｔ３時の間、すなわちＴｂ時間が、Ｔ
ａ時間より十分短か〈なるように設定されている。

そして、積分回路１６は、検出回路１５からの検出信号
が入力されない場合、所定レベルの出力信号を保持し、
検出回路１５からの検出信号が入力された場合、出力信
号のレベルが０レベルにリセットされ、検出信号が再び
入力されなくなり、リセットが解除された場合、出力信
号のレベルが徐々に所定レベルに上昇するように動作す
る。

したがって、同図ｃに示すようにｔ，時からｔ２時の間
、積分回路１６の出力信号がリセットされるとともに、
ら時からら時の間、リセツトが解除され、出力信号のレ
ベルが徐々に上昇し始める。しかし、ヒ時から再び出力
信号がリセットされるために、積分回路１６のｔ３時の
出力信号のレベルが非常に低く抑えられる。さらに、積
分回路１６の出力信号を制御指令回路１７および、保護
指令回路１８に入力し、制御指令回路１７において、入
力された積分回路１６の出力信号と、同図ｃのレベルＶ
ａの第１基準信号とを比較し、保護指令回路１８におい
て、入力された積分回路１６の出力信号と、同図ｃのレ
ベルＶａよりハィレベルのレベルＶｂの第２基準信号と
を比較する。

そして、電源が正常な場合は、同図ｃのｔ４時以前に示
すように、積分回路１６の出力信号のレベルがレベルＶ
ａ，Ｖｂ、すなわち第１、第２基準信号それぞれのレベ
ルより低くなり、同図ｄに示すように、制御指令回路１
７の出力が論理０になるとともに、同図ｅに示すように
、保護指令回路１８の出力が論理０になり、電源が正常
であることを示し、コンピュータおよび記憶装置が正常
に動作する。

さらに、制御回路１７の論理０の出力が検出回路１５に
入力され、検出回路１５の入力基準電圧が前述のＶＩボ
ルトに保持される。

つぎに、電源が徐々に減軍する場合、検出回路１５に、
同図ａの曲線Ｃ，Ｄに示すように、ピーク電圧が検出回
路１５のＶＩボルトの入力基準電圧より低くなる弧状の
整流電圧が印加され、整流電圧が入力基準電圧より低い
ため、検出回路１５から検出信号が出力されなくなり、
積分回路１６の出力信号のレベルが徐々に上昇し、同図
ｃに示すように、ち時に出力信号のレベルが、制御指令
回路１７の第１基準信号のレベル、すなわち、レベルＶ
ａと等しくなると、同図ｄに示すように、制御指令回路
１７から論理１の制御指令信号が出力され、コンピュー
タに減電時の動作を指令するとともに、制御指令信号が
検出回路１５に入力され、検出回路１５の入力基準電圧
のレベルが、同図ａのＶＩボルトより高いＶｈボルトに
変化する。

また、積分回路１６の出力信号のレベルがさらに上昇し
、同図ｃに示すように、ｔ６時に保護指令回路１８の第
２基準信号のレベル、すなわち、レベルＶｂと等しくな
ると、同図ｅに示すように、保護指令回路１８から論理
１の保護指令信号が出力され、記憶装置の保護を指令す
る。そして、検出回路１５の入力基準電圧のレベルが、
Ｖｈボルトに変化したことにより、減電時の電源電圧が
変動し、整流器１４からの出力により、検出回路１５に
、同図ａの曲線Ｅに示すように、ピーク電圧がＶＩボル
トより高い弧状の整流電圧が印加されても、検出回路１
５から検出信号が出力されることがなく、このため、制
御指令回路１７および保護指令回路１８が誤動作するこ
とがない。

さらに、滅電した電源が回復し、検出回路１５に、同図
ａの曲線Ｆに示すように、ピーク電圧がＶｉボルトの弧
状の整流電圧が再び印加された場合、ち時に整流器１４
の整流電圧が検出回路１５のＶｈボルトの入力基準電圧
と等しくなり、このとき、同図ｂに示すように、検出回
路１５から積分回路１６に検出信号が出力され、同図ｃ
に示すように、積分回路１６の出力信号がリセットされ
、同図ｄ，ｅそれぞれに示すように、制御指令回路１７
、保護指令回路１８それぞれ指令信号が出力されなくな
り、コンピュータが予め定められた回復時の動作を行な
うとともに、記憶装置の保護が解除される。

また、検出回路１５に制御指令信号が入力されなくなる
ため、検出回路１５の入力基準電圧がＶｈボルトから再
びＶＩボルトに戻り、同図ａに示すように、ら時から整
流器１４の整流電圧がＶＩボルトに等しくなるｔ８時ま
での間、同図ｂに示すように、検出回路１５から積分回
路１６に検出信号が出力され、同図ｃに示すように、積
分回路１６の出力がｔ７時からＬ時までの間リセットさ
れ、その後、整流器１４から検出回路１５に、同図ａの
曲線Ａ，Ｂと同様の出力電圧がくり返し出力され、前述
の電源が正常な場合の動作をくり返えす。

つぎに、電源が停電する場合、整流器１４から検出回路
１５に整流電圧が出力されなくなり、停電期間中、検出
回路１５から積分回路１６に検出信号が出力されなくな
り、積分回路１６の出力レベルが、保護指令回路１８の
第２基準信号のレベルより／・ィレベルの所定レベルに
上昇するとともに、所定レベルを保持し、このため、制
御指令回路１７から制御指令信号が出力され続けるとと
もに、保護指令回路１８から保護指令信号が出力され続
け、コンピュータに停電時の動作を指令するとともに、
記憶装置が保護される。

また、制御指令信号が検出回路１５に入力され、検出回
路の入力基準電圧がＶＩボルトからＶｈボルトに変化す
る。

さらに、停電回復時には、前述の減電回復時と同様の動
作を行なう。

なお、各回路１５，１６，１７，１８の動作電源は交流
電源とは別個に設けられ、交流電源の滅電および停電に
より影響を受けることがない。

したがって、前記実施例によると、コンピュータすなわ
ち計算機の電源が減電または停電するときに、検出回路
１５から検出信号が出力されなくなり、積分回路１６の
出力レベルが／・ィレベルになり、制御指令回路１７か
ら計算機に定められた動作を指令する制御指令信号を出
力するとともに、保護指令回路１８から記憶装置の保護
を指令する保護指令信号を出力し、さらに、制御指令信
号により検出回路１５の入力基準電圧を変化させること
により、電源の滅電時および徐々に電圧が降下して停電
する際にも、確実かつ正確に滅電時および停電時の制御
を行なうことができるとともに、減電および停電の回復
時に計算機に定められた動作を行なわせることができ、
さらに、回路構成が簡単なものになる。以上のように、
この発明の停電制御装置によると、電源からの交流入力
を整流する整流器と、整流器の出力電圧と入力基準電圧
とを比較し検出信号を出力する検出回路と、検出信号に
より出力がリセットされる積分回路と、積分回路の出力
信号と第１基準信号とを比較し凝電時および停電時に計
算機の制御指令信号を出力する制御指令回路と、積分回
路の出力信号と第１基準信号よりハイレベルの第２基準
信号とを比較し減電時および停電時に記憶装置の護指令
信号を出力する保護指令回路とを備え、制御指令信号に
より入力基準電圧を変化させることにより、電源の減電
時および停電時に、確実かつ正確に、計算機に定められ
た動作を指令するとともに記憶装置の保護を指令するこ
とができ、かつ、減電または停電の回復時に、確実かつ
正確に計算機に回復時の動作を指令することができるも
のである。

【図面の簡単な説明】

第１図は従来の停電制御装置の結線図、第２図はこの発
明の停電制御装置の１実施例の結線図、第３図ａ，ｂ，
ｃ，ｄ，ｅは第２図の各部の出力波形図である。 １４・・・・・・整流器、１５・・・・・・検出回路、
１６・・…・積分回路、１７・・・・・・制御指令回路
、１８・・・・・・保護指令回路。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １ 電源からの交流入力を整流する整流器と、該整流器
   の出力電圧と入力基準電圧とを比較し検出信号を出力す
   る検出回路と、前記検出信号により出力がリセツトされ
   る積分回路と、該積分回路の出力信号と第１基準信号と
   を比較し減電時および停電時に計算機の制御指令信号を
   出力する制御指令回路と、前記積分回路の出力信号と前
   記第１基準信号よりハイレベルの第２基準信号とを比較
   し減電時および停電時に記憶装置の保護指令信号を出力
   する保護指令回路とを備え、前記制御指令信号により前
   記入力基準電圧を変化させることを特徴とする停電制御
   装置。