JPH0313784Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、電子機器等におけるマイクロコンピ
ユータのリセツト回路に関するものである。

(ロ) 従来の技術 従来の電子機器等におけるマイクロコンピユー
タのリセツト回路、詳しくはバツクアツプ電源を
有するリセツト回路として、例えばフイツシヤー
社のモデルFVHー525の「CIRCUIT
DIAGRAM＆PRINTED CIRCUIT ＢARD」
の「SYSTEM ＣNTRＬ SERV
DIAGRAM」に示す様な回路があり、その一般
的な回路を第２図に示す。

第２図について図番、回路構成及び回路動作を
説明すると、１は電源端子、２は電源ライン、３
はバツクアツプ動作をなすコンデンサ、４，５は
分圧抵抗、６は前記コンデンサ３の充電電圧を検
出する定電圧ダイオード、７，８は各々、トラン
ジスタ９のベース抵抗及び負荷抵抗、１０は前記
コンデンサ３の充電電圧による逆流を防止する逆
流防止ダイオード、１１ａ，１１ｂ，１１ｃは
各々、制御部１２の動作端子、リセツト端子及び
接地端子である。

逆流防止ダイオード１０を介挿した電源ライン
２を動作端子１１ａと接続し、電源ライン２とア
ース間にコンデンサ３を接続する。このコンデン
サ３に対して並列に、電源ライン２とアース間に
分圧抵抗４，５を接続し、定電圧ダイオード６を
介してトランジスタ９のベースを分圧抵抗４，５
による分圧点Ａと接続すると共に、ベース抵抗７
を介してベースを接地し、かつ負荷抵抗８を介し
てコレクタと電源ライン２を接続すると共にエミ
ツタを接地している。そしてトランジスタ９のコ
レクタとリセツト端子１１ｂを接続し、接地端子
１１ｃを接地している。

まず初期状態から電源端子１に電源電圧V_DDを
印加すると、コンデンサ３に電荷が充電されるこ
とから、分圧抵抗４，５による分圧点Ａの電位は
徐々に上昇する。コンデンサ３の充電電圧をV₁
とすると、充電電圧V₁が上昇し、分圧点Ａの電
位が定電圧ダイオード６のスレツシユホールド電
圧未満であれば、定電圧ダイオード６がオフであ
ることからトランジスタ９がオフであり、これに
よりトランジスタ９のコレクタ電位はハイレベル
となる。そして充電電圧V₁が更に上昇し、分圧
点Ａの電位が定電圧ダイオード６のスレツシユホ
ールド電圧以上になると、定電圧ダイオード６が
オンすることからベースバイアスされたトランジ
スタ９はオンし、これよりトランジスタ９のコレ
クタ電位はローレベルとなる。即ち分圧点Ａの電
位が定電圧ダイオード６のスレツシユホールド電
圧になるまでにリセツト端子１１ｂにはコンデン
サ３に充電されて上昇する電圧V₁に追随して立
上がり、立下がる所謂正極性の１パルスが供給さ
れ、これより制御部１２はリセツトされ、動作端
子１１ａに電源電圧V_DDが供給されて動作する。

次に前述の動作にて制御部１２に諸々のデータ
が記憶された状態で、停電等により電源端子１へ
の電源電圧V_DDの印加がなくなつた場合、コンデ
ンサ３の充電電圧V₁が動作端子１１ａに供給さ
れ、制御部１２はバツクアツプされて動作する。

ここで充電電圧V₁により分圧点Ａの電位が定
電圧ダイオード６のスレツシユホールド電圧以上
の状態であるならば、コンデンサ３の充電電圧
V₁が下降しても定電圧ダイオード６及びトラン
ジスタ９がオンであるから、リセツト端子１１ｂ
にパルスは出力されず、制御部１２に記憶されて
いるデータはリセツトされずに制御部１２が動作
する。

また充電電圧V₁が更に下降し、分圧点Ａの電
位が定電圧ダイオード６のスレツシユホールド電
圧未満の状態であるならば、定電圧ダイオード６
及びトランジスタ９がオフし、トランジスタ９の
コレクタ電位がハイレベルとなり、リセツト端子
１１ｂには立上がつた後、充電電圧V₁の下降に
追随する正極性のパルスが供給されて制御部１２
はリセツトされる。

そして充電電圧V₁が更に下降して零になると、
制御部１２はリセツトされた状態でオフする。

次に前述の状態から電源が復帰した場合、コン
デンサ３には電荷が充電されて充電電圧V₁は上
昇し、分圧点Ａの電圧が定電圧ダイオード６のス
レツシユホールド電圧未満の状態であるならばト
ランジスタ９がオフであることからそのコレクタ
電位はハイレベルとなり、また充電電圧V₁が更
に上昇し、分圧点Ａの電位が定電圧ダイオード６
のスレツシユホールド電圧以上の状態となつたな
らばトランジスタ９がオンし、そのコレクタ電位
はローレベルとなる。即ち、リセツト端子１１ｂ
には充電電圧V₁の上昇に追随して立上がり、立
下がる正極性のパルスが供給されて制御部１２は
リセツトされ、動作端子１１ａには電源電圧V_DD
が供給されて動作する。

尚、コンデンサ３の充電電圧V₁の下降時、特
に充電電圧V₁により分圧点Ａの電位が定電圧ダ
イオード６のスレツシユホールド電圧以上である
時に電源が復帰すれば、制御部１２はコンデンサ
３によりバツクアツプされていた状態から記憶デ
ータをリセツトされることなく電源電圧V_DDによ
り動作を続ける。

(ハ) 考案が解決しようとする問題点 しかし、第２図に示す従来のリセツト回路にお
いて停電等により電源電圧の印加がなくなつた場
合、制御部１２はコンデンサ３によりバツクアツ
プされるが、このコンデンサ３の充電電圧V₁は
制御部１２をバツクアツプする他に、分圧抵抗
４，５、定電圧ダイオード６、ベース抵抗７、負
荷抵抗８及びトランジスタ９にて消費されること
からバツクアツプ時間を長時間保持することが困
難となり、また電源電圧の印加がなくなつた後、
コンデンサ３によるバツクアツプ中の充電電圧
V₁の下降時にリセツトパルスを出力することは
不要であるが、第２図に示すリセツト回路におい
ては充電電圧V₁の下降時にもリセツトパルスを
出力してしまう等の問題点があつた。

(ニ) 問題点を解決するための手段 本考案は前記問題点を解決するためになされた
ものであり、バツクアツプ手段によるバツクアツ
プ中における消費電流を極減することを目的と
し、電源のオフ時に、制御部を動作させるバツク
アツプ手段を具備した電子機器等のリセツト回路
において、電源ラインとアース間に直列接続した
分圧抵抗及び制御電極を前記電源ラインと接続し
た第１のトランジスタと、前記バツクアツプ手段
の電圧を検出する電圧検出素子を介してその制御
電極を前記分圧抵抗の分圧点に接続し、前記バツ
クアツプ手段の逆流を防止する逆流防止素子を介
してその一方の出力電極を前記電源ラインと接続
すると共に他方の出力電極を前記第１のトランジ
スタの一方の出力電極と接続した第２のトランジ
スタとを前記問題点解決のための手段とするもの
である。

(ホ) 作用 本考案のリセツト回路において、電源のオフ時
に制御部はバツクアツプ手段によりバツクアツプ
されて所定時間だけ記憶データをリセツトされる
ことなく動作し、また電源のオフにより第１のト
ランジスタがカツトオフされることから第２のト
ランジスタ及び電圧検出素子がオフし、かつ電源
ラインと第２のトランジスタの出力電極間に逆流
防止素子が設けられていることから、バツクアツ
プ手段の電流は分圧抵抗、電圧検出素子、第１及
び第２のトランジスタにて消費されることなく、
バツクアツプ手段の消費電流が極減される。

(ヘ) 実施例 本考案の詳細を図示の実施例により具体的に説
明する。

第１図は本考案のリセツト回路を示す回路図で
あり、その図番、回路構成及び回路動作を説明す
ると、３はバツクアツプ手段としてのコンデン
サ、６は電圧検出素子としての定電圧ダイオー
ド、１３は第１のトランジスタ１４のベース抵
抗、１５，１６は各々、第２のトランジスタ１７
のベース抵抗及び負荷抵抗、１８，１９は各々、
第１及び第２の逆流防止素子としてのダイオード
である。尚、第２図中の素子と同一素子には同一
図番が付してある。

ダイオード１９を介挿した電源ライン２を動作
端子１１ａと接続し、電源ライン２及びアース間
にコンデンサ３を接続する。このコンデンサ３に
対して並列に、電源ライン２及びアース間に分圧
抵抗４，５及び第１のトランジスタ１４を直列接
続し、定電圧ダイオード６を介して第２のトラン
ジスタ１７のベースを分圧抵抗４，５、第１のト
ランジスタ１４のコレクタ・エミツタ間電圧によ
る分圧点Ｂと接続すると共にベース抵抗１５を介
し市そのベースを第１のトランジスタ１４のコレ
クタと接続し、かつ第１のトランジスタ１４のコ
レクタを第２のトランジスタ１７のエミツタと接
続している。またベース抵抗１３を介して第１の
トランジスタ１４のベースを電源ライン２と接続
し、負荷抵抗１６及びダイオード１８を介して第
２のトランジスタ１７のコレクタを電源ライン２
と接続している。そしてＣ点をリセツト端子１１
ｂと接続し、接地端子１１ｃを接地している。

まず初期状態から電源端子１に電源電圧V_DDを
印加すると、ベース抵抗１３を介して第１のトラ
ンジスタ１４がオンし、コンデンサ３には電荷が
充電され、その充電電圧V₂が徐々に上昇するこ
とから分圧点Ｂの電位は除々に上昇する。分圧点
Ｂの電位が上昇し、定電圧ダイオード６のスレツ
シユホールド電圧未満の状態であるならば、定電
圧ダイオード６はオフであり、これより第２のト
ランジスタ１７もオフであり、第２のトランジス
タ１７のコレクタ側のＣ点の電位は電源電圧V_DD
から負荷抵抗１６による電圧降下を差し引いたハ
イレベルの電位となる。ただし、このハイレベル
の電位は充電電圧V₂の上昇に追随する。

充電電圧V₂が更に上昇し、分圧点Ｂの電位が
定電圧ダイオード６のスレツシユホールド電圧以
上の状態になつたならば、定電圧ダイオード６が
オンし、第２のトランジスタ１７がオンする。こ
れよりＣ点の電位は零電位、即ちローレベルとな
る。よつてリセツト端子１１ｂには、充電電圧
V₂の上昇に追随して立上がり、その後立下がる
正極性のパルスが供給され、かつ動作端子１１ａ
には電源電圧V_DDが供給され、制御部１２はリセ
ツトされた後に動作する。

次に前述の動作にて制御部１２の諸々のデータ
が記憶された状態で、電源端子１への電源電圧
V_DDの印加がなくなつた場合、コンデンサ３の充
電電圧V₂が動作端子１１ａに供給され、制御部
１２はバツクアツプされて動作する。

ここで電源端子１への電源電圧V_DDの印加がな
いことから第１のトランジスタ１４はカツトオフ
し、更に第２のトランジスタ１７のコレクタには
コンデンサ３の充電電流の逆流防止用としてのダ
イオード１８が、電源ライン２上にもコンデンサ
３の充電電流の逆流防止用としてのダイオード１
９が設けられているとから電流ループがカツトさ
れ、コンデンサ３の充電電圧V₂は分圧抵抗４，
５、定電圧ダイオード６、ベース抵抗１３、第１
のトランジスタ１４、ベース抵抗１５、負荷抵抗
１６及び第２のトランジスタ１７によつて消費さ
れることはなく、動作端子１１ａにのみ供給され
て所定時間だけ制御部１２を動作させる。

この充電電圧V₂は制御部１２を動作させなが
ら下降していくが、充電電圧V₂が更に下降し、
所定時間経つて零になると、制御部１２はリセツ
トされずに、オフする。この時は、制御部１２が
オフしてしまうことから、記憶データをリセツト
しても無意味であり、リセツトする必要はない。

次に前述の状態から電源が復帰し、電源端子１
に電源電圧V_DDが印加された場合、初期状態から
電源電圧V_DDの印加時と同様にベース抵抗１３を
介して第１のトランジスタ１４がオンし、コンデ
ンサ３には電荷が充電されて充電電圧V₂は上昇
し、分圧点Ｂの電圧が定電圧ダイオード６のスレ
ツシユホールド電圧未満の状態であれば、第２の
トランジスタ１７はオフであり、Ｃ点の電位はハ
イレベルとなる。充電電圧V₂が更に上昇し、分
圧点Ｂの電位が定電圧ダイオード６のスレツシユ
ホールド電圧以上の状態になつたならば、第２の
トランジスタ１７はオンし、Ｃの電位は零電位、
即ちローレベルとなる。よつてリセツト端子１１
ｂには充電電圧V₂に追随して立上がつた後に立
下がる正極性のパルスが供給され、かつ動作端子
１１ａには電源電圧V_DDが供給され、制御部１２
はリセツトされた後に正常に動作する。尚、充電
電圧V₂は制御部１２を動作させながら下降する
が、分圧点Ｂの電位が定電圧ダイオード６のスレ
ツシユホールド電圧以上である時に電源が復帰す
れば、制御部１２はリセツトされることなく電源
電圧V_DDにより動作する。

(ト) 考案の効果 本考案のリセツト回路によれば、バツクアツプ
手段によるバツクアツプ中にリセツト回路内で電
流を消費することなく制御部を動作させることか
ら、バツクアツプ時間を延長することが可能であ
り、バツクアツプ手段の充電電圧の下降時にリセ
ツトパルスを出力する無駄を省くことが可能等の
利点が得られる。

【図面の簡単な説明】

第１図は本考案のリセツト回路を示す回路図、
第２図は従来のリセツト回路を示す回路図であ
る。 主な図番の説明、２……電源ライン、３……コ
ンデンサ、４，５……分圧抵抗、６……定電圧ダ
イオード、１１ｂ……リセツト端子、１２……制
御部、１４……第１のトランジスタ、１７……第
２のトランジスタ、１８，１９……ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 電源のオフ時に、制御部を動作させるバツクア
   ツプ手段を具備した電子機器等のリセツト回路に
   おいて、電源ラインとアース間に、前記バツクア
   ツプ手段に対して並列に直列接続された分圧抵抗
   及び第１のトランジスタと、前記バツクアツプ手
   段の電圧を検出する電圧検出素子を介してその制
   御電極を前記分圧抵抗の分圧点に接続した第２の
   トランジスタと、前記電源ラインと前記第２のト
   ランジスタの一方の出力電極間に介挿され、前記
   バツクアツプ手段による電流の逆流を防止する第
   １の逆流防止素子、及び前記電源ライン上に設け
   られた第２の逆流防止素子とより成り、前記第１
   のトランジスタの制御電極を前記電源ラインと接
   続すると共に前記第１のトランジスタの一方の出
   力電極と前記第２のトランジスタの他方の出力電
   極を接続し、かつ前記第１の逆流防止素子を介し
   て前記第２のトランジスタの一方の出力電極と前
   記制御部のリセツト端子を接続し、前記電源のオ
   フ時における前記バツクアツプ手段の消費電流を
   極減したことを特徴とするリセツト回路。