JPS5937868Y2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPS5937868Y2 JPS5937868Y2 JP5185379U JP5185379U JPS5937868Y2 JP S5937868 Y2 JPS5937868 Y2 JP S5937868Y2 JP 5185379 U JP5185379 U JP 5185379U JP 5185379 U JP5185379 U JP 5185379U JP S5937868 Y2 JPS5937868 Y2 JP S5937868Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reset
- output
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は２つ以上の回路動作電圧を有する電子制御機器
で停電時のバッテリーバックアップ機能を有する場合の
リセット回路に関する。
で停電時のバッテリーバックアップ機能を有する場合の
リセット回路に関する。
集積回路を用いた電子制御回路は許容範囲外の電源電圧
が与えられると誤動作を起こす。
が与えられると誤動作を起こす。
電源電圧が高くなる場合は電圧レギュレータによりその
影響を除去できるが電源電圧が低くなった場合は回路を
初期値に再設定するリセット回路が必要である。
影響を除去できるが電源電圧が低くなった場合は回路を
初期値に再設定するリセット回路が必要である。
一般には電源オン時に、システムがリセットされ、初期
値より動作させるためにリセット回路を設けるがマイク
ロプロセッサ−を使用する機器等では電源オフ時にはバ
ッテリーに切りかえて、収集した情報をメモリから消去
せず、保持することが必要な場合がある。
値より動作させるためにリセット回路を設けるがマイク
ロプロセッサ−を使用する機器等では電源オフ時にはバ
ッテリーに切りかえて、収集した情報をメモリから消去
せず、保持することが必要な場合がある。
この際には電源がオフになる直前にリセットをかげ、メ
モリを書き込み不可能な状態にして電源が再び回復する
までリセット状態のままでいなげればならない。
モリを書き込み不可能な状態にして電源が再び回復する
までリセット状態のままでいなげればならない。
以下バッテリーバックアンプ回路のリセットについて述
べる。
べる。
第１図に従来使われてい′るＣ−ＭＯ８回路を比較器３
として用いたリセット回路を示す。
として用いたリセット回路を示す。
第１図において、まずツェナーダイオード５および抵抗
４により端子１００入力電圧から一定電圧を作り出す。
４により端子１００入力電圧から一定電圧を作り出す。
これは比較器３０入力電圧の上限をきめるためである。
比較器３は低電圧でも動作するＣ−ＭＯ８集積回路で負
荷回路１の未使用ゲート回路を使用する。
荷回路１の未使用ゲート回路を使用する。
Ｃ−ＭＯ８集積回路のしきい値は電源電圧の１／２なの
でレギュレータ２の出力電圧１１が一定であればこれを
比較器３の基準と考えることができる。
でレギュレータ２の出力電圧１１が一定であればこれを
比較器３の基準と考えることができる。
入力電圧１０が低くなってくると第２図に示すようにツ
ェナーダイオード５の電圧Ｖｘが下がり、Ｂ点にて大小
が反転する。
ェナーダイオード５の電圧Ｖｘが下がり、Ｂ点にて大小
が反転する。
すなわち、ここでリセット信号１２が発生し、負荷回路
をリセットする。
をリセットする。
しかし一般に使われているレギュレータ２（たとえばμ
ＰＣｌ４３シリーズ）入力電圧が低くなると第２図で示
すように、比較器３σ）しきい値ＶＴＨは再びＣ点にて
Ｖｘより小さくなりリセットは解除されてしまう。
ＰＣｌ４３シリーズ）入力電圧が低くなると第２図で示
すように、比較器３σ）しきい値ＶＴＨは再びＣ点にて
Ｖｘより小さくなりリセットは解除されてしまう。
これを防ぐには比較器３の電源を固定電圧で与えてＶＴ
Ｈが第２図Ａ、 Ｈのように劣化せず、一定な状態のま
まにしておくか、又は比較器３の電源を電圧レギュレー
タ２０入力電圧で与えＶｘを基準電圧として入力電圧の
変化をＶＴＲの変化として利用する方法が考えられる。
Ｈが第２図Ａ、 Ｈのように劣化せず、一定な状態のま
まにしておくか、又は比較器３の電源を電圧レギュレー
タ２０入力電圧で与えＶｘを基準電圧として入力電圧の
変化をＶＴＲの変化として利用する方法が考えられる。
しかしいずれにしても負荷回路１とは別に比較器３とし
て使用する回路素子が必要であり、負荷回路１の未使用
ゲート回路を使用するという意に反するものである。
て使用する回路素子が必要であり、負荷回路１の未使用
ゲート回路を使用するという意に反するものである。
本考案の目的は電圧レギュレータの入出力電圧特性およ
びＣ−ＭＯ８集積回路のスレショホールドレベル特性を
利用することにより上記欠点を解決したリセット回路を
提供するものである。
びＣ−ＭＯ８集積回路のスレショホールドレベル特性を
利用することにより上記欠点を解決したリセット回路を
提供するものである。
本考案は前述の欠点を除去したリセット回路を提供する
ことにある。
ことにある。
本考案は一般に使用されているレギュータたとえばμＰ
Ｃｌ４３０５およびμＰ１４３０８が第３図のような特
性ａ、 ｂをもっていることを利用し、２つのレギュ
レータを電圧検出回路として使用したものである。
Ｃｌ４３０５およびμＰ１４３０８が第３図のような特
性ａ、 ｂをもっていることを利用し、２つのレギュ
レータを電圧検出回路として使用したものである。
また、比較器としてＣ−ＭＯＳ集積回路のバッファ回路
（この回路σつ入力は第３図Ｃである。
（この回路σつ入力は第３図Ｃである。
）を使用する。よく知られているようにＣ−ＭＯ８集積
回路のスレツショホールドレベルは第３図ｄのごとく電
源電圧の１／２になるので前記レギュレータの出力を電
源電圧として与えてやれば比較器と電圧検出回路を共用
することができる。
回路のスレツショホールドレベルは第３図ｄのごとく電
源電圧の１／２になるので前記レギュレータの出力を電
源電圧として与えてやれば比較器と電圧検出回路を共用
することができる。
以上、本考案のリセット回路は２つのレギュレータから
なる電圧検出回路と、レギュレータの出力を電源とする
Ｃ −ＭＯＳ集積回路のバッファ回路の比較器とにより
構成される。
なる電圧検出回路と、レギュレータの出力を電源とする
Ｃ −ＭＯＳ集積回路のバッファ回路の比較器とにより
構成される。
次に本考案の実施例について図面を参照して説明する。
実施例を第４図に示す。第４図において、１０は電源電
圧であり、これがレギュレータ２０．２１に接続される
。
圧であり、これがレギュレータ２０．２１に接続される
。
２６はＣ−ＭＯＳ集積回路のバッファ回路であり、レギ
ュレータ２１の出力を電源として供給されている。
ュレータ２１の出力を電源として供給されている。
一方、Ｃ−ＭＯ８集積回路のバッファ回路２６０入力に
はレギュレータ２０の出力から抵抗２４゜２５で電圧を
分割し、第３図に示されるリセット開始電圧ＢにてＣ−
ＭＯ８集積回路のバッファ回路出力が反転するようにな
っている。
はレギュレータ２０の出力から抵抗２４゜２５で電圧を
分割し、第３図に示されるリセット開始電圧ＢにてＣ−
ＭＯ８集積回路のバッファ回路出力が反転するようにな
っている。
負荷回路１にはレギュレータ２０，２１の出力電圧を電
源として供給される。
源として供給される。
バッファ回路２６に付加されているコンデンサ２３は電
源ＯＮ時にリセット時間を確保するためでダイオード２
２は電源ＯＦＦ時にコンデンサ２３の蓄積電荷を放電す
るためのものである。
源ＯＮ時にリセット時間を確保するためでダイオード２
２は電源ＯＦＦ時にコンデンサ２３の蓄積電荷を放電す
るためのものである。
本実施例の場合は３端子レギユレータ２０の出力電圧が
許容値以下に降下した時にリセットが動作するリセット
回路になっている。
許容値以下に降下した時にリセットが動作するリセット
回路になっている。
第３図に示すように入力電圧が低下するとバッファ回路
２６のスレショホールドとバッファ回路２６０入力電圧
との大小が点Ｂの入力電圧で反転する。
２６のスレショホールドとバッファ回路２６０入力電圧
との大小が点Ｂの入力電圧で反転する。
すなわち、点Ｂの入力電圧の時にリセットが動作する。
さらに入力電圧が低くなっても従来のリセット回路のよ
うに再び反転してリセットが解除されることはない。
うに再び反転してリセットが解除されることはない。
入力電圧が定格電圧であってもレギュレータ２０の出力
は一部なのでバッファ回路２６の入力電圧を決める抵抗
２４．２５も大きな電流は流れないように単に電圧を分
圧することだげを考えて決定できる。
は一部なのでバッファ回路２６の入力電圧を決める抵抗
２４．２５も大きな電流は流れないように単に電圧を分
圧することだげを考えて決定できる。
以上説明したように本考案のリセット回路を用いること
により従来回路の欠点を解決できる他、リセット回路の
ための回路素子を特別に必要としない上に負荷回路の一
部を用いて構成することができ、しかも非常に少ない部
品点数で回路を構成できる等の特徴を有している。
により従来回路の欠点を解決できる他、リセット回路の
ための回路素子を特別に必要としない上に負荷回路の一
部を用いて構成することができ、しかも非常に少ない部
品点数で回路を構成できる等の特徴を有している。
第１図に従来のリセット回路、第２図は第１図の従来回
路の特性、第３図は本考案に係るレギュレータの入力電
圧−出力電圧特性、第４図は本考案の実施例を示す。 図において１は負荷回路、１０は電源電圧、２０．２１
はレギュレータ、２２はダイオード、２３はコンデンサ
、２４．２５は抵抗、２６はバッファ回路である。
路の特性、第３図は本考案に係るレギュレータの入力電
圧−出力電圧特性、第４図は本考案の実施例を示す。 図において１は負荷回路、１０は電源電圧、２０．２１
はレギュレータ、２２はダイオード、２３はコンデンサ
、２４．２５は抵抗、２６はバッファ回路である。
Claims (1)
- 電圧の変動に対しある一定の関係を有する電圧を出力す
る第１の検出回路と、前記電圧の変動に対し前記第１の
検出回路と異なった関係により電圧を出力する第２の検
出回路と、前記第１および第２の検出回路の出力電圧を
比較しリセット信号を出力する比較器とを含み、前記第
１および第２の検出回路として、入力電力が低くなると
出力電圧が垂下特性を示しある入力電圧で出力電圧がほ
ぼ零になるような入出力特性を有する電圧レギュレータ
を用いたことを特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185379U JPS5937868Y2 (ja) | 1979-04-18 | 1979-04-18 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185379U JPS5937868Y2 (ja) | 1979-04-18 | 1979-04-18 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55155331U JPS55155331U (ja) | 1980-11-08 |
| JPS5937868Y2 true JPS5937868Y2 (ja) | 1984-10-20 |
Family
ID=29288457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5185379U Expired JPS5937868Y2 (ja) | 1979-04-18 | 1979-04-18 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937868Y2 (ja) |
-
1979
- 1979-04-18 JP JP5185379U patent/JPS5937868Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55155331U (ja) | 1980-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| US5485111A (en) | Power on reset circuit with accurate detection at low voltages | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| US5894423A (en) | Data processing system having an auto-ranging low voltage detection circuit | |
| JP2001042960A (ja) | モニタ手段およびスタートアップ手段を有する基準電圧発生器 | |
| JPS61234118A (ja) | 波形整形回路 | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| JPS5937868Y2 (ja) | リセット回路 | |
| JPH04212786A (ja) | 半導体集積回路 | |
| JPH0519911A (ja) | 電源回路 | |
| EP0902294B1 (en) | A voltage monitoring circuit | |
| JPH0430720Y2 (ja) | ||
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPS61122766A (ja) | メモリバツクアツプ用電源監視回路 | |
| JPS5831090Y2 (ja) | 電圧検出回路 | |
| JPH0313784Y2 (ja) | ||
| JP4033197B2 (ja) | 電源バックアップ回路 | |
| JPS5897720A (ja) | 電源回路 | |
| JPS5930284A (ja) | チツプセレクト制御回路 | |
| JPS6049383B2 (ja) | 停電記憶機能付き電子カウンタ | |
| JPS58123119A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH0640112B2 (ja) | 電源電圧検出保持回路 | |
| JPS6352490B2 (ja) | ||
| JPS62103718A (ja) | 給電検出回路 |