JPS62103718A

JPS62103718A - 給電検出回路

Info

Publication number: JPS62103718A
Application number: JP24512885A
Authority: JP
Inventors: Tatsuo Yokoyama; 横山　辰男
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1985-10-30
Filing date: 1985-10-30
Publication date: 1987-05-14
Anticipated expiration: 2011-03-21
Also published as: JPH0827664B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は直流電源の給電検出回路、詳しくは直流電源
の定電圧出力の負荷への給電状態を検出する給電検出回
路に関する。

従来背景電子制御装置用の直流電源として、該制御装置の主回路
に比較的高圧の＋２４Ｖの一定電圧、その周辺のディジ
タルＩＣ（集積回路）等に低圧の＋５Ｖの一定電圧を供
給するようにしたものがある。

一般に、この種の直流電源の両出力電圧は印加される負
荷インピーダンスの容量成分に応してその立上り・立下
りが異なる。このため、当該直流電源をＯＮとし、電子
制御装置の主回路の演算処理回路に＋２４Ｖを印加して
所定の制御シーケンスを開始したとき、周辺のディジタ
ルＩＣに印加された低圧が所定の＋５■に立上っていな
い状態が生じ、当該制御装置が誤動作するという危険性
がある。

これに対し、従来、例えば第１図に１点鎖線で囲んで示
すような給電状態を表わす給電検出信号ＰＦを発生する
給電検出回路５が公知である。

＄１図において、商用交流電源１から電源スィッチ２、
整流器３およびシリーズレギュレータ４を介して出力端
子Ｔ３１に図示しない電子制御装置の主回路用の比較的
高圧の＋２４Ｖが、もう１つの出力端子Ｔ、２に図示し
ないディジタルＩＣ用の低圧の＋５Ｖが出力されるよう
になっている。

給電検出回路５は上記交流型ｖＸ１と接続したトランス
６、該トランス６の２次側出力端子と接続しｔこ整流器
７、電圧比較器８−１〜８−３およびキャパシタＣＣ）
と抵抗（Ｒ）とから成るＣＲ１路９から構成される。各
電圧比較器８−１〜８−３の一方の入力端子に上記直流
電源装置の低圧出力電圧が印加される一方、ＣＲ回路９
の時定数が上記低圧出力端子Ｔ３２に接続されるディジ
タルＩＣ等の負荷インピーダンスに見合わせて適宜に設
定される。この構成により、給電検出回路５の出力端子
Ｔ、には当該直流電源装置がＯＮとされた際、出力端子
Ｔ３２に規定レベル以上の約＋５■の電圧が出力されて
いることを示す給電検出信号ＰＦが出力されるようにな
っている。

ところで、上記従来形式の給電検出回路５によれば、所
定の低圧出力電圧（＋５Ｖ）が実質的に出力されている
期間、即ち当該低圧出力の立上りおよび立下り過渡期間
を除外した規定レベル以上の約＋５■が出力されている
期間を示す給電検出信号ＰＦが得られるが、この給電検
出回路５は構成が非常に複雑、大型でありかつ製作コス
トが高価であるという欠点があった。

また、上記給電検出信号ＰＦは高圧出力（＋２４■）に
関しては単に当該直流電源がＯＮ又はＯＦＦであるかを
示すのみであり、出力端子Ｔ　３１に規定レベル以上の
高圧出力が出力されているかどうかは不明であり、特に
負荷がマイクロプロセッサ等を含む電子制御装置である
場合、誤動作を発生する危険性が高く、不便であった。

解決しようとする課題この発明は上記問題点に鑑みてなされたもので、比較的
高圧および低圧の２種類の直流定電圧を負荷に印加する
直流電源の出力状態を検出するにあたり、分圧器および
第１電圧比較器を用いて高圧出力が所定レベル以上であ
るかどうかを示す２値化信号を得るとともに、第２電圧
比較器を用いて低圧出力が所定レベル以上であるかどう
かを示す２値化信号を得、第１および第２電圧比較器の
出力端子を接続することによりこれらの電圧比較器から
の出力をワイヤーＶ論理決定するようにして、当該直流
電源の両出力電圧が共に実質的に規定レベル以上である
ことを示す給電信号を発生するようにした簡単な構成、
小型かつ製作コストが安価である給電検出回路を提供す
ることを目的とする。

以下に、この発明を一実施例を示す添付図面とともに説
明する。

寒亀鮭第２図に、この発明の一実施例の給電検出回路１０を示
す。

なお、この給電検出回路１０の２つの入力端子Ｔ、とＴ
２には、それぞれ図示しない直流電源装置の比較的高圧
の出力（＋２４Ｖ）と該高圧出力を公知の図示しない３
端子レギユレータを介して得られた低圧出力（＋ＳＶ）
が印加される。

第２図において、１１は入力端子Ｔ、　　とアース間に
接続された分圧用可変抵抗器で、検出対象の高圧出力を
後述のｔｊｔ１１電圧比較器１２により比較判別を行な
うのに適当な電圧に分圧する。

１２は演算増幅器を用いて構成した第１電圧比較器であ
る。この第１電圧比較器１２の正入力端子は抵抗Ｒ１を
介して上記可変抵抗器１１と接続するとともに、当該比
較器１２の出力端子と抵抗Ｒ２を介して接続して正帰還
する一方、負入力端子は入力端子Ｔ１　とアース間に接
続された抵抗Ｒ１とツェナーダイオード１３との接続点
１４と接続し、いわゆるシュミット回路を構成している
。この構成により、正入力端子に人力される検出対象の
高圧出力がツェナーダイオード１３により定まる基準電
圧又は第１ＰＦ（停電）検出レベル以下のときは信号“
Ｈ”を出力する一方、該基準電圧を越えると反転信号“
Ｌ”を出力する。なお、第１電圧比較器１２の出力が切
り換わった直後に、抵抗Ｒ，およびＲ２で定まる当該シ
ュミットトリガレベルのヒステリシス幅の範囲内で変動
しようとも元の状態が保持される。例えば、今、検出高
圧出力が上記基準電圧を越えて出力が“Ｈ”から“Ｌ″
に切り換わり、その直後に該検出電圧が上記ヒステリシ
ス幅内で減少したとしても、当該電圧比較器１２の出力
は“Ｈ”に保持される。これに反対に“Ｌ”から“Ｈ″
に切り換わった場合、上述したと同様に検出信号の増大
分が上記ヒステリシス幅の範囲内の大きさであれば当該
電圧比較器１２の出力は“Ｈ”に保持される。このよう
にして、検出電圧の変動に基づく第１電圧比較器１２の
判別信号の振動、いわゆるチャタリング現象を有効に抑
制される。

１５はシステムリセットＩＣ（集積回路）を用いた第２
電圧比較器である。以下に、この第２電圧比較器１５を
リセン）ＩＣという。このリセノ）ＩＣ１５は第３図に
示すように、抵抗Ｒ９、定電圧ダイオード１７、トラン
ジスタ１８．１９から構成したちのである。このリセッ
）ＩＣ１５の入力端子１６に上記低圧出力（＋５Ｖ）の
検出電圧が入力され、該検出電圧が定電圧ダイオード１
７により定まる基準電圧又は第２ＰＦ（停電）検出レベ
ルを下まわるときはトランジスタ１８および１９がオフ
とされ、出力端子２０が“Ｈ″とされる一方、当該検出
電圧が上記基準電圧を越えるとトランジスタ１８及び１
つがオンとされ、出力端子２０が“Ｈ”に切り換わるよ
うになっている。

第１電圧比較器１２の出力端子とりセラ）ＩＣ１５の出
力端子２０とはリード線を介して接続され、この接続点
の出力端子Ｔ３は第１電圧比較器１２の出力とりセラ）
ＩＣ１５の出力とのワイヤー−オア論理回路を形成する
。この構成により出力端子Ｔ、には、第１電圧比較器１
２の出力とりセラ）ＩＣ１５の出力とのオア論理決定し
た結果が出力される。この出力端子Ｔ３の出力が“Ｈ”
であるときは、第１電圧比較器１２およびリセッ）ＩＣ
１５の出力がともに“Ｌ”、したがって上記高圧出力お
よび低圧出力が共に所定レベル（第１および第２ＰＦレ
ベル）以上であり、電圧＋２４■および＋５■がともに
実質的に各負荷に印加された状態にあることを示す。

２５は演算増幅器を用いた第３電圧比較器である。この
第３電圧比較器２５の正入力端子は当該給電検出回路１
０の低圧側入力端子Ｔ２とアース間に接続された抵抗Ｒ
７およびＲ８の接続点２６と接続する一方、負入力端子
は上記第１電圧比較器１２の出力端子と接続している。

この構成により、＠３電圧比較器２５の出力端子と接続
された当該給電検出回路１０の出力端子Ｔ３に、概略、
上記信号ＰＦを反転したＰＦ倍信号出力される。

次に、上記構成の給電検出回路１０の動作を第４図に出
力電圧波形図とともに説明する。

いま、図示しない直流電源がＯＮとされ、該直流電源か
らマイクロコンピュータ内蔵の電子制御装置（図示しな
い）の主回路に比較的高圧（＋２４■）の定電圧出力が
、該制御装置の容量性の高い周辺ディジタルＩＣに低圧
（＋５Ｖ）の定電圧出力が印加されるとする。この時点
をし。で示す。

なお、低圧出力は高圧出力を公知の図示しない３端子レ
ギユレータを介して出力されるようになっている。

上記直流電源の高圧出力、即も当該給電検出回路１０の
入力端子Ｔ１への印加電圧を第４図（ａ）に示す一方、
低圧出力、即ち当該給電検出回路１０の入力端子Ｔ２へ
の印加電圧を第４図（ｅ）に示す。

入力端子ＴＩから可変抵抗器１１および抵抗Ｒ１を介し
てｆ＊１電圧比較器１２の正入力端子に入力された高圧
出力を表わす検出信号が定電圧ダイオ−）’１３により
定められた所定の第１ＰＦ検出レベル（＋２４Ｖより若
干低く定められる）を越えると、この第１電圧比較器１
２の出力は反転増幅されて“Ｌ”信号を出力する。この
時点をＬｌ　で示す。

一方、時点ｔ１　において、リセッＮＣｌ３の入力端子
１６に印加された低圧出力を表わす検出信号は定電圧ダ
イオード１７により定められる所定の第２ＰＦ検出レベ
ル（＋５■より若干低く設定される）を下回っており、
よってリセットＩＣｌ３のトランジスタ１８および１９
はオフとされ、このリセッ）ＩＣ１５の出力は“Ｈ”と
される。

この様子を第４図（ｆ）に示す。

上記第１電圧比較器１２の出力端子とリセットＩＣｌ３
の出力端子とは結線され、ワイヤードオア論理回路を形
成している。上って、期Ｉ’ＪｌｔＯ〜Ｌ１において第
１電圧比較器１２の出力“Ｌ”とリセットＩＣＩ　５の
出力“Ｈ”とのワイヤード・オア論理決定の結果、当該
給電検出回路１０の出力は“Ｌ″とされる。

その後、上記低圧出力が第２ＰＦ検出レベルを越えると
、リセットＩＣＩ　５のトランジスタ１８および１９が
オンとされ、よってリセットＩＣｌ３の出力は“°Ｌ”
　とされる。この時点をし２とし、リセッ）ＩＣ１５の
出力の様子を第４図（ｆ）に示す。したがって、第１電
圧比較器１２の出力“Ｌ″とリセッ）ＩＣ１５の出力“
Ｌ”とのワイヤード・オア論理決定の結果、当該給電検
出回路１０の出力は“Ｈ”とされる。

その後、時点Ｌ３において、当該直流電源がＯＦＦとさ
れ、時点ｔ、において高圧出力が第１ＰＦ検出レベルを
下回り、よって第１電圧比較器１２の出力は“Ｈ″に切
り換えられる。この時点ｔ４において低圧出力は第２Ｐ
Ｆ検出レベル以上の状態であり、よってリセッ）ＩＣ１
５の出力は“Ｌ”とされる。したがって、第１電圧比較
器】２の出力“Ｈ″とリセットＩｃ１５の出力“Ｌ　１
１　とのワイヤード・オア論理決定の結果、当該給電検
出回路１０の出力は“Ｌ”に切り換わる（第４図（「）
参照）。

次いで、時点ｔ５において、低圧出力が第２ＰＦ検出レ
ベルを下回ると、リセッＨＣｌ５の出力が“Ｈ”に切り
換わり、上述したワイヤード論理決定の結果、当該給電
検出回路１０の出力は“Ｌ″とされる（第４図（ｆ）参
照）。

第４図（ａ）〜（ｆ）から明らかな上うに、当該給電検
出回路１０の出力の給電状態を示す給電検出信号ＰＦが
“Ｈ”とされる期間は、当該直流電源の高圧出力および
低圧出力がともに規定レベル以上とされ、負荷に適正な
給電が行なわれていることを表わす。

なお、給電検出回路１０の第３電圧比較器２５により、
概略、上記ＰＦ倍信号反転した給電出力状態を示す検出
信号ＰＦが得られ、この信号ＰＦを第４図（！１）に示
す。

上記給電検出信号ＰＦを、例えば電子制御装置の中央演
算処理回路のリセット、該装置のメモリ回路の保護又は
電源の停電状態の指示等に用いる一方、上記信号ＰＦを
、上記中央演算処理回路のリセット又は電池バックアッ
プ指令等に用いることにより、当該電子制御装置の誤動
作を有効に最小限に抑制することがで外る。

また、上記直流電源の低圧側負荷の容量成分が小さい、
いわゆる軽容量性負荷である場合における給電検出回路
１０の各構成部分における出力電圧波形を第５図（ａ）
〜（１１）に示す。この場合の給電検出回路１０の動作
は上述した重い容量性負荷である場合と同様に行なわれ
、その説明を省略する。

肱−來以上に説明したことから明らかなように、この発明によ
れば分圧器および第１電圧比較器により直流電源からの
比較的高圧の出力が規定レベル以上であるかどうかを判
別するとともに第２電圧比較器により低圧出力が規定レ
ベル以上であるかどうかを判別し、第１および第２電圧
比較器の出力をワイヤード論理決定して当該直流電源の
両出力か゛ともに適正に出力されている状態を検出する
ようにしたから、従来形式の給電検出回路におけるよう
に多くの電圧比較器、ＣＲ回路を要することなく構造が
非常に簡単かつ小型であり、製作コストが安価なものｔ
こすることが出来る。

なお、第１電圧比較器をシュミット回路とすることによ
り検出信号の変動に基づく検出結果のチャタリングを有
効に阻止して当該直流電源から負荷への適正な給電を確
実に行なうことができる。

【図面の簡単な説明】

第１図は従来の直流電源の給電検出回路図、第２図はこ
の発明に係る直流電源の給電検出回路図、第３図は第２
図の給電検出回路に適用できる第２電圧比較器のりセラ
）ＩＣの詳細な回路図、第４図および第５図はそれぞれ
重および軽容量性負荷に対する給電時における第２図の
給電検出回路の各構成部分の出力電圧波形図である。５・・・従来の給電検出回路、　　１０・・・本発明の
給電検出回路、　　１１・・・可変抵抗器、　　１２・
・・第１電圧比較器、　　１３・・・第１ＰＦ検出レベ
ル設定用ツエナーダイオード、　　１５・・・リセッ）
ＩＣ（第２電圧比較器）、　　１７・・・第２ＰＦ検出
レベル設定用ツエナードダイオード、Ｔ１・・・高圧入力端子、　Ｔ２・・・低圧入力端子、
Ｔ　１１１　Ｔｌ１２・・・給電検出信号出力端子。

Claims

【特許請求の範囲】

（１）比較的高圧の安定化電圧および低圧の安定化電圧
を出力する直流電源から負荷への給電状態を検出する給
電検出回路において、上記高圧出力を検出しかつ分圧する分圧器、上記分圧器
から高圧出力を表わす検出電圧を受け、該検出電圧が予
め定められた第１基準レベルを越えたかどうかを判別す
る第１電圧比較器、及び上記低圧出力を検出し、該検出電圧が予め定められた第
２基準レベルを越えたかどうかを判別する第２電圧比較
器を備え、上記第１および第２電圧比較器の両出力端子を接続して
両出力のワイヤード論理決定信号を給電検出信号として
出力するようにしたことを特徴とする給電検出回路。
（２）第１電圧比較器をシュミットトリガー回路を用い
て形成した特許請求の範囲第１項に記載の給電検出回路
。