JPH02694Y2 - - Google Patents
Info
- Publication number
- JPH02694Y2 JPH02694Y2 JP16667780U JP16667780U JPH02694Y2 JP H02694 Y2 JPH02694 Y2 JP H02694Y2 JP 16667780 U JP16667780 U JP 16667780U JP 16667780 U JP16667780 U JP 16667780U JP H02694 Y2 JPH02694 Y2 JP H02694Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- diode
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 21
- 238000005513 bias potential Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は電源電圧が定常状態より低下したこと
を検出する電圧降下検出回路に関するものであ
る。
を検出する電圧降下検出回路に関するものであ
る。
近年、電子技術の急速な発達に伴なつて、種々
装置が電子化されるとともに、取り扱う信号も極
めて高精度化される微小信号となつている。この
場合、かかる微小信号を取り扱う回路は、能動素
子によつて構成されているために、これら素子に
電源を供給しなければならない。しかしながら、
このような高性能回路においても、電源回路の変
動は致命的な誤動作の原因となる。特に回路中に
コンデンサを用いた時定数回路および電源回路を
分圧して基準電圧を得る回路が存在する場合には
電源電圧が変動すると回路の直流バランスがくず
れるために誤動作および出力信号に歪が発生した
り、音響システムに用いた場合には雑音の発生と
なつてしまう。例えば第１図に示すような入力信
号比較回路においては、入力端INに供給される
信号をカツプリングコンデンサC1を介して交流
分のみを取り込む。そして、このコンデンサC1
を介して取り込まれた交流信号は、ダイオード
D1D2において半波整流され、この整流出力はコ
ンデンサC2、抵抗R1とによつて構成される平滑
回路において平滑された後にコンパレータCON
の正極入力端に供給される。一方、コンパレータ
CONの負極入力端には、電源Vccを抵抗R2，R3
によつて分圧した基準電圧Vrが供給されている。
従つて、コンパレータCONは入力端INに供給さ
れる信号の平滑分と基準電圧Vrの比較を行なつ
て、基準電圧Vrより大きな信号が入力された場
合は“Ｈ”出力を送出し、また基準電圧Vrより
小さな信号が入力された場合には“Ｌ”出力を送
出している。
装置が電子化されるとともに、取り扱う信号も極
めて高精度化される微小信号となつている。この
場合、かかる微小信号を取り扱う回路は、能動素
子によつて構成されているために、これら素子に
電源を供給しなければならない。しかしながら、
このような高性能回路においても、電源回路の変
動は致命的な誤動作の原因となる。特に回路中に
コンデンサを用いた時定数回路および電源回路を
分圧して基準電圧を得る回路が存在する場合には
電源電圧が変動すると回路の直流バランスがくず
れるために誤動作および出力信号に歪が発生した
り、音響システムに用いた場合には雑音の発生と
なつてしまう。例えば第１図に示すような入力信
号比較回路においては、入力端INに供給される
信号をカツプリングコンデンサC1を介して交流
分のみを取り込む。そして、このコンデンサC1
を介して取り込まれた交流信号は、ダイオード
D1D2において半波整流され、この整流出力はコ
ンデンサC2、抵抗R1とによつて構成される平滑
回路において平滑された後にコンパレータCON
の正極入力端に供給される。一方、コンパレータ
CONの負極入力端には、電源Vccを抵抗R2，R3
によつて分圧した基準電圧Vrが供給されている。
従つて、コンパレータCONは入力端INに供給さ
れる信号の平滑分と基準電圧Vrの比較を行なつ
て、基準電圧Vrより大きな信号が入力された場
合は“Ｈ”出力を送出し、また基準電圧Vrより
小さな信号が入力された場合には“Ｌ”出力を送
出している。
このように構成された入力信号比較回路におい
て、コンパレータCONの正極入力が負極入力に
供給されている基準電圧Vrより若干小さな状態
である場合に、何かの原因によつて電源電圧Vcc
が低下すると、この電源電圧Vccを分圧して得て
いる基準電圧Vrも低下してしまう。この場合入
力信号系にはコンデンサC2を用いた平滑回路が
用いられているために、入力信号は急激に低下す
ることはなく、従つて電源電圧Vccの低下に伴な
う基準電圧Vrの低下によつてコンパレータCON
の入力条件が入力信号＜Vrから入力信号＞Vrに
変化し、この結果コンパレータCONの出力が
“Ｌ”から“Ｈ”に反転して誤動作出力を送出し
てしまうことになる。
て、コンパレータCONの正極入力が負極入力に
供給されている基準電圧Vrより若干小さな状態
である場合に、何かの原因によつて電源電圧Vcc
が低下すると、この電源電圧Vccを分圧して得て
いる基準電圧Vrも低下してしまう。この場合入
力信号系にはコンデンサC2を用いた平滑回路が
用いられているために、入力信号は急激に低下す
ることはなく、従つて電源電圧Vccの低下に伴な
う基準電圧Vrの低下によつてコンパレータCON
の入力条件が入力信号＜Vrから入力信号＞Vrに
変化し、この結果コンパレータCONの出力が
“Ｌ”から“Ｈ”に反転して誤動作出力を送出し
てしまうことになる。
このような電圧降下に伴なう回路の誤動作また
は雑音の発生は、高性能回路あるいは音響回路の
致命的な欠陥となる場合が多く、これら電源降下
を検知する回路、あるいは予防回路が種々提案さ
れている。
は雑音の発生は、高性能回路あるいは音響回路の
致命的な欠陥となる場合が多く、これら電源降下
を検知する回路、あるいは予防回路が種々提案さ
れている。
しかしながら、従来の電圧降下検出回路あるい
は予防回路は、回路が極めて複雑になる関係上、
部品数が極めて多くなつてコストの上昇およびス
ペースの点で不利を招くばかりでなく、回路の複
雑化および部品数の増大に伴なつて信頼性が低下
する等の問題を有している。
は予防回路は、回路が極めて複雑になる関係上、
部品数が極めて多くなつてコストの上昇およびス
ペースの点で不利を招くばかりでなく、回路の複
雑化および部品数の増大に伴なつて信頼性が低下
する等の問題を有している。
ここで、電源電圧の変動モードを考えて見ると
電源の投入時における上昇モードと、電源投入中
において電源電圧が定常電圧に対して上下に変動
する変動モードおよび電源の断時に電源が低下す
る下降モードに分けられる。この場合、電源の投
入時等における上昇モードに対しては、積分型の
時定数回路、リセツト回路およびミユート回路が
用いられて効果を上げている。これに対して電源
断時における下降モードにおける電圧変化は特殊
な能様を有している。つまり、電源ラインのイン
ピーダンスを下げる目的で比較的大きな値を有す
るコンデンサおよびデ・カツプリング回路のよう
な積分時定数回路等が電源ラインとアース間に接
続されている関係上、電源スイツチの断時におけ
る電源電圧の立下がりは電源投入時における立上
がりに比較して極めてゆつくりした変化となり、
かかる電圧降下を確実に検出することは極めて困
難である。
電源の投入時における上昇モードと、電源投入中
において電源電圧が定常電圧に対して上下に変動
する変動モードおよび電源の断時に電源が低下す
る下降モードに分けられる。この場合、電源の投
入時等における上昇モードに対しては、積分型の
時定数回路、リセツト回路およびミユート回路が
用いられて効果を上げている。これに対して電源
断時における下降モードにおける電圧変化は特殊
な能様を有している。つまり、電源ラインのイン
ピーダンスを下げる目的で比較的大きな値を有す
るコンデンサおよびデ・カツプリング回路のよう
な積分時定数回路等が電源ラインとアース間に接
続されている関係上、電源スイツチの断時におけ
る電源電圧の立下がりは電源投入時における立上
がりに比較して極めてゆつくりした変化となり、
かかる電圧降下を確実に検出することは極めて困
難である。
従つて、本考案による目的は、簡単な回路構成
でありながらゆるやかに降下する電圧変化を確実
に検出することが出来る電圧降下検出回路を提供
することである。以下、図面を用いて本考案によ
る電圧降下検出回路を詳細に説明する。
でありながらゆるやかに降下する電圧変化を確実
に検出することが出来る電圧降下検出回路を提供
することである。以下、図面を用いて本考案によ
る電圧降下検出回路を詳細に説明する。
第２図は本考案による電圧降下検出回路の基本
的な機能を示すブロツク図であつて、MCは入力
端INに供給される入力信号の定常状態における
電圧を記憶する電圧記憶回路、CONはコンパレ
ータであつて、電圧記憶回路MCの出力と入力端
子INに供給される入力信号の電圧とを比較し、
入力電圧が電圧記憶回路MCから供給される定常
状態の電圧よりも低下した場合に検出出力を送出
するように構成されている。
的な機能を示すブロツク図であつて、MCは入力
端INに供給される入力信号の定常状態における
電圧を記憶する電圧記憶回路、CONはコンパレ
ータであつて、電圧記憶回路MCの出力と入力端
子INに供給される入力信号の電圧とを比較し、
入力電圧が電圧記憶回路MCから供給される定常
状態の電圧よりも低下した場合に検出出力を送出
するように構成されている。
このように構成された回路において、入力端子
INに入力信号が供給されると、この入力信号は
電圧記憶回路MCに供給されて定常時の電圧が記
憶される。そして、この電圧記憶回路MCに記憶
された定常時の電圧出力はコンパレータCOMの
一方の入力端に供給されている。一方、コンパレ
ータCONの他方の入力端は入力端INに直流的に
結合されていて該比較回路CONは両入力の差を
常時監視しており、電圧記憶回路MCの出力電圧
に対して入力信号電圧が低下した場合のみ作動し
て電源電圧の降下検知出力を送出する。この場
合、電圧記憶回路MCはその記憶エネルギーが入
力端INに逆流するのが防止されているとともに
コンパレータCONに駆動エネルギーを与えてお
り、従つて、電源が急変しても何ら影響を受けな
いようになつている。
INに入力信号が供給されると、この入力信号は
電圧記憶回路MCに供給されて定常時の電圧が記
憶される。そして、この電圧記憶回路MCに記憶
された定常時の電圧出力はコンパレータCOMの
一方の入力端に供給されている。一方、コンパレ
ータCONの他方の入力端は入力端INに直流的に
結合されていて該比較回路CONは両入力の差を
常時監視しており、電圧記憶回路MCの出力電圧
に対して入力信号電圧が低下した場合のみ作動し
て電源電圧の降下検知出力を送出する。この場
合、電圧記憶回路MCはその記憶エネルギーが入
力端INに逆流するのが防止されているとともに
コンパレータCONに駆動エネルギーを与えてお
り、従つて、電源が急変しても何ら影響を受けな
いようになつている。
第３図は本考案による電圧降下検出回路の一実
施例を示す回路図であつて、入力端子INとアー
ス間には抵抗R4、ダイオードD3およびコンデン
サC3が順次直列接続されており、ダイオードD3
とコンデンサC3が電圧記憶回路を構成している。
そして、ダイオードD3のカソードと出力端OUT1
との間には、ダイオードD3の逆バイアス時にお
ける両端電位をベース入力とするトランジスタ
Q1が出力端OUT1がコレクタとなるように接続さ
れている。また、出力端OUT2とトランジスタQ1
のエミツタとの間には出力端OUT2側がアノード
となるようにダイオードD4が接続されている。
施例を示す回路図であつて、入力端子INとアー
ス間には抵抗R4、ダイオードD3およびコンデン
サC3が順次直列接続されており、ダイオードD3
とコンデンサC3が電圧記憶回路を構成している。
そして、ダイオードD3のカソードと出力端OUT1
との間には、ダイオードD3の逆バイアス時にお
ける両端電位をベース入力とするトランジスタ
Q1が出力端OUT1がコレクタとなるように接続さ
れている。また、出力端OUT2とトランジスタQ1
のエミツタとの間には出力端OUT2側がアノード
となるようにダイオードD4が接続されている。
このように構成された回路において、入力端
INに電源Vccが供給されると、コンデンサC3は
抵抗R4およびダイオードD3を介して充電される。
ここで、ダイオードD3には順方向時における電
圧降下電圧VF1が生ずるために、コンデンサC3は
Vcc−VF1になるまで充電される。この場合、ダ
イオードD3に生ずる順方向電下降下VF1は、アノ
ード側が正極性となる電圧であるために、トラン
ジスタQ1は逆バイアスされて遮断状態となつて
いる。また、ダイオードD4も逆バイアスとなつ
ている。従つて、出力端OUT1，OUT2からは電
圧降下の検出出力は送出されない。ここで、ダイ
オードD4が遮断状態となるのは、アノード電位
がカソード電位よりも順方向電圧降下VF2（ダイ
オードD4）だけ高くならない範囲であり、ダイ
オードD3，D4を同種のダイオードとすれば、VF1
＝VF2とすることが出来、（Vcc−VF1）＋VF2≒
Vccとなる。従つてダイオードD4はそのアノード
の電位をほぼVccとしても遮断状態を維持するこ
とになる。従つて出力端OUT2には電源Vccより
電位が加わらなければ良い事から、電源Vccを使
用する回路を負荷として直流接続することが出来
る。一方、コンデンサC3は電源Vccが低下した場
合にはダイオードD3が逆極性であるために放電
が行なえなくなり、これによつて電源Vccに対応
したVcc−VF1の電圧が記憶された事になる。そ
してこのように電源Vccが低下しても、コンデン
サC3の両端電位が変化しないことから、ダイオ
ードD3のカソードはVcc−VF1に維持される。し
かし、ダイオードD3のアノードは抵抗R4を介し
て電源Vccに直流結合されているため、電源電圧
が降下すればその分の電圧が降下し、電源電圧が
コンデンサC3の記憶値であるVcc−VF1よりも低
下すると逆バイアスされる。そして、このダイオ
ードD2の逆バイアス値はトランジスタQ1に対し
て順バイアスとなり、この逆バイアス電圧がトラ
ンジスタQ1のVBE（トランジスタQ1がオンとなる
ベース・エミツタ間電圧）を越えるまで電源電圧
Vccが低下すると、トランジスタQ1はオンとなつ
てコンデンサC3の電荷を出力端OUT1を介して負
荷に放電する。従つて、この出力端OUT1に流れ
る電流によつて電源電圧の降下時における外部回
路の制御が行なえる。一方、コンデンサC3はそ
の放電に伴なつて両端電位が急速に低下する。こ
の結果、負荷を介して電源Vccが印加されている
出力端OUT2に接続されているダイオードD4は、
トランジスタQ1の導通時から多少遅れた時点に
おいて導通する。この結果、電源Vcc−ダイオー
ドD4−トランジスタQ1−出力端OUT1−負荷−
アースの経路を介して電流が流れ、出力端OUT2
に接続されている外部回路の制御が行なわれる。
ここで、ダイオードD3，D4およびトランジスタ
Q1としてシリコンを素材としたものを用いた場
合には、VF1およびVBEが約0.6〜0.7Vとされてい
るが、これらの値は該素子が完全に導通するため
の値であつて、実際には0.3〜0.4V程度である比
較的小さな内部抵抗を持つて導通している。
INに電源Vccが供給されると、コンデンサC3は
抵抗R4およびダイオードD3を介して充電される。
ここで、ダイオードD3には順方向時における電
圧降下電圧VF1が生ずるために、コンデンサC3は
Vcc−VF1になるまで充電される。この場合、ダ
イオードD3に生ずる順方向電下降下VF1は、アノ
ード側が正極性となる電圧であるために、トラン
ジスタQ1は逆バイアスされて遮断状態となつて
いる。また、ダイオードD4も逆バイアスとなつ
ている。従つて、出力端OUT1，OUT2からは電
圧降下の検出出力は送出されない。ここで、ダイ
オードD4が遮断状態となるのは、アノード電位
がカソード電位よりも順方向電圧降下VF2（ダイ
オードD4）だけ高くならない範囲であり、ダイ
オードD3，D4を同種のダイオードとすれば、VF1
＝VF2とすることが出来、（Vcc−VF1）＋VF2≒
Vccとなる。従つてダイオードD4はそのアノード
の電位をほぼVccとしても遮断状態を維持するこ
とになる。従つて出力端OUT2には電源Vccより
電位が加わらなければ良い事から、電源Vccを使
用する回路を負荷として直流接続することが出来
る。一方、コンデンサC3は電源Vccが低下した場
合にはダイオードD3が逆極性であるために放電
が行なえなくなり、これによつて電源Vccに対応
したVcc−VF1の電圧が記憶された事になる。そ
してこのように電源Vccが低下しても、コンデン
サC3の両端電位が変化しないことから、ダイオ
ードD3のカソードはVcc−VF1に維持される。し
かし、ダイオードD3のアノードは抵抗R4を介し
て電源Vccに直流結合されているため、電源電圧
が降下すればその分の電圧が降下し、電源電圧が
コンデンサC3の記憶値であるVcc−VF1よりも低
下すると逆バイアスされる。そして、このダイオ
ードD2の逆バイアス値はトランジスタQ1に対し
て順バイアスとなり、この逆バイアス電圧がトラ
ンジスタQ1のVBE（トランジスタQ1がオンとなる
ベース・エミツタ間電圧）を越えるまで電源電圧
Vccが低下すると、トランジスタQ1はオンとなつ
てコンデンサC3の電荷を出力端OUT1を介して負
荷に放電する。従つて、この出力端OUT1に流れ
る電流によつて電源電圧の降下時における外部回
路の制御が行なえる。一方、コンデンサC3はそ
の放電に伴なつて両端電位が急速に低下する。こ
の結果、負荷を介して電源Vccが印加されている
出力端OUT2に接続されているダイオードD4は、
トランジスタQ1の導通時から多少遅れた時点に
おいて導通する。この結果、電源Vcc−ダイオー
ドD4−トランジスタQ1−出力端OUT1−負荷−
アースの経路を介して電流が流れ、出力端OUT2
に接続されている外部回路の制御が行なわれる。
ここで、ダイオードD3，D4およびトランジスタ
Q1としてシリコンを素材としたものを用いた場
合には、VF1およびVBEが約0.6〜0.7Vとされてい
るが、これらの値は該素子が完全に導通するため
の値であつて、実際には0.3〜0.4V程度である比
較的小さな内部抵抗を持つて導通している。
従つて、実際には電源電圧が定常時よりも約
1V降下すると電圧降下が検出されることになる。
この約1Vと言う値が大きな場合には、ダイオー
ドおよびトランジスタとしてより順方向電圧降下
の低いゲルマニウムを素材とするものを用いれば
良い。ただし、あまり検出感度を高めると、電源
に乗つて来るわずかなノイズによつて電圧降下の
検出信号を逆出するため、適当なノイズマージン
を得る必要がある。
1V降下すると電圧降下が検出されることになる。
この約1Vと言う値が大きな場合には、ダイオー
ドおよびトランジスタとしてより順方向電圧降下
の低いゲルマニウムを素材とするものを用いれば
良い。ただし、あまり検出感度を高めると、電源
に乗つて来るわずかなノイズによつて電圧降下の
検出信号を逆出するため、適当なノイズマージン
を得る必要がある。
第４図は上述したノイズマージンの拡大を積極
的に行なつたものであつて、トランジスタQ1の
ベースにツエナー電圧VZのツエナーダイオード
ZDを介在させたものである。
的に行なつたものであつて、トランジスタQ1の
ベースにツエナー電圧VZのツエナーダイオード
ZDを介在させたものである。
このように構成した回路においては、トランジ
スタQ1が（Vcc−VF1−VBE−VZ）よりも降下し
た時にのみ電圧降下の検出が行なわれることにな
り、ツエナーダイオードZDのツエナー電圧VZの
分だけノイズマージンが拡大される。
スタQ1が（Vcc−VF1−VBE−VZ）よりも降下し
た時にのみ電圧降下の検出が行なわれることにな
り、ツエナーダイオードZDのツエナー電圧VZの
分だけノイズマージンが拡大される。
第５図は本考案による電圧降下検出回路を電圧
降下ミユート回路に適用した場合の実施例を示し
第３図と同一部分は同記号を用いてその詳細説明
を省略してある。同図においてR5は音声信号ラ
インＫに直列接続された制限用の抵抗、Q2は抵
抗R5の出力側とアース間に接続されたトランジ
スタであつて、トランジスタQ1の出力を抵抗R6
を介してベース入力としている。
降下ミユート回路に適用した場合の実施例を示し
第３図と同一部分は同記号を用いてその詳細説明
を省略してある。同図においてR5は音声信号ラ
インＫに直列接続された制限用の抵抗、Q2は抵
抗R5の出力側とアース間に接続されたトランジ
スタであつて、トランジスタQ1の出力を抵抗R6
を介してベース入力としている。
このように構成された回路において、電源Vcc
が降下すると上述したようにダイオードD3が逆
バイアスされてその両端に電位差が生ずる。そし
て、この電位差がトランジスタQ1のVBE以上に達
すると電源電圧Vccが降下したと判別してトラン
ジスタQ1が導通する。そして、このトランジス
タQ1が導通するとその出力によつてトランジス
タQ2も導通する。この結果、音声信号ラインＫ
に設けられている抵抗R5の出力はすべてトラン
ジスタQ1を介してアースに落されることになり、
これによつて電源電圧の降下時におけるミユート
制御が行なえる。
が降下すると上述したようにダイオードD3が逆
バイアスされてその両端に電位差が生ずる。そし
て、この電位差がトランジスタQ1のVBE以上に達
すると電源電圧Vccが降下したと判別してトラン
ジスタQ1が導通する。そして、このトランジス
タQ1が導通するとその出力によつてトランジス
タQ2も導通する。この結果、音声信号ラインＫ
に設けられている抵抗R5の出力はすべてトラン
ジスタQ1を介してアースに落されることになり、
これによつて電源電圧の降下時におけるミユート
制御が行なえる。
第６図は本考案による電圧降下検出回路を電圧
降下リセツト回路に適用した場合の実施例を示し
第３図と同一部分は同記号を用いてその詳細説明
を省略してある。同図においてR7，R8は電源
Vccを分圧する分圧用の抵抗、C4は分圧電圧を平
滑するコンデンサ、CONは正極入力端に図示し
ない回路から供給される被比較信号を入力とする
コンパレータであつて、その負極入力端には抵抗
R7，R8によつて電源Vccを分圧した分圧電圧を
コンデンサC4によつて平滑した基準値Vrが入力
されている。
降下リセツト回路に適用した場合の実施例を示し
第３図と同一部分は同記号を用いてその詳細説明
を省略してある。同図においてR7，R8は電源
Vccを分圧する分圧用の抵抗、C4は分圧電圧を平
滑するコンデンサ、CONは正極入力端に図示し
ない回路から供給される被比較信号を入力とする
コンパレータであつて、その負極入力端には抵抗
R7，R8によつて電源Vccを分圧した分圧電圧を
コンデンサC4によつて平滑した基準値Vrが入力
されている。
このように構成された回路において、電源Vcc
が前述した場合と同様に、トランジスタQ1のVBE
よりも低下すると、トランジスタQ1が導通して
コンデンサC3の電荷を放電する。そしてコンデ
ンサC2の両端電位、つまりダイオードD4に逆バ
イアスとして加わる電圧が低下すると、ダイオー
ドD4が導通してコンデンサC4の電荷をダイオー
ドD4−トランジスタQ1−アースの経路で放電す
る。この結果、コンデンサC4の放電に伴なつて
コンパレータCONの負極に供給される基準電圧
Vrが急激に低下されて回路がリセツトされる。
が前述した場合と同様に、トランジスタQ1のVBE
よりも低下すると、トランジスタQ1が導通して
コンデンサC3の電荷を放電する。そしてコンデ
ンサC2の両端電位、つまりダイオードD4に逆バ
イアスとして加わる電圧が低下すると、ダイオー
ドD4が導通してコンデンサC4の電荷をダイオー
ドD4−トランジスタQ1−アースの経路で放電す
る。この結果、コンデンサC4の放電に伴なつて
コンパレータCONの負極に供給される基準電圧
Vrが急激に低下されて回路がリセツトされる。
なお、上述した実施例においては、ダイオード
D3の逆バイアス電圧によつてオンとなる素子と
してトランジスタを用いたが、シリコン制御整流
素子等を用いても良いことは言うまでもない。
D3の逆バイアス電圧によつてオンとなる素子と
してトランジスタを用いたが、シリコン制御整流
素子等を用いても良いことは言うまでもない。
以上説明したように、本考案による電圧降下検
出回路は、入力信号の定常状態における電圧を記
憶しかつ電圧が低下した場合においても記憶値が
変化しない電圧記憶回路を設け、この電圧記憶回
路の記憶電圧値と入力電圧値の差が所定値以上に
達した時のみ作動するスイツチング素子によつて
電圧降下の検出出力を得るように構成したもので
あるために、極めて簡単な構成でありながら電圧
の降下を確実に検出することが出来る優れた効果
を有する。
出回路は、入力信号の定常状態における電圧を記
憶しかつ電圧が低下した場合においても記憶値が
変化しない電圧記憶回路を設け、この電圧記憶回
路の記憶電圧値と入力電圧値の差が所定値以上に
達した時のみ作動するスイツチング素子によつて
電圧降下の検出出力を得るように構成したもので
あるために、極めて簡単な構成でありながら電圧
の降下を確実に検出することが出来る優れた効果
を有する。
第１図は従来の入力比較回路を示す回路図、第
２図は本考案による電圧降下検出回路の基本構成
を示すブロツク図、第３図は本考案による電圧降
下検出回路の一実施例を示す回路図、第４図は本
考案による電圧降下検出回路の他の実施例を示す
回路図、第５図、第６図は本考案による電圧降下
検出回路を適用した電圧降下ミユート回路および
電圧降下リセツト回路の一例を示す回路図であ
る。 MC……電圧記憶回路、CON……コンパレー
タ、D3，D4……ダイオード、C3，C4……コンデ
ンサ、Q1，Q2……トランジスタ、ZD……ツエナ
ーダイオード、R3〜R8……抵抗。
２図は本考案による電圧降下検出回路の基本構成
を示すブロツク図、第３図は本考案による電圧降
下検出回路の一実施例を示す回路図、第４図は本
考案による電圧降下検出回路の他の実施例を示す
回路図、第５図、第６図は本考案による電圧降下
検出回路を適用した電圧降下ミユート回路および
電圧降下リセツト回路の一例を示す回路図であ
る。 MC……電圧記憶回路、CON……コンパレー
タ、D3，D4……ダイオード、C3，C4……コンデ
ンサ、Q1，Q2……トランジスタ、ZD……ツエナ
ーダイオード、R3〜R8……抵抗。
Claims (1)
- 被監視電圧信号を順方向のダイオードを介して
入力することにより被監視電圧信号の定常状態の
電圧値を記憶するコンデンサと、被監視電圧信号
の電圧降下に伴なう前記ダイオードの逆バイアス
両端電位を制御入力とするスイツチング素子とを
備え、該スイツチング素子の導通出力を電圧降下
の検出出力とすることを特徴とする電圧降下検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16667780U JPH02694Y2 (ja) | 1980-11-20 | 1980-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16667780U JPH02694Y2 (ja) | 1980-11-20 | 1980-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5788079U JPS5788079U (ja) | 1982-05-31 |
| JPH02694Y2 true JPH02694Y2 (ja) | 1990-01-09 |
Family
ID=29525319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16667780U Expired JPH02694Y2 (ja) | 1980-11-20 | 1980-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02694Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972876B2 (ja) * | 2005-05-09 | 2012-07-11 | 船井電機株式会社 | パネル表示型テレビジョンおよび駆動制御装置 |
-
1980
- 1980-11-20 JP JP16667780U patent/JPH02694Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5788079U (ja) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02694Y2 (ja) | ||
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| JPH0522853A (ja) | 突入電流防止回路 | |
| EP1450461A2 (en) | Power supply detection circuit | |
| JPH0213536B2 (ja) | ||
| JPH0431613Y2 (ja) | ||
| JPH0312031Y2 (ja) | ||
| JPH086674A (ja) | 電源検出回路 | |
| JPH0311745Y2 (ja) | ||
| JPS609857Y2 (ja) | 電源装置 | |
| JPS6122477Y2 (ja) | ||
| JPS6356564B2 (ja) | ||
| KR940002333Y1 (ko) | 전원제어 회로 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JP2572194Y2 (ja) | 電源回路 | |
| JPH1020948A (ja) | リダンダント型安定化電源装置 | |
| JPH0717241Y2 (ja) | バッテリーのバックアップ回路 | |
| JP2656850B2 (ja) | 交流信号監視回路 | |
| JPH0441371Y2 (ja) | ||
| JPH044833B2 (ja) | ||
| JPH0314954Y2 (ja) | ||
| JPS62103718A (ja) | 給電検出回路 | |
| JPH0311171B2 (ja) | ||
| JPS60261206A (ja) | ミユ−テイング回路 | |
| JPH01202158A (ja) | 過電流検出回路 |