JPS6122477Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は二線式電子スイツチの改良に関する。

二線式電子スイツチは、容量型や誘導型のセン
サー等を含むオシレータと、このオシレータによ
つて制御されるスイツチング素子と、更に上記オ
シレータに電圧を供給するための電圧供給回路と
を主要な構成としている。

この場合において上記電圧供給回路は、オシレ
ータの作動状態を維持するためスイツチングの有
無にかかわり無く一定の電圧を発生できる様に構
成されねばならないと共に、当該回路自体による
電圧降下や電力損失を出来るだけ防止しなければ
ならない。

この様な見地から従来多く試みられ、実用に供
されているスイツチ回路につきその概略を先ず説
明する。

先ず第一のスイツチ回路は、スイツチング素子
としてサイリスタを用い、電圧供給回路はこのサ
イリスタに並列に接続された高抵抗および上記サ
イリスタに直列に接続されたツエナーダイオード
で構成される。

この回路図を示すと第１図の様になる。同図に
おいて１はサイリスタ、２は高抵抗、３はツエナ
ーダイオードである。尚、４は交流電源、５はブ
リツジ整流回路、６はリレー等の制御される負
荷、７はオシレータを示す。

同図から明らかな様にこの回路においてオシレ
ータ７への電圧供給は、サイリスタ１が非導通の
時は高抵抗２を介して、サイリスタ１が導通して
いる時はツエナーダイオード３により行われる。
従つてサイリスタ１の導通、非導通に無関係にオ
シレータ７には一定の電圧を供給出来ることにな
る。しかしながら、この回路ではツエナーダイオ
ードでの電圧降下のため負荷６に充分な電圧が加
わらないという欠点がある。

そこで上記欠点を解消するために、ツエナーダ
イオードをサイリスタに置き換える第二のスイツ
チ回路が提案されている。これを第２図に示す。
構成において第１図に示す回路と異なる点は、ツ
エナーダイオード３に変わつてサイリスタ８が別
のサイリスタ１に直列に接続された点と、このサ
イリスタ８のゲートとアノード間にツエナーダイ
オード９が接続された点である。

その結果作用上第１図に示す回路と異なるの
は、サイリスタ１導通後一定時間後にサイリスタ
８が導通することと（コンデンが充電されてから
ツエナーダイオード９が導通するため）、オシレ
ータ７への電圧供給と負荷６への電力供給がサイ
リスタ８の導通角によつて制御されることであ
る。

この様な違いから、第２図の回路は第１図の回
路に比して負荷６への電力供給時に生ずるスイツ
チング部での電圧降下と電力損失をより減少でき
ることになる。

又、第３図は更にこの回路を改良して、負荷６
への電力供給時に生ずるスイツチング部での電圧
降下要因をサイリスタ１のみとしたものである。
この回路は負荷６への電力供給に際し、当該負荷
６に直列に接続される無接点スイツチング素子と
して最少単位のもので済むから、電圧降下、電力
損失を出来るだけ無くすという見地に立てば極め
て効果的なものとして評価できる。

しかしながら、上記第２図および第３図に示す
回路では次の欠点があり、その用途範囲は限定的
なものであつた。即ち、第３図に於いて説明すれ
ば、今負荷６が非常に高インピーダンスになつた
場合にツエナーダイオード１２を流れる電流ｉを
考えてみると、負荷が高インピーダンスであるこ
とからツエナーダイオード両端に分配される電圧
が小さくなり、そのためツエナーダイオード自身
の特性から、そのツエナーダイオードに流れる電
流値が極めて小さくなる。一方、抵抗１１はサイ
リスタ１の耐ノイズ性を良くするためその上限の
大きさが比較的低く押えられており、通常数10〜
数100オームの範囲内のものでなければならな
い。従つて、電流ｉが小さくなければサイリスタ
１のゲート電流を流すに充分なゲート電圧が得ら
れないことになり、そのためサイリスタ１が導通
しない場合が生じてくることになる。つまり同図
から明らかな様にこのサイリスタ１が導通しない
場合は負荷６に対して、サイリスタ１０、ツエナ
ーダイオード１２および抵抗１１が直列に接続さ
れる閉回路を構成するから、望ましくない電圧降
下、電力損失が顕著に生じてくる。

又、第２図に示す回路でも同様な欠点のあるこ
とが明らかである。

以上のことから、第２図乃至第３図に示す回路
では、その用途が比較的大きな負荷の場合に限ら
れ、高インピーダンスの軽負荷では所謂残り電圧
が大きくなり、電子スイツチとして充分な特性を
得ることができなかつた。

本考案は上記事情に鑑みて、負荷６のインピー
ダンスが大きな場合でもスイツチング部での電圧
降下、電力損失を最少限にし得る二線式の電子ス
イツチを提供することを目的とする。

以下本考案の実施例につき図面を参照して説明
する。

第４図は本考案の実施例である二線式電子スイ
ツチの回路図である。

同図において第３図に示す回路と構成上主に異
なる箇所は、ツエナーダイオード１２に代わつて
小容量のサイリスタ１３がサイリスタ１０に直列
に接続され、又、該サイリスタ１３のゲートとア
ノード間にツエナーダイオード１４が接続され、
更に該サイリスタ１３のアノードと電源ライン間
に比較的高抵抗の抵抗１５、ゲートと電源ライン
間に比較的低抵抗の抵抗１６を接続したところで
ある。本実施例においては、サイリスタ１がオシ
レータによつて制御される第１のサイリスタを構
成し、サイリスタ１０がオシレータからの出力に
よつて導通する第２のサイリスタを構成し、サイ
リスタ１３が第３のサイリスタを構成している。
またツエナーダイオード１４、抵抗１５，１６お
よび抵抗１６に並列接続されたコンデンサ１８が
第３のサイリスタの制御回路を構成している。

次にこの回路の動作内容について述べる。

今、オシレータ７から出力信号がサイリスタ１
０のゲートに加わつた場合を考える。

この場合、サイリスタ１０は直ちに導通する
が、仮に導電時の電源ラインの両端電圧Ｖが先だ
低い電圧であつた時（電源ラインの両端電圧Ｖは
脈流であるため位相角に応じて電圧レベルが変動
する。）、電流は抵抗１５内を流れその両端の電圧
によりオシレータ７に対して電圧供給が行われ
る。その後抵抗１５の両端電圧が増加してくる
と、ツエナーダイオード１４に電流が流れ、サイ
リスタ１３が導通する。即ち、サイリスタ１３の
導通角制御がツエナーダイオード１４によつて行
われる。尚、サイリスタ１３は小容量であるた
め、負荷６のインピーダンスが大きくてツエナー
ダイオード１４に流れる電流が小さくても抵抗１
６の両端電圧でサイリスタ１３は確実に導通す
る。サイリスタ１３が導通した後は抵抗１１が低
抵抗であることから、サイリスタ１０に流れる電
流は主にサイリスタ１３および抵抗１１を流れる
ことになり、その結果抵抗１１の両端に発生する
電圧でサイリスタ１が導通する。

以上の様な作用で、第３図に示す回路と異なる
のは、サイリスタ１を導通する段階において抵抗
１１の両端に発生する電圧が大きいことである。
この理由は抵抗１１を流れる電流の経路にツエナ
ーダイオードが存在しないからで、換言するとツ
エナーダイオードが介在することによつて生ずる
電流減少を防止できるからである。即ち、本実施
例では電圧降下が小さく、且つツエナーダイオー
ドのように両端電圧が小さいと電流が極端に小さ
くなるということのないサイリスタ１３を従来の
ツエナーダイオードに置き換えて接続したことに
より、抵抗１１の両端に生ずるサイリスタ１のゲ
ート電圧を、最大限大きくすることが出来、負荷
６が大きくなることにより電流ｉが小さくなつて
も充分なゲート電圧を確保できることになる。

このため、負荷６が高インピーダンスとなつて
も確実にサイリスタ１を導通させることが出来、
スイツチング部での電圧降下、電力損失を極少に
押さえることができる。

尚、第４図に於いてLED１７はサイリスタ１
０の動作を外部から確認できるようにしたもの
で、サイリスタ１０の非導通の時に発光する様抵
抗２に直列に接続されている。又、上記実施例で
はサイリスタ１３の導通、非導通を制御する第３
のサイリスタの制御回路として、ツエナーダイオ
ード１４および抵抗１６からなる導通角制御回路
を用いたが必ずしもこれに限定されることは無
い。

以上の様に本考案によれば、負荷のインピーダ
ンスが大きな場合でも残り電圧の小さなスイツチ
ング部とすることができるから、用途の広い電子
スイツチを提供することができる。

【図面の簡単な説明】

第１図乃至第３図は従来の二線式電子スイツチ
の回路図、第４図は本考案の実施例である二線式
電子スイツチの回路図を示す。 １，１０，１３−サイリスタ、６−負荷、７−
オシレータ、１４−ツエナーダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 電源に直列に負荷とブリツジ整流回路を接続
   し、前記ブリツジ整流回路の整流出力端子間に負
   荷のオン，オフ制御用の第１のサイリスタを接続
   するとともに、オシレータを有し、さらにこのオ
   シレータに対して電圧を供給し且つオシレータ出
   力が出たときに前記第１のサイリスタにゲート電
   流を供給する電圧供給回路を有する二線式電子ス
   イツチにおいて、 前記電圧供給回路は、 アノードが一方の電源ラインに接続されオシレ
   ータからの出力によつて導通する第２のサイリス
   タと、該第２のサイリスタに直列に接続された第
   ３のサイリスタと、該第３のサイリスタのカソー
   ドと他方の電源ライン間に接続され、両端の降下
   電圧をゲート電圧として前記第１のサイリスタの
   ゲートに供給する抵抗と、前記第２のサイリスタ
   が導通したときその出力電流によつて駆動され、
   それによつて前記第３のサイリスタを導通するゲ
   ート電圧を形成する第３のサイリスタの制御回路
   と、を備えてなる二線式電子スイツチ。