JPH0519911A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0519911A JPH0519911A JP3176520A JP17652091A JPH0519911A JP H0519911 A JPH0519911 A JP H0519911A JP 3176520 A JP3176520 A JP 3176520A JP 17652091 A JP17652091 A JP 17652091A JP H0519911 A JPH0519911 A JP H0519911A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- mpu
- power
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】電源の瞬断・瞬停が発生し電源電圧Ｖccがシス
テムの最低動作電圧Ｖref１ まで低下すると、コンパレ
ータ１の出力が反転しフリップフロップ５をトリがす
る。その結果ＦＥＴ６，７がオフとなり揮発性素子を含
まないブロックＢ２への給電をオフにする。電源回路の
負荷が軽減され、Ｖccが低下しリセット電圧Vref２まで
達する時間が伸びて電源瞬断・瞬停に対する裕度が増加
する。 【効果】電源回路の容量強化を図らなくても電源瞬断・
瞬停に対する裕度を増すことができ、システムの信頼性
を向上できる。
テムの最低動作電圧Ｖref１ まで低下すると、コンパレ
ータ１の出力が反転しフリップフロップ５をトリがす
る。その結果ＦＥＴ６，７がオフとなり揮発性素子を含
まないブロックＢ２への給電をオフにする。電源回路の
負荷が軽減され、Ｖccが低下しリセット電圧Vref２まで
達する時間が伸びて電源瞬断・瞬停に対する裕度が増加
する。 【効果】電源回路の容量強化を図らなくても電源瞬断・
瞬停に対する裕度を増すことができ、システムの信頼性
を向上できる。
Description
【０００１】
【産業上の利用分野】本発明は小電力（マイクロパワ
ー）で動作するＭＰＵ（Micro ProcessingUnit）システ
ムの電源回路に関するものである。
ー）で動作するＭＰＵ（Micro ProcessingUnit）システ
ムの電源回路に関するものである。
【０００２】
【従来の技術】数ミリＷ以下の小電力での動作を要求さ
れるＭＰＵシステムは、物理的に形状の大きさを制限さ
れることが多い。従って電源の瞬断・瞬停に対して、外
形の嵩張るバッテリを用いてバックアップする方法には
困難が伴う。同様の理由により、ＭＰＵシステムの電源
回路の充電容量を大きくして瞬断・瞬停対策することも
難しい。更に、安全防爆仕様が要求される場合、バッテ
リ，大容量コンデンサは採用することができない。また
バッテリは消耗品であるため、連続運転・無保守仕様の
ＭＰＵシステムについても採用不可である。
れるＭＰＵシステムは、物理的に形状の大きさを制限さ
れることが多い。従って電源の瞬断・瞬停に対して、外
形の嵩張るバッテリを用いてバックアップする方法には
困難が伴う。同様の理由により、ＭＰＵシステムの電源
回路の充電容量を大きくして瞬断・瞬停対策することも
難しい。更に、安全防爆仕様が要求される場合、バッテ
リ，大容量コンデンサは採用することができない。また
バッテリは消耗品であるため、連続運転・無保守仕様の
ＭＰＵシステムについても採用不可である。
【０００３】
【発明が解決しようとする課題】本発明の目的は、電源
容量の増大及びバッテリバックアップのいずれの手段も
伴わないで、ＭＰＵシステムにおける電源の瞬断・瞬停
に対して裕度(マージン)を増かさせる電源回路を提供す
ることにある。
容量の増大及びバッテリバックアップのいずれの手段も
伴わないで、ＭＰＵシステムにおける電源の瞬断・瞬停
に対して裕度(マージン)を増かさせる電源回路を提供す
ることにある。
【０００４】
【課題を解決するための手段】上記目的は、ＭＰＵシス
テムを、揮発性記憶素子を含むデバイスで構成されるブ
ロックＢ１と残りのデバイスで構成するブロックＢ２と
に２分割し、前記ブロックＢ２に供給する電源電流を電
源電圧の変化に応じてしゃ断・接続する切替回路を含む
電源回路構成とすることにより達成できる。
テムを、揮発性記憶素子を含むデバイスで構成されるブ
ロックＢ１と残りのデバイスで構成するブロックＢ２と
に２分割し、前記ブロックＢ２に供給する電源電流を電
源電圧の変化に応じてしゃ断・接続する切替回路を含む
電源回路構成とすることにより達成できる。
【０００５】
【作用】スタティック動作のＲＡＭやＭＰＵ内部のレジ
スタ等の記憶素子は揮発性であり、一般に電源電圧Ｖcc
が２.５Ｖ 以下に低下すると記憶データが破壊される。
従って一度Ｖccが２.５Ｖ 以下まで低下した場合、パワ
ーオンリセット動作により再起動しないと正常動作に復
帰しない。一方、単純なロジックゲート及びその組合せ
で構成される汎用ＬＳＩ等のＩ／Ｏ(Input／Output）デ
バイスは、一度データが破壊されてもＭＰＵによりソフ
トウェア上でリセット・再設定することができる。この
ため、ＭＰＵが正常に動作しているかぎり、Ｉ／Ｏの電
源がしゃ断されても復帰することができる。従って電源
電圧Ｖccが定格電圧以下に低下した場合、Ｉ／Ｏデバイ
スに供給する電源を一時しゃ断することにより電源回路
の負荷を軽減し、電源電圧Ｖccが２.５Ｖ まで低下する
下降時間（時定数）を引き伸すことができる。結果的に
電源の瞬断・瞬停に対する裕度を増すことになる。
スタ等の記憶素子は揮発性であり、一般に電源電圧Ｖcc
が２.５Ｖ 以下に低下すると記憶データが破壊される。
従って一度Ｖccが２.５Ｖ 以下まで低下した場合、パワ
ーオンリセット動作により再起動しないと正常動作に復
帰しない。一方、単純なロジックゲート及びその組合せ
で構成される汎用ＬＳＩ等のＩ／Ｏ(Input／Output）デ
バイスは、一度データが破壊されてもＭＰＵによりソフ
トウェア上でリセット・再設定することができる。この
ため、ＭＰＵが正常に動作しているかぎり、Ｉ／Ｏの電
源がしゃ断されても復帰することができる。従って電源
電圧Ｖccが定格電圧以下に低下した場合、Ｉ／Ｏデバイ
スに供給する電源を一時しゃ断することにより電源回路
の負荷を軽減し、電源電圧Ｖccが２.５Ｖ まで低下する
下降時間（時定数）を引き伸すことができる。結果的に
電源の瞬断・瞬停に対する裕度を増すことになる。
【０００６】
【実施例】以下、本発明の一実施例を図１，図２及び図
３を用いて説明する。図１は回路構成例であり、図２は
動作タイミング説明図である。
３を用いて説明する。図１は回路構成例であり、図２は
動作タイミング説明図である。
【０００７】図１において、揮発性記憶素子である内部
レジスタを含むＭＰＵ１１，RAM12、及び、ＭＰＵ１１
が復帰可能状態にあるかぎり出力信号が一定に保持され
る必要がある出力ラッチ１３で構成されるブロックＢ１
の前記各デバイスの電源端子には、電源Ｖccと同一のＶ
cc１が供給されている。一方、電源がしゃ断されてもデ
ータが破壊されないＰＲＯＭ１４とソフトウェアにより
復帰可能なＩ／Ｏデバイス１５ａ〜１５ｎとで構成され
るブロックＢ２の各デバイスの電源端子には、電源Ｖcc
２がＦＥＴ６を経由して接続されている。電源Ｖccの電
位は、コンパレータ１とコンパレータ２とで３段階で監
視している。コンパレータ１の反転入力端子に接続され
ている基準電源Ｖref は、ＭＰＵシステムが正常動作可
能な定格下限値に電位を設定し通常は４.５Ｖ である。
コンパレータ２の反転入力端子に接続されている基準間
電源Ｖref２ は、ＭＰＵ１１の内部レジスタとＲＡＭ１
２とのデータが破壊されない保持電圧の下限値に設定す
る。前記下限値は一般的に２.５Ｖ であるが０.５Ｖ の
余裕を見込んで３.０Ｖ とする。通常動作の電源投入時
には、コンパレータ２はパワーオンリセット信号発生器
として機能し、ＭＰＵ１１をリセットするとともにフリ
ップフロップ５をクリアしその出力Ｑを“Ｈ”、Ｑを
“Ｌ”に設定する。ＦＥＴ７はゲート入力電圧が“Ｈ”
で導通し、抵抗８及び抵抗９を介してＦＥＴ６にバイア
スを与えＦＥＴ６を導通させる。従ってＦＥＴ６として
オン抵抗の小さいデバイスを選択すれば、Ｖcc２の電位
はＶccの電位とほぼ等しくなり、ＭＰＵシステムは通常
動作状態にある。
レジスタを含むＭＰＵ１１，RAM12、及び、ＭＰＵ１１
が復帰可能状態にあるかぎり出力信号が一定に保持され
る必要がある出力ラッチ１３で構成されるブロックＢ１
の前記各デバイスの電源端子には、電源Ｖccと同一のＶ
cc１が供給されている。一方、電源がしゃ断されてもデ
ータが破壊されないＰＲＯＭ１４とソフトウェアにより
復帰可能なＩ／Ｏデバイス１５ａ〜１５ｎとで構成され
るブロックＢ２の各デバイスの電源端子には、電源Ｖcc
２がＦＥＴ６を経由して接続されている。電源Ｖccの電
位は、コンパレータ１とコンパレータ２とで３段階で監
視している。コンパレータ１の反転入力端子に接続され
ている基準電源Ｖref は、ＭＰＵシステムが正常動作可
能な定格下限値に電位を設定し通常は４.５Ｖ である。
コンパレータ２の反転入力端子に接続されている基準間
電源Ｖref２ は、ＭＰＵ１１の内部レジスタとＲＡＭ１
２とのデータが破壊されない保持電圧の下限値に設定す
る。前記下限値は一般的に２.５Ｖ であるが０.５Ｖ の
余裕を見込んで３.０Ｖ とする。通常動作の電源投入時
には、コンパレータ２はパワーオンリセット信号発生器
として機能し、ＭＰＵ１１をリセットするとともにフリ
ップフロップ５をクリアしその出力Ｑを“Ｈ”、Ｑを
“Ｌ”に設定する。ＦＥＴ７はゲート入力電圧が“Ｈ”
で導通し、抵抗８及び抵抗９を介してＦＥＴ６にバイア
スを与えＦＥＴ６を導通させる。従ってＦＥＴ６として
オン抵抗の小さいデバイスを選択すれば、Ｖcc２の電位
はＶccの電位とほぼ等しくなり、ＭＰＵシステムは通常
動作状態にある。
【０００８】図２において、時刻toで電源瞬断・瞬停が
発生すると、電源Ｖcc１の電位は電源Ｖccと負荷回路と
で決定される時定数に応じて、実線示す曲線に沿って下
降し始める。時間Ｔ1 経過後、Ｖcc１が４.５Ｖ まで低
下すると、コンバレータ１の出力は“Ｈ”から“Ｌ”に
反転しＯＲゲート１６を介してＦＥＴ７をオフにする。
発生すると、電源Ｖcc１の電位は電源Ｖccと負荷回路と
で決定される時定数に応じて、実線示す曲線に沿って下
降し始める。時間Ｔ1 経過後、Ｖcc１が４.５Ｖ まで低
下すると、コンバレータ１の出力は“Ｈ”から“Ｌ”に
反転しＯＲゲート１６を介してＦＥＴ７をオフにする。
【０００９】ＦＥＴ７のオフによりＦＥＴ６のバイアス
が解除され、電源Ｖcc２〜ブロックＢ２間はＦＥＴ６で
しゃ断されブロックＢ２内の各デバイスには電源電流が
供給されなくなる。従って電源回路の負荷が軽減するた
め、電源Ｖcc１の電位下降の時定数は延長され、図２の
一点鎖線で示す下降曲線に沿って電位は低下する。電源
の瞬断・瞬停に対する余裕は、コンパレータ２が反転し
システムリセットがかかる３Ｖに電位が低下するまでの
時間で表わされ、ブロックＢ２の電源がしゃ断されない
従来の場合の余裕がＴ3 であるのに対して、本発明によ
ればこれをＴ1 ＋Ｔ2 まで延長することができる。電源
Ｖcc１の電位が３Ｖ以下になると、コンパレータ２の出
力が“Ｈ”から“Ｌ”に反転し、ＭＰＵ１１に対してシ
ステムリセットをかけると同時にフリップフロップ５を
初期化し、ブロックＢ２に対して電源Ｖcc２を供給して
パワーオンリセット可能状態とする。
が解除され、電源Ｖcc２〜ブロックＢ２間はＦＥＴ６で
しゃ断されブロックＢ２内の各デバイスには電源電流が
供給されなくなる。従って電源回路の負荷が軽減するた
め、電源Ｖcc１の電位下降の時定数は延長され、図２の
一点鎖線で示す下降曲線に沿って電位は低下する。電源
の瞬断・瞬停に対する余裕は、コンパレータ２が反転し
システムリセットがかかる３Ｖに電位が低下するまでの
時間で表わされ、ブロックＢ２の電源がしゃ断されない
従来の場合の余裕がＴ3 であるのに対して、本発明によ
ればこれをＴ1 ＋Ｔ2 まで延長することができる。電源
Ｖcc１の電位が３Ｖ以下になると、コンパレータ２の出
力が“Ｈ”から“Ｌ”に反転し、ＭＰＵ１１に対してシ
ステムリセットをかけると同時にフリップフロップ５を
初期化し、ブロックＢ２に対して電源Ｖcc２を供給して
パワーオンリセット可能状態とする。
【００１０】定常状態から一度電源Ｖccの電位が４.５
Ｖ 以下に低下すると、電源Ｖcc２をしゃ断すると同時
にＭＰＵ１１に対して割込み処理要求ＩＲＱを出力す
る。電源Ｖccの電位が３Ｖ以下に低下する以前に電源の
瞬断・瞬停が取り除かれると、電位が再び４.５Ｖ 以上
に回復してコンパレータ１の出力を“Ｌ”から“Ｈ”に
反転しブロックＢ２に対して電源Ｖcc２を供給し、同時
にＭＰＵ１１に対する割込み要求ＩＲＱを解除する。
Ｖ 以下に低下すると、電源Ｖcc２をしゃ断すると同時
にＭＰＵ１１に対して割込み処理要求ＩＲＱを出力す
る。電源Ｖccの電位が３Ｖ以下に低下する以前に電源の
瞬断・瞬停が取り除かれると、電位が再び４.５Ｖ 以上
に回復してコンパレータ１の出力を“Ｌ”から“Ｈ”に
反転しブロックＢ２に対して電源Ｖcc２を供給し、同時
にＭＰＵ１１に対する割込み要求ＩＲＱを解除する。
【００１１】ソフトウェア上の処理としては図３に示す
Ｉ／Ｏ〜ＲＡＭ間のデータ転送処理が必要となる。ＩＲ
Ｑ割込み要求が発生すると、ＭＰＵ１１はレジスタ退避
等の通常の割込み処理を実行後、ブロックＢ２内の全て
のＩ／Ｏ１５ａ〜１５ｎの内部設定値をＲＡＭ１２に転
送し退避させる。次にＩＲＱを監視し、割込みが解除さ
れると割込み復帰処理を実行し、続いてＲＡＭ１２に退
避していた前記内部設定値に従い、Ｉ／Ｏ１５ａ〜１５
ｎの動作条件を再設定し通常の動作に復帰する。上記Ｒ
ＡＭ〜Ｉ／Ｏ間はのデータ転送はＤＭＡ(Ｄrrect Ｍemo
ry Ａccess）転送方式を用いればよい短時間で終了する
ことができる。
Ｉ／Ｏ〜ＲＡＭ間のデータ転送処理が必要となる。ＩＲ
Ｑ割込み要求が発生すると、ＭＰＵ１１はレジスタ退避
等の通常の割込み処理を実行後、ブロックＢ２内の全て
のＩ／Ｏ１５ａ〜１５ｎの内部設定値をＲＡＭ１２に転
送し退避させる。次にＩＲＱを監視し、割込みが解除さ
れると割込み復帰処理を実行し、続いてＲＡＭ１２に退
避していた前記内部設定値に従い、Ｉ／Ｏ１５ａ〜１５
ｎの動作条件を再設定し通常の動作に復帰する。上記Ｒ
ＡＭ〜Ｉ／Ｏ間はのデータ転送はＤＭＡ(Ｄrrect Ｍemo
ry Ａccess）転送方式を用いればよい短時間で終了する
ことができる。
【００１２】本実施例では、電源電圧低下時の対策実行
をＩＲＱ割込み処理にとより行っているが、通常の入力
ポートを用いたボーリング方式により行うこともでき
る。図１において、コンパレータ１，２、基準電源３，
４で構成する破線内のデバイスは、１チップＩＣとして
集約した汎用製品が安価に入手可能であり本発明の実現
を容易にする。
をＩＲＱ割込み処理にとより行っているが、通常の入力
ポートを用いたボーリング方式により行うこともでき
る。図１において、コンパレータ１，２、基準電源３，
４で構成する破線内のデバイスは、１チップＩＣとして
集約した汎用製品が安価に入手可能であり本発明の実現
を容易にする。
【００１３】ＦＥＴ６，７はバイポーラ型を使用しても
良く、またアナログスイッチで構成しカスタムＩＣ内に
組み込むこともできる。
良く、またアナログスイッチで構成しカスタムＩＣ内に
組み込むこともできる。
【００１４】
【発明の効果】本発明によれば、電源回路の容量強化を
図らなくても電源瞬断・瞬停に対する裕度を増すことが
でき、システムの信頼性が向上する。
図らなくても電源瞬断・瞬停に対する裕度を増すことが
でき、システムの信頼性が向上する。
【図１】本発明の一実施例を説明する回路構成図であ
る。
る。
【図２】図１の回路の動作を説明するタイミング図であ
る。
る。
【図３】本発明に伴うソフトウェア処理の説明図であ
る。
る。
１，２…コンパレータ、３，４…基準電源、５…フリッ
プフロップ、６，７…ＦＥＴ、８，９，１０…抵抗、１
１…ＭＰＵ、１２…ＲＡＭ、１３…出力ラッチ、１４…
ＰＲＯＭ、１５ａ〜１５ｎ…Ｉ／Ｏデバイス、１６…Ｏ
Ｒゲート。
プフロップ、６，７…ＦＥＴ、８，９，１０…抵抗、１
１…ＭＰＵ、１２…ＲＡＭ、１３…出力ラッチ、１４…
ＰＲＯＭ、１５ａ〜１５ｎ…Ｉ／Ｏデバイス、１６…Ｏ
Ｒゲート。
Claims (1)
- 【特許請求の範囲】 【請求項１】揮発性記憶素子を含むマイクロコンピュー
タシステムに電源を供給する電源回路において、前記マ
イクロコンピュータシステムに供給する電源電圧を監視
する手段と、前記監視手段が出力する情報に応じて、揮
発性素子を含まないデバイス群に対する給電のしゃ断・
接続を切り換える制御回路を設けたことを特徴とする電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176520A JPH0519911A (ja) | 1991-07-17 | 1991-07-17 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176520A JPH0519911A (ja) | 1991-07-17 | 1991-07-17 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519911A true JPH0519911A (ja) | 1993-01-29 |
Family
ID=16015063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176520A Pending JPH0519911A (ja) | 1991-07-17 | 1991-07-17 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519911A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218680U (ja) * | 1988-07-19 | 1990-02-07 | ||
| JP2010218406A (ja) * | 2009-03-18 | 2010-09-30 | Murata Machinery Ltd | 電子機器 |
| JP2013171507A (ja) * | 2012-02-22 | 2013-09-02 | Azbil Corp | 電源監視回路 |
| CN104712444A (zh) * | 2013-12-17 | 2015-06-17 | 株式会社京浜 | 发动机控制装置 |
| CN116859814A (zh) * | 2023-09-04 | 2023-10-10 | 巨翊医疗科技(苏州)有限公司 | 一种双mcu的安全控制方法及系统 |
-
1991
- 1991-07-17 JP JP3176520A patent/JPH0519911A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218680U (ja) * | 1988-07-19 | 1990-02-07 | ||
| JP2010218406A (ja) * | 2009-03-18 | 2010-09-30 | Murata Machinery Ltd | 電子機器 |
| JP2013171507A (ja) * | 2012-02-22 | 2013-09-02 | Azbil Corp | 電源監視回路 |
| CN104712444A (zh) * | 2013-12-17 | 2015-06-17 | 株式会社京浜 | 发动机控制装置 |
| CN104712444B (zh) * | 2013-12-17 | 2017-04-12 | 株式会社京浜 | 发动机控制装置 |
| CN116859814A (zh) * | 2023-09-04 | 2023-10-10 | 巨翊医疗科技(苏州)有限公司 | 一种双mcu的安全控制方法及系统 |
| CN116859814B (zh) * | 2023-09-04 | 2023-12-19 | 巨翊医疗科技(苏州)有限公司 | 一种双mcu的安全控制方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3950200B2 (ja) | 電源切換え方法および装置 | |
| US5894423A (en) | Data processing system having an auto-ranging low voltage detection circuit | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| JP2862591B2 (ja) | 突入電流防止回路 | |
| JPH0519911A (ja) | 電源回路 | |
| JPH0460245B2 (ja) | ||
| CN209879449U (zh) | 用于配电管理装置的复位单元 | |
| JPH0142002B2 (ja) | ||
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JP2585111B2 (ja) | パワーオンリセット回路 | |
| JPH0624900Y2 (ja) | メモリバックアップ電源装置 | |
| JPH022165B2 (ja) | ||
| JPS5937868Y2 (ja) | リセット回路 | |
| JPS63263510A (ja) | マイクロプロセツサシステム | |
| JPS62157955A (ja) | メモリプロテクト回路 | |
| CN117009174A (zh) | 供电控制方法、系统、设备及存储介质 | |
| JPS6243390Y2 (ja) | ||
| JPH0619596A (ja) | 外部装置着脱時のコンピュータ保護装置 | |
| JPH06100923B2 (ja) | 停電時の電源保持回路 | |
| JPS59132018A (ja) | 電源制御方式 | |
| JPH0683492A (ja) | バックアップ電源監視回路 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JPH02205911A (ja) | 電子回路 | |
| JPH04352016A (ja) | 情報処理装置 | |
| JPS61224019A (ja) | マイクロプロセツサのリセツト回路 |