JPS63263510A - マイクロプロセツサシステム - Google Patents
マイクロプロセツサシステムInfo
- Publication number
- JPS63263510A JPS63263510A JP62098859A JP9885987A JPS63263510A JP S63263510 A JPS63263510 A JP S63263510A JP 62098859 A JP62098859 A JP 62098859A JP 9885987 A JP9885987 A JP 9885987A JP S63263510 A JPS63263510 A JP S63263510A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- microprocessor
- ram
- temperature sensor
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信機器等に用いられるマイクロプロセッサシ
ステムに関し、特に、マイクロプロセッサを含む回路全
体の温度の異常な上昇を検出し、マイクロブロセ・ンサ
を含む回路動作を一時的に止め、温度が正常に復帰した
場合、止める前の状態から再び動作が開始できるように
構成されたマイクロプロセッサシステムに関する。
ステムに関し、特に、マイクロプロセッサを含む回路全
体の温度の異常な上昇を検出し、マイクロブロセ・ンサ
を含む回路動作を一時的に止め、温度が正常に復帰した
場合、止める前の状態から再び動作が開始できるように
構成されたマイクロプロセッサシステムに関する。
第２図はこの種のマイクロプロセッサシステムの従来例
のブロック図である。
のブロック図である。
ＲＡＭ＋４はマイクロプロセッサ１にデータバス３とリ
ードクロック４とライトクロック５とアドレスバス８と
で接続され、チップセレクト端子６はシグナルグランド
７に接続されている。電源端子１５とマイクロプロセッ
サ１の電源端子２、ＲＡＭ＋４の電源端子１３の間の電
源ラインには温度センサ１０（電源制御用温度センサ）
が設けられ、一方の端子１２は電源端子１５に接続され
、他方の端子１１はマイクロプロセッサ１の電源端子２
とＲＡＭ＋４の電源端子１３に接続されている。温度セ
ンサ１ｏはその検出温度があらかじめ定められた設定温
度１１以上の場合、端子１１と端子１２が開放状態とな
り、設定温度Ｔ１より低い場合に端子１１と端子１２が
短絡状態となる。したがって、温度センサ１０の検出温
度が設定温度Ｔ、より低い場合にのみマイクロプロセッ
サ１とＲＡＭ＋４に電源Ｖｃｃが供給され、さらにＲＡ
Ｍ＋４のチップセレクト端子６がシグナルグランド７に
接続されているのでマイクロプロセッサ１はＲＡＭ＋４
の制御ができる。
ードクロック４とライトクロック５とアドレスバス８と
で接続され、チップセレクト端子６はシグナルグランド
７に接続されている。電源端子１５とマイクロプロセッ
サ１の電源端子２、ＲＡＭ＋４の電源端子１３の間の電
源ラインには温度センサ１０（電源制御用温度センサ）
が設けられ、一方の端子１２は電源端子１５に接続され
、他方の端子１１はマイクロプロセッサ１の電源端子２
とＲＡＭ＋４の電源端子１３に接続されている。温度セ
ンサ１ｏはその検出温度があらかじめ定められた設定温
度１１以上の場合、端子１１と端子１２が開放状態とな
り、設定温度Ｔ１より低い場合に端子１１と端子１２が
短絡状態となる。したがって、温度センサ１０の検出温
度が設定温度Ｔ、より低い場合にのみマイクロプロセッ
サ１とＲＡＭ＋４に電源Ｖｃｃが供給され、さらにＲＡ
Ｍ＋４のチップセレクト端子６がシグナルグランド７に
接続されているのでマイクロプロセッサ１はＲＡＭ＋４
の制御ができる。
上述した従来のマイクロプロセッサシステムは、温度セ
ンサ１０の設定温度Ｔ、が一般に、ＩＣの動作保証限界
以上、すなわちＩＣの機能が破壊される手前の温度に設
定されていたため、温度センサ１０の検出温度がマイク
ロプロセッサ１およびＲＡＭ１４の動作保証限界を越え
、温度センサ１０の設定温度Ｔ１を越えていない場合、
マイクロプロセッサ１およびＲＡＭ＋４の動作が不安定
なものとなりＲＡＭ１４に蓄えられでいるデータが破壊
される可能性がありシステムとして正常な動作が行なわ
れず、また、上記温度条件下から再び正常温度に復帰し
ても、システムの動作は元の状態から再開することがで
きないという欠点がある。
ンサ１０の設定温度Ｔ、が一般に、ＩＣの動作保証限界
以上、すなわちＩＣの機能が破壊される手前の温度に設
定されていたため、温度センサ１０の検出温度がマイク
ロプロセッサ１およびＲＡＭ１４の動作保証限界を越え
、温度センサ１０の設定温度Ｔ１を越えていない場合、
マイクロプロセッサ１およびＲＡＭ＋４の動作が不安定
なものとなりＲＡＭ１４に蓄えられでいるデータが破壊
される可能性がありシステムとして正常な動作が行なわ
れず、また、上記温度条件下から再び正常温度に復帰し
ても、システムの動作は元の状態から再開することがで
きないという欠点がある。
（問題点を解決するための手段）
本発明のマイクロプロセッサシステムは、設定温度が電
源制御用温度センサの設定温度よりも低いＩＣの動作保
証限界温度付近の温度であり、電源制御用温度センサと
同様に回路全体の温度を検出し、検出温度が設定温度を
越えたときマイクロプロセッサをリセット状態、ＲＡＭ
！ディスエーブル状態にする動作制御用温度センサを
有している。
源制御用温度センサの設定温度よりも低いＩＣの動作保
証限界温度付近の温度であり、電源制御用温度センサと
同様に回路全体の温度を検出し、検出温度が設定温度を
越えたときマイクロプロセッサをリセット状態、ＲＡＭ
！ディスエーブル状態にする動作制御用温度センサを
有している。
゛ 回路の温度が上昇して動作制御用温度センサの設
定温度のみ越えた場合、マイクロプロセッサはリセット
状態、ＲＡＭはディスニーフル状態となり、共に不安定
な動作を行なうことはなく ＲＡＭに蓄えられたデータ
が破壊されることはない、また、再び温度が正常に復帰
した場合、ＲＡＭがディスエーブル状態になる直前のデ
ータを保持しているためその状態から継続して動作を再
開することができる。ざらに、回路の温度が上昇して電
源制御用温度センサの設定温度を越えた場合、マイクロ
プロセッサおよびＲＡＭへ電源が供給されなくなるため
回路の動作は停止する。そして再び温度が正常に復帰し
た場合、回路は安定した動作を再開する。
定温度のみ越えた場合、マイクロプロセッサはリセット
状態、ＲＡＭはディスニーフル状態となり、共に不安定
な動作を行なうことはなく ＲＡＭに蓄えられたデータ
が破壊されることはない、また、再び温度が正常に復帰
した場合、ＲＡＭがディスエーブル状態になる直前のデ
ータを保持しているためその状態から継続して動作を再
開することができる。ざらに、回路の温度が上昇して電
源制御用温度センサの設定温度を越えた場合、マイクロ
プロセッサおよびＲＡＭへ電源が供給されなくなるため
回路の動作は停止する。そして再び温度が正常に復帰し
た場合、回路は安定した動作を再開する。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のマイク０ブＯセツサシステムの一実施
例を示すブロック図である。
例を示すブロック図である。
本実施例のマイクロプロセッサシステムは、第２図に示
した従来例に設定温度がＩＣの動作保証限界温度付近の
温度Ｔ２ （く温度センサ１０の設定温度ＴＩ）に設定
され、回路全体の温度Ｔを検出し、検出温度Ｔが設定温
度Ｔ２より低いとき端子２１と２２が短絡状態で、設定
温度１２以上になると端子２１と２２が開放状態となり
、マイクロプロセッサ１＠リセツト状態、ＲＡＭ＋４を
ディスエーブル状態にする動作制御用温度センサ２０を
加えたもので、温度センサ２０の一方の端子２２はシグ
ナルグランド７に、他方の端子２１はＲＡＭ＋４のチッ
プセレクト端子６と、インバータ１７ヲ経てマイクロプ
ロセッサ１のリセット端子１６と、抵抗１９ヲ介して温
一度センサ１０の出力９に接続されている。
した従来例に設定温度がＩＣの動作保証限界温度付近の
温度Ｔ２ （く温度センサ１０の設定温度ＴＩ）に設定
され、回路全体の温度Ｔを検出し、検出温度Ｔが設定温
度Ｔ２より低いとき端子２１と２２が短絡状態で、設定
温度１２以上になると端子２１と２２が開放状態となり
、マイクロプロセッサ１＠リセツト状態、ＲＡＭ＋４を
ディスエーブル状態にする動作制御用温度センサ２０を
加えたもので、温度センサ２０の一方の端子２２はシグ
ナルグランド７に、他方の端子２１はＲＡＭ＋４のチッ
プセレクト端子６と、インバータ１７ヲ経てマイクロプ
ロセッサ１のリセット端子１６と、抵抗１９ヲ介して温
一度センサ１０の出力９に接続されている。
次に、本実施例の動作を説明する。
（１）温度センサ１０と温度センサ２０の検出温度Ｔが
設定温度Ｔ２より低い場合、この場合、温度センサ１０
の端子１１と１２は短絡状態、温度センサ２０の端子２
１と２２も短絡状態となるので、電源Ｖｃｃが温度セン
サ１０を経てマイク０ブ０セツサ１の電源端子２とＲＡ
帽４の電源端子１３に供給され、また、温度センサ２０
の出力１８はシグナルグランド７と短絡するためローレ
ベルとなり、マイクロプロセッサ１のリセット端子１６
には温度センサ２０の出力１８がインバータ１７で反転
されたハイレベル信号が入力されマイクロプロセッサ１
は動作可能状態となり、ＲＡＭ＋４のチップセレクト端
子６には温度センサ２０の出力１８が直接入力されるた
めＲＡＭ＋４も動作可能状態となる。したがって、この
温度条件の下でシステムとして安定した動作をすること
になる。
設定温度Ｔ２より低い場合、この場合、温度センサ１０
の端子１１と１２は短絡状態、温度センサ２０の端子２
１と２２も短絡状態となるので、電源Ｖｃｃが温度セン
サ１０を経てマイク０ブ０セツサ１の電源端子２とＲＡ
帽４の電源端子１３に供給され、また、温度センサ２０
の出力１８はシグナルグランド７と短絡するためローレ
ベルとなり、マイクロプロセッサ１のリセット端子１６
には温度センサ２０の出力１８がインバータ１７で反転
されたハイレベル信号が入力されマイクロプロセッサ１
は動作可能状態となり、ＲＡＭ＋４のチップセレクト端
子６には温度センサ２０の出力１８が直接入力されるた
めＲＡＭ＋４も動作可能状態となる。したがって、この
温度条件の下でシステムとして安定した動作をすること
になる。
（２）温度センサ１０と温度センサ２０の検出温度Ｔが
それらの設定温度ＴＩとＴ２の間の場合、この場合、温
度センサ１０の端子１１と１２は短＋ｇ杖態、温度セン
サ２０の端子２１と２２は開放状態となる。
それらの設定温度ＴＩとＴ２の間の場合、この場合、温
度センサ１０の端子１１と１２は短＋ｇ杖態、温度セン
サ２０の端子２１と２２は開放状態となる。
この状態において、マイクロプロセッサ１の電源端子２
およびＲＡＭ＋４の電源端子１３には電源Ｖｃｃは供給
されるが、温度センサ２０の出力１８がハイレベルとな
るためＲＡＭ＋４のチップセレクト端子６はハイレベル
、マイクロプロセッサ１のリセット端子１６はローレベ
ルが入力され、ＲＡＭ１４はその時点でのデータを保持
してディスエーブル状態となり、マイクロプロセッサ１
はリセット状態となって動作は停止する。したがって、
マイクロプロセッサ１の不安定な動作によってＲＡＭ＋
４に蓄えられたデータが破壊されることはない。
およびＲＡＭ＋４の電源端子１３には電源Ｖｃｃは供給
されるが、温度センサ２０の出力１８がハイレベルとな
るためＲＡＭ＋４のチップセレクト端子６はハイレベル
、マイクロプロセッサ１のリセット端子１６はローレベ
ルが入力され、ＲＡＭ１４はその時点でのデータを保持
してディスエーブル状態となり、マイクロプロセッサ１
はリセット状態となって動作は停止する。したがって、
マイクロプロセッサ１の不安定な動作によってＲＡＭ＋
４に蓄えられたデータが破壊されることはない。
次に、上記温度条件から温度センサ１ｏと温度センサ２
０の検出温度Ｔが設定温度Ｔ２より低くなり正常に復帰
した場合は、温度センサ２０の端子２１と２２が再び短
絡する。その結果、マイクロプロセッサ１のリセット端
子１６はハイレベル、ＲＡＭ＋４のチップセレクト端子
６はローレベルが入力され、共に動作可能状態となる。
０の検出温度Ｔが設定温度Ｔ２より低くなり正常に復帰
した場合は、温度センサ２０の端子２１と２２が再び短
絡する。その結果、マイクロプロセッサ１のリセット端
子１６はハイレベル、ＲＡＭ＋４のチップセレクト端子
６はローレベルが入力され、共に動作可能状態となる。
このとき、ＲＡＭ＋４は動作が停止する直前のデータを
保持しているため、その時点の状態に継続した動作を行
なうことができる。
保持しているため、その時点の状態に継続した動作を行
なうことができる。
（３）温度センサ１０と温度センサ２０の検出温度Ｔが
設定温度Ｔ１より高い場合、この場合、温度センサ１０
の端子１１と１２、温度センサ２０の端子２１と２２は
共に開放状態となり、このため、マイクロプロセッサ１
とＲＡＭ＋４への電源Ｖｃｃの供給が止まりシステムの
動作は停止する。その結果、ＲＡＭ ＋４に蓄えられた
データは破壊されてしまうが、マイクロプロセッサ１お
よびＲＡＭ＋４のＩＣの機能を破壊することはない、ま
た、再び温度が低下して検出温度下が設定温度下２より
低くなると、マイクロプロセッサ１およびＲＡＭ＋４は
動作可能状態となりシステムとしで安定した動作に復帰
する。
設定温度Ｔ１より高い場合、この場合、温度センサ１０
の端子１１と１２、温度センサ２０の端子２１と２２は
共に開放状態となり、このため、マイクロプロセッサ１
とＲＡＭ＋４への電源Ｖｃｃの供給が止まりシステムの
動作は停止する。その結果、ＲＡＭ ＋４に蓄えられた
データは破壊されてしまうが、マイクロプロセッサ１お
よびＲＡＭ＋４のＩＣの機能を破壊することはない、ま
た、再び温度が低下して検出温度下が設定温度下２より
低くなると、マイクロプロセッサ１およびＲＡＭ＋４は
動作可能状態となりシステムとしで安定した動作に復帰
する。
以上、本実施例によれば（２）項のように、温度センサ
１０と温度センサ２０の検出温度Ｔが設定温度Ｔ１とＴ
、の間の場合、システムの動作は停止するが、ＲＡＭ＋
４が停止する直前のデータを保持するため、再び温度セ
ンサ１０と温度センサ２０の検出温度Ｔが設定温度Ｔ、
より低くなったとき、元の状態に！！続した動作に復帰
することができる。また、（３）項のように検出温度Ｔ
が異常に上昇して設定温度Ｔ＋を越えた場合、マイクロ
プロセッサ１およびＲＡＭ＋４への電源供！８を止めシ
ステムの動作を停止させてＩＣの機能の破壊を防ぎ、検
出温度Ｔが設定温度Ｔ２より低くなり正常に復帰したと
き、システムとして安定した動作を再開することができ
る。
１０と温度センサ２０の検出温度Ｔが設定温度Ｔ１とＴ
、の間の場合、システムの動作は停止するが、ＲＡＭ＋
４が停止する直前のデータを保持するため、再び温度セ
ンサ１０と温度センサ２０の検出温度Ｔが設定温度Ｔ、
より低くなったとき、元の状態に！！続した動作に復帰
することができる。また、（３）項のように検出温度Ｔ
が異常に上昇して設定温度Ｔ＋を越えた場合、マイクロ
プロセッサ１およびＲＡＭ＋４への電源供！８を止めシ
ステムの動作を停止させてＩＣの機能の破壊を防ぎ、検
出温度Ｔが設定温度Ｔ２より低くなり正常に復帰したと
き、システムとして安定した動作を再開することができ
る。
（発明の効果）
以上説明したように本発明は、回路の電源供給を制御す
る温度センサ以外に、マイクロブロセ・ンサおよびＲＡ
Ｍの動作を制御する温度センサを設けることにより、回
路の温度が異常に上昇した際、定められた温度範囲内で
マイクロプロセッサおよびＲＡＭの動作が保証され、再
び温度が正常に復帰した場合に、マイクロプロセッサお
よびＲＡＭは安定した動作を再開することができるとい
う効果がある。
る温度センサ以外に、マイクロブロセ・ンサおよびＲＡ
Ｍの動作を制御する温度センサを設けることにより、回
路の温度が異常に上昇した際、定められた温度範囲内で
マイクロプロセッサおよびＲＡＭの動作が保証され、再
び温度が正常に復帰した場合に、マイクロプロセッサお
よびＲＡＭは安定した動作を再開することができるとい
う効果がある。
第１図は本発明のマイクロプロセッサシステムの一実施
例を示すブロック図、第２図は従来例を示すブロック図
である。 １・・・・・・・・・マイクロプロセッサ、２．１３・
・・・・・電源端子、 ４・・・・・・・・・リードクロック、５・・・・・・
・・・ライトクロック、６・・・・・・・・・チップセ
レクト端子、７・・・・・・・・・シグナルグランド、
８・・・・・・・・・アドレスバス、 ９．１日・・・・・・出力、 １０．２０・・・・
・・温度センサ、＋１．１２．２＋、２２−・・・・・
・・・端子、＋４．−０−０．−ＲＡ Ｍ、 １６
・・・・・・・・・リセット端子、１７・・・・・・・
・・インバータ、１９・・・・・・・・・抵抗。
例を示すブロック図、第２図は従来例を示すブロック図
である。 １・・・・・・・・・マイクロプロセッサ、２．１３・
・・・・・電源端子、 ４・・・・・・・・・リードクロック、５・・・・・・
・・・ライトクロック、６・・・・・・・・・チップセ
レクト端子、７・・・・・・・・・シグナルグランド、
８・・・・・・・・・アドレスバス、 ９．１日・・・・・・出力、 １０．２０・・・・
・・温度センサ、＋１．１２．２＋、２２−・・・・・
・・・端子、＋４．−０−０．−ＲＡ Ｍ、 １６
・・・・・・・・・リセット端子、１７・・・・・・・
・・インバータ、１９・・・・・・・・・抵抗。
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサと、前記マイクロプロセッサにより
読出しと書込みが制御されるＲＡＭと、前記マイクロプ
ロセッサを含む回路全体の温度を検出し、該温度がＩＣ
の動作保証限界温度より高い設定温度を越えたとき前記
マイクロプロセッサとＲＡＭへの電源供給を遮断する電
源制御用温度センサを有するマイクロプロセッサシステ
ムにおいて、 設定温度が電源制御用温度センサの設定温度よりも低い
ＩＣの動作保証限界温度付近の温度であり、電源制御用
温度センサと同様に回路全体の温度を検出し、検出温度
が設定温度を越えたときマイクロプロセッサをリセット
状態、ＲＡＭをディスエーブル状態にする動作制御用温
度センサを有することを特徴とするマイクロプロセッサ
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098859A JPS63263510A (ja) | 1987-04-21 | 1987-04-21 | マイクロプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098859A JPS63263510A (ja) | 1987-04-21 | 1987-04-21 | マイクロプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63263510A true JPS63263510A (ja) | 1988-10-31 |
Family
ID=14230951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62098859A Pending JPS63263510A (ja) | 1987-04-21 | 1987-04-21 | マイクロプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63263510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488408A (ja) * | 1990-07-25 | 1992-03-23 | Nec Corp | 情報処理装置 |
-
1987
- 1987-04-21 JP JP62098859A patent/JPS63263510A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488408A (ja) * | 1990-07-25 | 1992-03-23 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US5790873A (en) | Method and apparatus for power supply switching with logic integrity protection | |
| JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
| JPS63263510A (ja) | マイクロプロセツサシステム | |
| JPH0519911A (ja) | 電源回路 | |
| JPH054039Y2 (ja) | ||
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JPH0414699A (ja) | Ｅｅｐｒｏｍ不活性化防止装置 | |
| KR940008205B1 (ko) | 불휘발성 메모리의 데이터 보호회로 | |
| JPH0248720A (ja) | ワンチップマイクロコンピュータ | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| JPH0430720Y2 (ja) | ||
| JPH04139552A (ja) | メモリカード | |
| JPH057602Y2 (ja) | ||
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPS62281199A (ja) | 不揮発性スタテイツクｒａｍの制御回路 | |
| KR930003907Y1 (ko) | 전원 제어용 릴레이의 초기 안정화 회로 | |
| JPH0535890A (ja) | マイクロコンピユータ | |
| JPH01128110A (ja) | メモリカード | |
| JPS62243017A (ja) | メモリの電源バツクアツプ回路 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPH09204366A (ja) | バックアップ装置 | |
| JPS62157955A (ja) | メモリプロテクト回路 | |
| JPS63313349A (ja) | 書込み読出し回路 |