JPH04139552A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH04139552A JPH04139552A JP2264391A JP26439190A JPH04139552A JP H04139552 A JPH04139552 A JP H04139552A JP 2264391 A JP2264391 A JP 2264391A JP 26439190 A JP26439190 A JP 26439190A JP H04139552 A JPH04139552 A JP H04139552A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- information
- ram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 230000004044 response Effects 0.000 abstract 1
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Power Sources (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電池によってメモリの内容がバックアップさ
れるメモリカードに関する。
れるメモリカードに関する。
従来、この種のメモリカードは、メモリカードを使用す
るシステムの電池が切断された状態でも、メモリカード
内のＲＡＭ （ランダムアクセスメモリ）の記憶データ
を電池により長時間保持することを主な目的としていた
。
るシステムの電池が切断された状態でも、メモリカード
内のＲＡＭ （ランダムアクセスメモリ）の記憶データ
を電池により長時間保持することを主な目的としていた
。
上述した従来のメモリカードは、ＲＡＭへの書込み可否
を制御する回路を有し、上位装置から書込み可否を制御
できたが、ＲＡＭからのデータ読出し可否制御回路はな
く、データを自由に読出すことができた。このため他人
を知られたくないデータ等の機密保持ができないという
欠点があった。
を制御する回路を有し、上位装置から書込み可否を制御
できたが、ＲＡＭからのデータ読出し可否制御回路はな
く、データを自由に読出すことができた。このため他人
を知られたくないデータ等の機密保持ができないという
欠点があった。
本発明のメモリカードは、外部から導入される、ＲＡＭ
からのデータの読出しの可否を示すデータ読出し可否情
報を保持する保持手段を設け、この保持手段に保持され
ているデータ読出し可否情報に応じてＲＡＭからのデー
タ読出し可否を制御するようにした構成となっている。
からのデータの読出しの可否を示すデータ読出し可否情
報を保持する保持手段を設け、この保持手段に保持され
ているデータ読出し可否情報に応じてＲＡＭからのデー
タ読出し可否を制御するようにした構成となっている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
図において、本発明のメモリカード１は、ＲＡＭ２と、
このＲＡＭ２を制御を行うメモリ制御回路３と、アンド
ゲート４と、メモリプロテクト用のデータ読込み可否情
報を保持するデイレイドフリップフロップ（以下ＦＦと
記す）５と、更にはＲＡＭ２のメモリデータバックアッ
プ用及び他の回路の動作電源供給用の電池６と、ＲＡＭ
２へのデータ書込み制御回路を構成するアンドゲート７
およびＦＦ８とからなる。
このＲＡＭ２を制御を行うメモリ制御回路３と、アンド
ゲート４と、メモリプロテクト用のデータ読込み可否情
報を保持するデイレイドフリップフロップ（以下ＦＦと
記す）５と、更にはＲＡＭ２のメモリデータバックアッ
プ用及び他の回路の動作電源供給用の電池６と、ＲＡＭ
２へのデータ書込み制御回路を構成するアンドゲート７
およびＦＦ８とからなる。
ＦＦ５のデータ入力には、ＲＡＭ２のデータの読込み可
否を制御するためのメモリプロテクトオンオフ情報が、
図示せぬ外部の上位装置から供給されている。ＦＦ５の
クロック入力には、上記メモリプロテクトオンオフ情報
を取込むためのコマンド信号が外部上位装置から供給さ
れている。このクロック入力端子は抵抗Ｒ１によって電
池６の電源電圧に常時プルアップされており、外部から
のコマンド信号の到来タイミングでデータ入力に供給さ
れているプロテクトオンオフ情報がこのＦＦ５に取込ま
れるのである。
否を制御するためのメモリプロテクトオンオフ情報が、
図示せぬ外部の上位装置から供給されている。ＦＦ５の
クロック入力には、上記メモリプロテクトオンオフ情報
を取込むためのコマンド信号が外部上位装置から供給さ
れている。このクロック入力端子は抵抗Ｒ１によって電
池６の電源電圧に常時プルアップされており、外部から
のコマンド信号の到来タイミングでデータ入力に供給さ
れているプロテクトオンオフ情報がこのＦＦ５に取込ま
れるのである。
かかる構成において、ＦＦ５の内容がプロテクトオフを
示す場合には、そのＱ出力にはハイレベルの信号か発生
されており、よってアンドゲート４は開状態にあって、
メモリ制御回Ｂ３からのリード信号Ｒはこのアンドゲー
トを介してＲＡＭ２へ供給される。よってこの場合には
、上位装置へのデータの読出しが可能である６ ＲＡＭ２のデータを保護する必要があってデータの読出
し禁止をなす必要があった場合には、外部上位装置から
プロテクトオン情報がＦＦ５のデータ入力へ供給される
。このとき、同時に当該上位装置からコマンド信号が到
来すると、このコマンド信号のタイミングに応答してＦ
Ｆ５はプロテクトオン情報を取り込む。
示す場合には、そのＱ出力にはハイレベルの信号か発生
されており、よってアンドゲート４は開状態にあって、
メモリ制御回Ｂ３からのリード信号Ｒはこのアンドゲー
トを介してＲＡＭ２へ供給される。よってこの場合には
、上位装置へのデータの読出しが可能である６ ＲＡＭ２のデータを保護する必要があってデータの読出
し禁止をなす必要があった場合には、外部上位装置から
プロテクトオン情報がＦＦ５のデータ入力へ供給される
。このとき、同時に当該上位装置からコマンド信号が到
来すると、このコマンド信号のタイミングに応答してＦ
Ｆ５はプロテクトオン情報を取り込む。
このプロテクトオン情報をローレベルの信号としておけ
ば、ＦＦ５のＱ出力はそれ以後ローレベルに変化してア
ンドゲート４を閉状態に制御することになる。よってメ
モリ制御回＃！３からのリード信号Ｒはこのアンドゲー
タ４により阻止されてＲＡＭ２へは供給されないことに
なり、メモリプロテクトが可能となるのである。
ば、ＦＦ５のＱ出力はそれ以後ローレベルに変化してア
ンドゲート４を閉状態に制御することになる。よってメ
モリ制御回＃！３からのリード信号Ｒはこのアンドゲー
タ４により阻止されてＲＡＭ２へは供給されないことに
なり、メモリプロテクトが可能となるのである。
このメモリプロテクトオンオフを示す情報であるＦＦ５
のＱ出力は、メモリカード１の外部出力ピン（図示せず
）を介して導出されるこようになっているので、メモリ
カード使用システムにおいてこのプロテクトオンオフ情
報を検出することができ、よってオペレータに対するア
ラーム等の告知を可能とするものである。
のＱ出力は、メモリカード１の外部出力ピン（図示せず
）を介して導出されるこようになっているので、メモリ
カード使用システムにおいてこのプロテクトオンオフ情
報を検出することができ、よってオペレータに対するア
ラーム等の告知を可能とするものである。
本発明のメモリカードは、上位装置のアプリケーション
ソフトウェアによりリードプロテクトプリップ７０ツブ
の制御が可能であり、データを読出されたくないメモリ
カードを読出されてもよいメモリカードとの選択が可能
となるという効果がある。
ソフトウェアによりリードプロテクトプリップ７０ツブ
の制御が可能であり、データを読出されたくないメモリ
カードを読出されてもよいメモリカードとの選択が可能
となるという効果がある。
また、リードプロテクションを行ったメモリカードであ
っても、アプリケーションソフトウェアの変更によって
リードプロテクションを解除するとかでき、融通性のあ
るメモリカードシステムを横築することができるという
効果もある。
っても、アプリケーションソフトウェアの変更によって
リードプロテクションを解除するとかでき、融通性のあ
るメモリカードシステムを横築することができるという
効果もある。
第１図は本発明の一実施例を示すブロック図である。
１・・・メモリカード、２・・・ＲＡＭ、３・・・メモ
リ制御回路、４・・・リード−ゲート、５，８・・・デ
イレイドフリップフロップ、６・・・電池、７・・・ラ
イトゲート６
リ制御回路、４・・・リード−ゲート、５，８・・・デ
イレイドフリップフロップ、６・・・電池、７・・・ラ
イトゲート６
Claims (1)
- メモリからのデータ読出し可否を示す、外部から導入さ
れる読出し可否情報を保持する保持手段を有し、この読
出し可否情報に応じて前記メモリからのデータの読出し
可否の制御をし、また、前記保持手段に保持されている
読出し可否情報を外部へ導出するようにしたことを特徴
とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264391A JPH04139552A (ja) | 1990-10-01 | 1990-10-01 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264391A JPH04139552A (ja) | 1990-10-01 | 1990-10-01 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139552A true JPH04139552A (ja) | 1992-05-13 |
Family
ID=17402509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264391A Pending JPH04139552A (ja) | 1990-10-01 | 1990-10-01 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139552A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566311A (en) * | 1993-06-25 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory controller for reducing pass through current |
| WO2004001609A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム |
| WO2004001607A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
-
1990
- 1990-10-01 JP JP2264391A patent/JPH04139552A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566311A (en) * | 1993-06-25 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory controller for reducing pass through current |
| WO2004001609A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム |
| WO2004001607A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
| US7636826B2 (en) | 2002-06-25 | 2009-12-22 | Sony Corporation | Systems and methods for locking and exporting the locking of a removable memory device |
| US7962713B2 (en) | 2002-06-25 | 2011-06-14 | Sony Corporation | Memory device having secure non-volatile locking functionality |
| US8402240B2 (en) | 2002-06-25 | 2013-03-19 | Sony Corporation | Systems and methods for locking and exporting the locking of a removable memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980935A (en) | Volatile memory support system | |
| EP0236960A3 (en) | Photographic camera | |
| EP0620555A2 (en) | Electronic device having ferroelectric memory | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| KR0142033B1 (ko) | 마이크로 컴퓨터 | |
| JPH04139552A (ja) | メモリカード | |
| JPS63163552A (ja) | メモリカ−ド | |
| JPS6336454A (ja) | メモリカ−ド | |
| JPS6217299B2 (ja) | ||
| JPH1069336A (ja) | 集積回路 | |
| KR101393306B1 (ko) | 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
| JPH054039Y2 (ja) | ||
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JPH05143788A (ja) | メモリーカード | |
| JPH0445066Y2 (ja) | ||
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPH04105298A (ja) | 半導体メモリ集積回路 | |
| JPS6091464A (ja) | マイクロコンピユ−タ | |
| JPS62184554A (ja) | メモリ保護回路 | |
| JPS62256148A (ja) | 読出し専用メモリ集積回路 | |
| HU207593B (en) | Method and device for controlling storage | |
| JPS5914316A (ja) | 保護制御装置 | |
| JPH03278151A (ja) | 半導体記憶装置 |