JPH09204366A - バックアップ装置 - Google Patents

バックアップ装置

Info

Publication number
JPH09204366A
JPH09204366A JP992096A JP992096A JPH09204366A JP H09204366 A JPH09204366 A JP H09204366A JP 992096 A JP992096 A JP 992096A JP 992096 A JP992096 A JP 992096A JP H09204366 A JPH09204366 A JP H09204366A
Authority
JP
Japan
Prior art keywords
voltage
battery
write
flash memory
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP992096A
Other languages
English (en)
Inventor
Naoki Hirano
直樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP992096A priority Critical patent/JPH09204366A/ja
Publication of JPH09204366A publication Critical patent/JPH09204366A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 電源断時のフラッシュメモリのライト/イレ
ーズ動作を保証する。 【解決手段】 制御回路5、フラッシュメモリ6にそれ
ぞれ外部供給電圧が供給され、制御回路5によりフラッ
シュメモリ6におけるリード/ライト/イレーズが制御
される回路のバックアップ装置であって、制御回路5
が、ライト/イレーズ動作中はその旨を示すbusy信号を
出力するよう構成され、外部供給電圧の電圧レベルを監
視し、該電圧レベルが所定値まで下がるとその旨を示す
パワーダウン検出信号を出力する供給電源監視回路2
と、外部供給電圧の電圧レベルが所定値以下で、かつ、
制御回路5がライト/イレーズ動作中の場合にのみハイ
レベルの信号を出力する比較器4と、その出力がハイレ
ベルのときにのみ電池電圧を供給する内蔵電池3と、内
蔵電池3から電池電圧が供給されると、制御回路5およ
びフラッシュメモリ6への電圧供給を電池供給に切り替
える供給電源切替回路1とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フラッシュメモリ
をブート用として使用する回路に用いられ、停電等の電
源断の際のメモリ記憶内容の保存をバックアップするバ
ックアップ装置に関する。
【0002】
【従来の技術】従来、この種のバックアップ装置として
は、特開昭57-30197号公報に開示されたICメモリのバ
ックアップ装置がある。この公報によれば、図3に示す
ように、ICメモリ100とバブルメモリ101が接続
され、該ICメモリ100にスイッチ103を介して電
源104および電池105が接続され、さらに、ICメ
モリ100に停電検出回路102が接続された構成とな
っている。
【0003】通常はスイッチ103を電源104側に接
続して通電状態を作出する。停電時は、停電検出回路1
02の作用を介してスイッチ103を電池105側に接
続して、電池105を電源として通伝状態を作出する。
この回路では、停電時にはICメモリ100からバブル
メモリ101へ記憶内容が転送され、停電が回復すると
そのバブルメモリ101に転送されていた記憶内容がI
Cメモリ100に転送される。これにより、停電時にI
Cメモリの記憶内容を消去することなく保存できる。
【0004】
【発明が解決しようとする課題】近年、不揮発性メモリ
としてはフラッシュメモリが主流となってきており、こ
のフラッシュメモリに関する電源断時の動作を保証する
バックアップ機構の開発が望まれている。
【0005】従来の技術においては、バブルメモリを用
いてICメモリの記憶内容がバックアップされるもの
の、電源断時のICメモリにおけるライト/イレーズ動
作は保証されていないため、フラッシュメモリを用いた
場合には、ライト/イレーズ動作途中に電源断が生じる
と、電源供給が不十分な状態となってその動作が不安定
となってしまい、データの信頼性にかけるという問題が
ある。さらには、チップ自身が不安定な状態となってし
まい、素子破壊を起こすことも考えられる。
【0006】本発明の目的は、上記問題を解決し、電源
断時のフラッシュメモリのライト/イレーズ動作を保証
することができるバックアップ装置を提供する。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明は制御手段とこれに接続されたフラッシュメ
モリにそれぞれ外部供給電圧が供給され、前記制御手段
により前記フラッシュメモリにおけるリード/ライト/
イレーズが制御されるよう構成された回路のバックアッ
プ装置であって、前記制御手段が、ライト/イレーズ動
作中はその旨を示す動作信号を出力するよう構成され、
前記外部供給電圧の電圧レベルを監視し、該電圧レベル
が所定値まで下がるとその旨を示すパワーダウン検出信
号を出力する供給電源監視手段と、前記パワーダウン検
出信号および動作信号を入力とし、前記外部供給電圧の
電圧レベルが所定値以下で、かつ、前記制御手段がライ
ト/イレーズ動作中の場合にのみハイレベルの信号を出
力する比較手段と、前記比較手段の出力がハイレベルの
ときにのみ外部に対して電池電圧を供給する内蔵電池
と、前記内蔵電池から電池電圧が供給されると、前記制
御手段およびフラッシュメモリへの電圧供給を該電池電
圧供給に切り替える供給電源切替手段と、を有すること
を特徴とする。
【0008】この場合、前記供給電源切替手段が前記内
蔵電池から供給される電池電圧が所定値以上の状態で該
内蔵電池への供給電源の切り替えを行うようにしてもよ
い。
【0009】<作用>上記のように構成される本発明で
は、制御手段がフラッシュメモリに対してライト/イレ
ーズ動作中に例えば停電等による電源断が生じて外部供
給電圧が所定値まで下がった場合には、制御手段および
フラッシュメモリへの供給電圧が内蔵電池からの電池電
圧に切り替えられるので、その制御手段によるライト/
イレーズ動作が不安定となったり、チップが不安定な状
態となって素子破壊を起こしたりすることはない。
【0010】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【0011】図1は本発明の一実施例のバックアップ装
置の概略を示すブロック図で、図2はそのバックアップ
装置の動作を示したタイムチャートである。
【0012】本実施例のバックアップ装置は、制御回路
(CPU)5とこれに接続されたフラッシュメモリ6に
それぞれVcc端子を介して外部電源供給電圧Vが供給
され、制御回路5によりフラッシュメモリ6におけるリ
ード/ライト/イレーズが制御されるよう構成された回
路のバックアップ装置であって、供給電源切替回路1、
供給電源監視回路2、内蔵電池3、比較器4を備えた構
成となっている。
【0013】制御回路(CPU)5は、フラッシュメモ
リ6のリード/ライト/イレーズを制御する回路であ
り、ライト/イレーズ動作中にはその旨を示すbusy信号
c(動作信号)が出力される。
【0014】供給電源監視回路2は、電源供給ラインa
における電源電圧Vを監視し、該電源電圧Vが所定値ま
で下がると、パワーダウン検出信号bを出力する。ここ
では、電源電圧がV−0.25にまで下がると、パワー
ダウン検出信号bがアクティブとなる。
【0015】比較器4は、供給電源監視回路2から出力
されるパワーダウン検出信号bを一方の入力、制御回路
5から出力されるbusy信号cを他方の入力とし、比較結
果dを出力する。ここでは、比較結果dはパワーダウン
検出信号bとbusy信号cの双方がアクティブのときにの
みアクティブとなる。この比較器4は、AND回路等の
論理回路により実現することができる。
【0016】内蔵電池3は、電源断時に電池電圧供給を
行うものであり、比較器4から出力される比較結果dが
アクティブのときにのみ外部への電池電圧供給を行う。
本実施例では、この内蔵電池3の電池電圧供給により電
源断時の制御回路5およびフラッシュメモリ6への電源
供給がなされる。
【0017】供給電源切替回路1は、内蔵電池3の電池
電圧供給ラインeを入力とし、該電池電圧供給ラインe
に所定値の電池電圧が供給されると、制御回路5および
フラッシュメモリ6への電源供給ラインを内蔵電池3か
らの電池電圧供給ラインに切り替える。ここでは、供給
電源切替回路1は、内蔵電池3からの電池電圧供給ライ
ンeの電圧がV−0.25を超えたときに供給ラインの
切替を行う。
【0018】次に、この電源回路の動作を図2を参照し
て説明する。
【0019】電源供給ラインaにおける外部電源供給電
圧Vが定常状態のときは、制御回路(CPU)5および
フラッシュメモリ6にはVcc供給端子を介して外部電源
供給電圧(電源電圧)Vが供給され、フラッシュメモリ
6に対するリード/ライト/イレーズが行われる。この
状態では、供給電源監視回路2からのパワーダウン検出
信号bは非アクティブとなっており、比較器4の出力
(比較結果d)も非アクティブになっている。
【0020】ここで、停電などによる電源断によって電
源供給ラインaにおける電源電圧VがV−0.25まで
下がり非定常状態となると、そのことが供給電源監視回
路2によって検出され、パワーダウン検出信号bがアク
ティブになる。このとき、制御回路5がフラッシュメモ
リ6に対してライト/イレーズ制御中であれば、busy信
号cがアクティブとなっており、比較器4の出力(比較
結果d)はアクティブになる。ライト/イレーズ制御中
でなければ、busy信号cは非アクティブなので、比較器
4の出力(比較結果d)は非アクティブになる。
【0021】比較器4の出力(比較結果d)がアクティ
ブになると、内蔵電池3が電池電圧供給ラインeを介し
て電池電圧VT の供給を開始する。そして、電池電圧供
給ラインeにおける電池電圧VT がV−0.25を超え
た時点で、供給電源切替回路1が、制御回路5およびフ
ラッシュメモリ6への電源供給を内蔵電池3からの電池
電圧供給に切り替える。これにより、供給される電源電
圧の値は見かけ上一定の状態を保つこととなり、制御回
路5は、電源断により動作が停止されることなくフラッ
シュメモリ6に対するライト/イレーズ制御を行うこと
ができる。
【0022】電源断が解消され、電源供給ラインaにお
ける電源電圧Vが定常状態に戻ると、そのことが供給電
源監視回路2によって検出され、パワーダウン検出信号
bが非アクティブになる。パワーダウン検出信号bが非
アクティブになると、比較器4の出力(比較結果d)が
非アクティブになり、内蔵電池3による電池電圧の供給
がストップし、制御回路(CPU)5およびフラッシュ
メモリ6に外部電源供給電圧(電源電圧)が供給され
る。
【0023】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【0024】(1)制御手段がフラッシュメモリに対し
てライト/イレーズ動作中に例えば停電等による電源断
が生じて外部供給電圧が所定値まで下がった場合には、
制御手段およびフラッシュメモリへの供給電圧が内蔵電
池からの電池電圧に切り替えられ、その制御手段による
ライト/イレーズ動作が不安定となったり、チップが不
安定な状態となって素子破壊を起こしたりすることはな
いので、フラッシュメモリに書き込まれたデータの信頼
性を向上し、チップそのものの信頼性を向上することが
できるという効果がある。
【0025】(2)供給電源切替手段が内蔵電池から供
給される電池電圧が所定値以上の状態おいて供給電圧の
切り替えを行うものにおいては、電池電圧がライト/イ
レーズ動作に十分な電圧値となった状態で電池電圧の供
給がなされるので、さらに信頼性の高いバックアップ装
置を提供することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のバックアップ装置の概略を
示すブロック図である。
【図2】図2に示したバックアップ装置の動作を説明す
るためのタイムチャートである。
【図3】従来のバックアップ装置の構成の一例を示すブ
ロック図である。
【符号の説明】
1 供給電源切替回路 2 供給電源監視回路 3 内蔵電池 4 比較器 5 制御回路(CPU) 6 フラッシュメモリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 制御手段とこれに接続されたフラッシュ
    メモリにそれぞれ外部供給電圧が供給され、前記制御手
    段により前記フラッシュメモリにおけるリード/ライト
    /イレーズが制御される回路のバックアップ装置であっ
    て、 前記制御手段が、ライト/イレーズ動作中はその旨を示
    す動作信号を出力するよう構成され、 前記外部供給電圧の電圧レベルを監視し、該電圧レベル
    が所定値まで下がるとその旨を示すパワーダウン検出信
    号を出力する供給電源監視手段と、 前記パワーダウン検出信号および動作信号を入力とし、
    前記外部供給電圧の電圧レベルが所定値以下で、かつ、
    前記制御手段がライト/イレーズ動作中の場合にのみハ
    イレベルの信号を出力する比較手段と、 前記比較手段の出力がハイレベルのときにのみ外部に対
    して電池電圧を供給する内蔵電池と、 前記内蔵電池から電池電圧が供給されると、前記制御手
    段およびフラッシュメモリへの電圧供給を該電池電圧供
    給に切り替える供給電源切替手段と、を有することを特
    徴とするバックアップ装置。
  2. 【請求項2】 請求項1に記載のバックアップ装置にお
    いて、 前記供給電源切替手段は、前記内蔵電池から供給される
    電池電圧が所定値以上の状態で該内蔵電池への供給電源
    の切り替えを行うことを特徴とするバックアップ装置。
JP992096A 1996-01-24 1996-01-24 バックアップ装置 Pending JPH09204366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP992096A JPH09204366A (ja) 1996-01-24 1996-01-24 バックアップ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP992096A JPH09204366A (ja) 1996-01-24 1996-01-24 バックアップ装置

Publications (1)

Publication Number Publication Date
JPH09204366A true JPH09204366A (ja) 1997-08-05

Family

ID=11733539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP992096A Pending JPH09204366A (ja) 1996-01-24 1996-01-24 バックアップ装置

Country Status (1)

Country Link
JP (1) JPH09204366A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063209A (ja) * 2012-09-19 2014-04-10 Tdk Corp フラッシュメモリシステム、及び電源供給制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063209A (ja) * 2012-09-19 2014-04-10 Tdk Corp フラッシュメモリシステム、及び電源供給制御方法

Similar Documents

Publication Publication Date Title
JP3302847B2 (ja) 記憶装置
JP2004295964A (ja) 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
KR100471182B1 (ko) 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치
JPH08249244A (ja) データ保持回路
KR102300825B1 (ko) 반도체 기억 장치 및 플래쉬 메모리의 동작 방법
JPS5855591B2 (ja) バブルメモリ・ユニット用電源装置
JPH09204366A (ja) バックアップ装置
JPH10134558A (ja) 半導体メモリ応用装置の電源供給回路
KR0168529B1 (ko) 간이 교환장치의 정전시 메모리 보존 회로
US11307636B2 (en) Semiconductor storing apparatus and flash memory operation method
US6713778B2 (en) Register setting method and semiconductor device
KR100936849B1 (ko) 첫번째 유효한 nand 명령에 따른 구성설정의 마무리
JP2980704B2 (ja) プログラマブルコントローラ
CN113835512B (zh) 存储器存储装置的电源控制方法与存储器存储系统
US11404128B2 (en) Power control method for a memory storage device and a memory storage system
JPH05233474A (ja) 記憶内容保護方式
JPH0628267A (ja) 情報処理装置
JPH08200233A (ja) 給水ポンプ制御装置
JPH10293998A (ja) 不揮発性半導体記憶装置
JPS63291188A (ja) Icカ−ドのリ−ダ・ライタ
JP4684575B2 (ja) 半導体装置及びその制御方法
JPH10136575A (ja) 電気機器および電源供給制御回路
JPH04307613A (ja) 電子機器
JPH05143479A (ja) データ保持制御装置
JPS6260001A (ja) デジタルプロセス調節計