JPH0683492A - バックアップ電源監視回路 - Google Patents
バックアップ電源監視回路Info
- Publication number
- JPH0683492A JPH0683492A JP4230651A JP23065192A JPH0683492A JP H0683492 A JPH0683492 A JP H0683492A JP 4230651 A JP4230651 A JP 4230651A JP 23065192 A JP23065192 A JP 23065192A JP H0683492 A JPH0683492 A JP H0683492A
- Authority
- JP
- Japan
- Prior art keywords
- backup power
- power supply
- power source
- holding circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 バックアップ電源監視回路に関し、電源オン
オフスイッチをオフしてオンした時、バックアップ電源
の正常異常を正確に判断出来るバックアップ電源監視回
路の提供を目的とする。 【構成】 主電源とアース間に、電源オンオフスイッチ
１、ダイオードＤ１、バックアップ電源３が直列に接続
され、バックアップ電源３の一方の端子とアース間に、
電源オン時リセット信号を保持回路５に出力するパワー
オンリセット手段４と、セット信号が入力すると出力を
リセット信号が入力する迄Ｈレベルに保持し、リセット
信号が入力すると出力をセット信号が入力する迄Ｌレベ
ルに保持する保持回路５とを接続し、電源オンオフスイ
ッチ１とアース間に、保持回路５の出力を監視してバッ
クアップ電源３の正常異常の状態を監視し、電源オンオ
フスイッチ１をオフとしオンとした時、保持回路５の出
力がＬレベルの時、保持回路５にセット信号を送る監視
手段６を設けた構成とする。
オフスイッチをオフしてオンした時、バックアップ電源
の正常異常を正確に判断出来るバックアップ電源監視回
路の提供を目的とする。 【構成】 主電源とアース間に、電源オンオフスイッチ
１、ダイオードＤ１、バックアップ電源３が直列に接続
され、バックアップ電源３の一方の端子とアース間に、
電源オン時リセット信号を保持回路５に出力するパワー
オンリセット手段４と、セット信号が入力すると出力を
リセット信号が入力する迄Ｈレベルに保持し、リセット
信号が入力すると出力をセット信号が入力する迄Ｌレベ
ルに保持する保持回路５とを接続し、電源オンオフスイ
ッチ１とアース間に、保持回路５の出力を監視してバッ
クアップ電源３の正常異常の状態を監視し、電源オンオ
フスイッチ１をオフとしオンとした時、保持回路５の出
力がＬレベルの時、保持回路５にセット信号を送る監視
手段６を設けた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、主電源断時、揮発性記
憶素子のバックアップを行うバックアップ電源の正常異
常を監視するバックアップ電源監視回路の改良に関す
る。
憶素子のバックアップを行うバックアップ電源の正常異
常を監視するバックアップ電源監視回路の改良に関す
る。
【０００２】
【従来の技術】図３は従来例のバックアップ電源監視回
路のブロック図である。図３では、＋５Ｖの主電源とア
ース間に、電源オンオフスイッチ１、ダイオードＤ１，
Ｄ２、主電源と同じ電圧＋５Ｖのバックアップ電源３が
直列に接続され、ダイオードＤ１，Ｄ２の接続点とアー
ス間に、揮発性記憶素子２が接続され、電源オンオフス
イッチ１とアース間に、バックアップ電源３の正常異常
を監視するマイクロプロセッサ６’が接続されている。
路のブロック図である。図３では、＋５Ｖの主電源とア
ース間に、電源オンオフスイッチ１、ダイオードＤ１，
Ｄ２、主電源と同じ電圧＋５Ｖのバックアップ電源３が
直列に接続され、ダイオードＤ１，Ｄ２の接続点とアー
ス間に、揮発性記憶素子２が接続され、電源オンオフス
イッチ１とアース間に、バックアップ電源３の正常異常
を監視するマイクロプロセッサ６’が接続されている。
【０００３】ダイオードＤ１はバックアップ電源３より
マイクロプロセッサ６’に電流を供給しなくするもの
で、ダイオードＤ２はバックアップ電源３は通常乾電池
であるので主電源にて充電されなくするものである。
マイクロプロセッサ６’に電流を供給しなくするもの
で、ダイオードＤ２はバックアップ電源３は通常乾電池
であるので主電源にて充電されなくするものである。
【０００４】バックアップ電源３は、電源オンオフスイ
ッチ１のオフ等で＋５Ｖの主電源が断となっても揮発性
記憶素子２の記憶内容を正常に保つ為にバックアップす
るものであるが、電池の寿命等にて電圧が低下し異常に
なることもあり、主電源が断となった時、バックアップ
電源３が異常であると、揮発性記憶素子２の記憶内容が
破壊されるので、バックアップ電源３の正常，異常を監
視する必要がある。
ッチ１のオフ等で＋５Ｖの主電源が断となっても揮発性
記憶素子２の記憶内容を正常に保つ為にバックアップす
るものであるが、電池の寿命等にて電圧が低下し異常に
なることもあり、主電源が断となった時、バックアップ
電源３が異常であると、揮発性記憶素子２の記憶内容が
破壊されるので、バックアップ電源３の正常，異常を監
視する必要がある。
【０００５】この為に図３では、電源オンオフスイッチ
１をオンとし、正常に立ち上がった時点でマイクロプロ
セッサ６’は揮発性記憶素子２の一部の定められた領域
に所定のデータを書き込んでおき、電源オンオフスイッ
チ１がオフとなり再度オンとなった時、マイクロプロセ
ッサ６’は上記の領域のデータを読出し書き込んだデー
タと等しい時はバックアップ電源３は正常，異なる時は
異常であると判断している。
１をオンとし、正常に立ち上がった時点でマイクロプロ
セッサ６’は揮発性記憶素子２の一部の定められた領域
に所定のデータを書き込んでおき、電源オンオフスイッ
チ１がオフとなり再度オンとなった時、マイクロプロセ
ッサ６’は上記の領域のデータを読出し書き込んだデー
タと等しい時はバックアップ電源３は正常，異なる時は
異常であると判断している。
【０００６】
【発明が解決しようとする課題】しかしながら、揮発性
記憶素子２の一部の定められた領域に書き込んだ所定の
データは、電源オンオフスイッチ１をオフ，オンし読出
した時、バックアップ電源３が異常でも、必ず書き込ん
だデータと異なるとは限らない。
記憶素子２の一部の定められた領域に書き込んだ所定の
データは、電源オンオフスイッチ１をオフ，オンし読出
した時、バックアップ電源３が異常でも、必ず書き込ん
だデータと異なるとは限らない。
【０００７】バックアップ電源３が異常で、一部の定め
られた領域のデータを読出した時書き込んだデータと一
致しても、揮発性記憶素子２の全領域のデータの一部は
必ず異常であるので、異常と判断せねばならないのに、
読出したデータが書き込んだデータと一致すると正常と
誤判断するので、バックアップ電源３の正常異常を正確
に判断出来ない問題点がある。
られた領域のデータを読出した時書き込んだデータと一
致しても、揮発性記憶素子２の全領域のデータの一部は
必ず異常であるので、異常と判断せねばならないのに、
読出したデータが書き込んだデータと一致すると正常と
誤判断するので、バックアップ電源３の正常異常を正確
に判断出来ない問題点がある。
【０００８】本発明は、電源オンオフスイッチをオフし
てオンした時、バックアップ電源の正常異常を正確に判
断出来るバックアップ電源監視回路の提供を目的として
いる。
てオンした時、バックアップ電源の正常異常を正確に判
断出来るバックアップ電源監視回路の提供を目的として
いる。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、主電源とアース間に、
電源オンオフスイッチ１、揮発性記憶素子２のバックア
ップを行うバックアップ電源３より監視手段６向けの電
流を阻止するダイオードＤ１、該バックアップ電源３が
直列に接続され、該バックアップ電源３の一方の端子と
アース間に、電源オン時リセット信号を保持回路５に出
力するパワーオンリセット手段４と、セット信号が入力
すると出力をリセット信号が入力する迄Ｈレベルに保持
し、リセット信号が入力すると出力をセット信号が入力
する迄Ｌレベルに保持する該保持回路５とを接続し、該
電源オンオフスイッチ１とアース間に、該保持回路５の
出力を監視して該バックアップ電源３の正常異常の状態
を監視し、該電源オンオフスイッチ１をオフとしオンと
した時、該保持回路５の出力がＬレベルの時、該保持回
路５にセット信号を送る該監視手段６を設けた構成とす
る。
ック図である。図１に示す如く、主電源とアース間に、
電源オンオフスイッチ１、揮発性記憶素子２のバックア
ップを行うバックアップ電源３より監視手段６向けの電
流を阻止するダイオードＤ１、該バックアップ電源３が
直列に接続され、該バックアップ電源３の一方の端子と
アース間に、電源オン時リセット信号を保持回路５に出
力するパワーオンリセット手段４と、セット信号が入力
すると出力をリセット信号が入力する迄Ｈレベルに保持
し、リセット信号が入力すると出力をセット信号が入力
する迄Ｌレベルに保持する該保持回路５とを接続し、該
電源オンオフスイッチ１とアース間に、該保持回路５の
出力を監視して該バックアップ電源３の正常異常の状態
を監視し、該電源オンオフスイッチ１をオフとしオンと
した時、該保持回路５の出力がＬレベルの時、該保持回
路５にセット信号を送る該監視手段６を設けた構成とす
る。
【００１０】
【作用】本発明によれば、回路立ち上げ時、バックアッ
プ電源３にてパワーオンリセット手段４に電力が供給さ
れリセット信号を保持回路５に入力するので、保持回路
５の出力はＬレベルとなっている。
プ電源３にてパワーオンリセット手段４に電力が供給さ
れリセット信号を保持回路５に入力するので、保持回路
５の出力はＬレベルとなっている。
【００１１】次に電源オンオフスイッチ１をオンとして
も、パワーオンリセット手段４はその儘で保持回路５の
出力はＬレベルの儘である。監視手段６は保持回路５の
出力のＬレベルを認識し保持回路５にセット手段を入力
するので、保持回路５の出力はＨレベルとなる。
も、パワーオンリセット手段４はその儘で保持回路５の
出力はＬレベルの儘である。監視手段６は保持回路５の
出力のＬレベルを認識し保持回路５にセット手段を入力
するので、保持回路５の出力はＨレベルとなる。
【００１２】次に電源オンオフスイッチ１をオフにしオ
ンとしても、バックアップ電源３が正常ならパワーオン
リセット手段４には新たに電力が供給されないのでリセ
ット信号は出力せず、保持回路５の出力はＨレベルの儘
であり、監視手段６はバックアップ電源３が正常である
ことを認識する。
ンとしても、バックアップ電源３が正常ならパワーオン
リセット手段４には新たに電力が供給されないのでリセ
ット信号は出力せず、保持回路５の出力はＨレベルの儘
であり、監視手段６はバックアップ電源３が正常である
ことを認識する。
【００１３】バックアップ電源３が異常になっている
と、電源オンオフスイッチ１をオフ，オンした時、パワ
ーオンリセット手段４にはオフ時電力が供給されず、オ
ン時電力が供給されるので、リセット信号を保持回路５
に出力し保持回路５の出力はＬレベルとなるので、監視
手段６はバックアップ電源３の異常を認識することが出
来る。
と、電源オンオフスイッチ１をオフ，オンした時、パワ
ーオンリセット手段４にはオフ時電力が供給されず、オ
ン時電力が供給されるので、リセット信号を保持回路５
に出力し保持回路５の出力はＬレベルとなるので、監視
手段６はバックアップ電源３の異常を認識することが出
来る。
【００１４】この場合は、バックアップ電源３の正常，
異常を、監視手段６にて直接監視するのでバックアップ
電源３の正常，異常を正確に判断出来る。
異常を、監視手段６にて直接監視するのでバックアップ
電源３の正常，異常を正確に判断出来る。
【００１５】
【実施例】図２は本発明の実施例のバックアップ電源監
視回路のブロック図である。図２で図３の従来例と異な
る点は、ダイオードＤ１，Ｄ２の接続点とアース間に、
パワーオンリセット手段４，保持回路のフリップフロッ
プ５を設け、電源オンオフスイッチ１とアース間にバッ
フア７と監視手段のマイクロプロセッサ６を設けた点で
あるので、この異なる点を中心に以下説明する。
視回路のブロック図である。図２で図３の従来例と異な
る点は、ダイオードＤ１，Ｄ２の接続点とアース間に、
パワーオンリセット手段４，保持回路のフリップフロッ
プ５を設け、電源オンオフスイッチ１とアース間にバッ
フア７と監視手段のマイクロプロセッサ６を設けた点で
あるので、この異なる点を中心に以下説明する。
【００１６】パワーオンリセット手段４は、ダイオード
Ｄ１，Ｄ２の接続点の電圧ＶＢＢ（＋５Ｖ）を抵抗Ｒ
１，Ｒ２にて分圧し比較器７に入力し、基準電圧Ｖｒｅ
ｆと比較し、電圧ＶＢＢが断又は電圧低下にて５Ｖ以下
になり分圧した電圧が基準電圧Ｖｒｅｆ以下になった時
は比較器７はＨレベルを出力し、電圧ＶＢＢが５Ｖとな
り、分圧した電圧が基準電圧Ｖｒｅｆ以上になるとＬレ
ベルのリセット信号を出力するようになっている。
Ｄ１，Ｄ２の接続点の電圧ＶＢＢ（＋５Ｖ）を抵抗Ｒ
１，Ｒ２にて分圧し比較器７に入力し、基準電圧Ｖｒｅ
ｆと比較し、電圧ＶＢＢが断又は電圧低下にて５Ｖ以下
になり分圧した電圧が基準電圧Ｖｒｅｆ以下になった時
は比較器７はＨレベルを出力し、電圧ＶＢＢが５Ｖとな
り、分圧した電圧が基準電圧Ｖｒｅｆ以上になるとＬレ
ベルのリセット信号を出力するようになっている。
【００１７】この場合の抵抗Ｒ２に並列に接続されてい
るコンデンサＣは、電圧ＶＢＢが０Ｖから＋５Ｖに上昇
する際に、比較器７に入力する電圧の立ち上がりを、遅
らせ、フリップフロップ５のリセット動作を確実に行わ
せるものである。
るコンデンサＣは、電圧ＶＢＢが０Ｖから＋５Ｖに上昇
する際に、比較器７に入力する電圧の立ち上がりを、遅
らせ、フリップフロップ５のリセット動作を確実に行わ
せるものである。
【００１８】抵抗Ｒ１に並列に接続されているダイオー
ドＤ３は、電圧ＶＢＢが０になった場合、コンデンサ
Ｃ，ダイオードＤ３，比較器６，フリップフロップ５等
で、コンデンサＣの放電を早くする為のものである。
ドＤ３は、電圧ＶＢＢが０になった場合、コンデンサ
Ｃ，ダイオードＤ３，比較器６，フリップフロップ５等
で、コンデンサＣの放電を早くする為のものである。
【００１９】フリップフロップ５は、セット端子ＳにＬ
レベルの信号が入力すると、リセット端子ＲにＬレベル
の信号が入力する迄出力ＱをＨレベル、リセット端子Ｒ
にＬレベルの信号が入力するとセット端子ＳにＬレベル
の信号が入力する迄出力ＱをＬレベルとするものであ
る。
レベルの信号が入力すると、リセット端子ＲにＬレベル
の信号が入力する迄出力ＱをＨレベル、リセット端子Ｒ
にＬレベルの信号が入力するとセット端子ＳにＬレベル
の信号が入力する迄出力ＱをＬレベルとするものであ
る。
【００２０】バッフア７はオープンコレクタ型のトラン
ジスタを使用し、主電源の＋５Ｖ断時出力をオープンに
し、電圧ＶＢＢに接続されている抵抗Ｒ２でプルアップ
し出力をＨレベルに保ち、マイクロプロセッサ６よりＬ
レベルのセット信号が入力すると出力をＬレベルとする
ものである。
ジスタを使用し、主電源の＋５Ｖ断時出力をオープンに
し、電圧ＶＢＢに接続されている抵抗Ｒ２でプルアップ
し出力をＨレベルに保ち、マイクロプロセッサ６よりＬ
レベルのセット信号が入力すると出力をＬレベルとする
ものである。
【００２１】回路立ち上げ時、バックアップ電源３にて
パワーオンリセット手段４に電力が供給され比較器７よ
りはリセット信号としてＬレベルをフリップフロップ５
のリセット端子Ｒに入力するのでフリップフロップ５は
リセット状態となり出力ＱはＬレベルとなっている。
パワーオンリセット手段４に電力が供給され比較器７よ
りはリセット信号としてＬレベルをフリップフロップ５
のリセット端子Ｒに入力するのでフリップフロップ５は
リセット状態となり出力ＱはＬレベルとなっている。
【００２２】次に電源オンオフスイッチ１をオンとして
も、パワーオンリセット手段４何の変化もしないのでフ
リップフロップ５の出力はＬレベルの儘である。マイク
ロプロセッサ６はフリップフロップ５の出力のＬレベル
を認識しＬレベルのセット信号をバッフア７経由でフリ
ップフロップ５のセット端子Ｓに入力しフリップフロッ
プ５をセット状態にし出力ＱをＨレベルとする。
も、パワーオンリセット手段４何の変化もしないのでフ
リップフロップ５の出力はＬレベルの儘である。マイク
ロプロセッサ６はフリップフロップ５の出力のＬレベル
を認識しＬレベルのセット信号をバッフア７経由でフリ
ップフロップ５のセット端子Ｓに入力しフリップフロッ
プ５をセット状態にし出力ＱをＨレベルとする。
【００２３】次に電源オンオフスイッチ１をオフにしオ
ンとしても、バックアップ電源３が正常ならパワーオン
リセット手段４は何の変化もしないので比較器７の出力
はＬレベルの儘でフリップフロップ５の出力ＱはＨレベ
ルの儘でマイクロプロセッサ６はバックアップ電源３が
正常であることを認識する。
ンとしても、バックアップ電源３が正常ならパワーオン
リセット手段４は何の変化もしないので比較器７の出力
はＬレベルの儘でフリップフロップ５の出力ＱはＨレベ
ルの儘でマイクロプロセッサ６はバックアップ電源３が
正常であることを認識する。
【００２４】バックアップ電源３が異常になっている
と、電源オンオフスイッチ１をオフ，オンした時、パワ
ーオンリセット手段４にはオフ時電力が供給されず、オ
ン時電力が供給されるので、比較器７の出力の、マイク
ロプロセッサ５のリセット端子Ｒへの入力は一端Ｈレベ
ルになりＬレベルになるのでフリップフロップ５はリセ
ット状態となり、フリップフロップ５の出力はＬレベル
となるので、マイクロプロセッサ６はバックアップ電源
３の異常を認識することが出来る。
と、電源オンオフスイッチ１をオフ，オンした時、パワ
ーオンリセット手段４にはオフ時電力が供給されず、オ
ン時電力が供給されるので、比較器７の出力の、マイク
ロプロセッサ５のリセット端子Ｒへの入力は一端Ｈレベ
ルになりＬレベルになるのでフリップフロップ５はリセ
ット状態となり、フリップフロップ５の出力はＬレベル
となるので、マイクロプロセッサ６はバックアップ電源
３の異常を認識することが出来る。
【００２５】この場合は、バックアップ電源３の正常，
異常を、マイクロプロセッサ６にて直接監視するのでバ
ックアップ電源３の正常，異常を正確に判断出来る。
異常を、マイクロプロセッサ６にて直接監視するのでバ
ックアップ電源３の正常，異常を正確に判断出来る。
【００２６】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、バックアップ電源の正常，異常を、監視手段にて直
接監視するので、バックアップ電源の正常，異常を正確
に判断出来る効果がある。
ば、バックアップ電源の正常，異常を、監視手段にて直
接監視するので、バックアップ電源の正常，異常を正確
に判断出来る効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のバックアップ電源監視回路
のブロック図、
のブロック図、
【図３】は従来例のバックアップ電源監視回路のブロッ
ク図である。
ク図である。
１は電源オンオフスイッチ、 ２は揮発性記憶素子、 ３はバックアップ電源、 ４はパワーオンリセット手段、 ５は保持回路，フリップフロップ、 ６は監視手段，マイクロプロセッサ、 ６’はマイクロプロセッサ、 ７は比較器、 ８はバッフア、 Ｄ１〜Ｄ３はダイオード、 Ｒ１〜Ｒ３は抵抗、 Ｃはコンデンサ、 Ｖｒｅｆは基準電圧を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳原 隆洋 愛知県名古屋市中区錦１丁目19番24号 富 士通名古屋通信システム株式会社内
Claims (1)
- 【請求項１】 主電源とアース間に、電源オンオフスイ
ッチ（１）、揮発性記憶素子（２）のバックアップを行
うバックアップ電源（３）より監視手段（６）向けの電
流を阻止するダイオード（Ｄ１）、該バックアップ電源
（３）が直列に接続され、該バックアップ電源（３）の
一方の端子とアース間に、電源オン時リセット信号を保
持回路（５）に出力するパワーオンリセット手段（４）
と、セット信号が入力すると出力をリセット信号が入力
する迄Ｈレベルに保持し、リセット信号が入力すると出
力をセット信号が入力する迄Ｌレベルに保持する該保持
回路（５）とを接続し、該電源オンオフスイッチ（１）
とアース間に、該保持回路（５）の出力を監視して該バ
ックアップ電源（３）の正常異常の状態を監視し、該電
源オンオフスイッチ（１）をオフとしオンとした時、該
保持回路（５）の出力がＬレベルの時、該保持回路
（５）にセット信号を送る該監視手段（６）を設けたこ
とを特徴とするバックアップ電源監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230651A JPH0683492A (ja) | 1992-08-31 | 1992-08-31 | バックアップ電源監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230651A JPH0683492A (ja) | 1992-08-31 | 1992-08-31 | バックアップ電源監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683492A true JPH0683492A (ja) | 1994-03-25 |
Family
ID=16911141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230651A Withdrawn JPH0683492A (ja) | 1992-08-31 | 1992-08-31 | バックアップ電源監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683492A (ja) |
-
1992
- 1992-08-31 JP JP4230651A patent/JPH0683492A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| US5537584A (en) | Power instability control of a memory card and a data processing device therefor | |
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| JPH10503920A (ja) | パワーオンリセット回路 | |
| JPH0460245B2 (ja) | ||
| JPH0683492A (ja) | バックアップ電源監視回路 | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP3662409B2 (ja) | 電源監視回路及びその電源監視方法 | |
| JPH0142002B2 (ja) | ||
| JPH0519911A (ja) | 電源回路 | |
| JP3034741B2 (ja) | 電源バックアップ装置 | |
| KR900008241Y1 (ko) | 스태틱 램의 메모리 데이터 백업회로 | |
| JPS6315954Y2 (ja) | ||
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| KR0159407B1 (ko) | 마이콤 정전 감지 장치 | |
| JPH04233645A (ja) | メモリバックアップ回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JP2953103B2 (ja) | 車載用制御装置 | |
| KR920002393Y1 (ko) | 전압감지에 의한 메모리 백업회로 | |
| JPS6231372B2 (ja) | ||
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH0251717A (ja) | メモリの電源バックアップ回路 | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| JPH02155012A (ja) | メモリ回路の電源供給装置 | |
| JPS60231225A (ja) | リセツト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |