JPH0251717A - メモリの電源バックアップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ダイナミックＲＡＭなどのメモリの電源バッ
クアップ回路に関する。

［従来の技術］ 従来のこの種の電源バックアップ回路としては、第３図
に示すものが知られている。第３図において１はバック
アップ用バッテリーであって、このバッテリー１の正極
側にはバッテリー電圧を＋５Ｖ（ボルト）に安定化する
ための定電圧回路２が接続されており、この定電圧回路
２の出力端に第１のＰＮＰ型トランジスタＱ１のエミッ
タおよびコレクタを介してバックアップを要するメモリ
であるＲＡＭ３の電源端子ｖＲが接続されている。

上記ＲＡＭ３の電源端子ＶＲには、第２のＰＮＰ型トラ
ンジスタＱ２のコレクタおよびエミッタを介して図示し
ないシステム電源の＋５Ｖ端子が接続されている。上記
トランジスタＱ２のベースには電源オン時にハイレベル
からローレベルに反転するシステムリセット信号ＡＣＬ
が入力されるＡＣＬ端子が接続されており、エミッタ・
コレクタ間にはシステム電源への逆流防止用ダイオード
５が介在されている。

また、前記バックアップ用バッテリー１の正極側には、
電圧検出回路６が接続されている。この電圧検出回路６
は、上記バックアップ用バッテリー１のバッテリー電圧
を分割抵抗Ｒ１，Ｒ２で分割して電源検出端子ＶＴで検
出し、予め設定されている基準電圧と比較してバッテリ
ー電圧が基準電圧以下であることを検知すると負論理の
検知信号ＬＢＯをローレベルからハイレベルに反転させ
るものであり、この検知信号ＬＢＯの出力端子ＯＵＴは
２人力負論理ＡＮＤゲート７の一方の入力端子に接続さ
れている。なお、基準電圧はバッテリー１の放電終止電
圧に等しいか若干高い電圧に設定する。上記ＡＮＤゲー
ト７の他方の入力端子には、前記ＡＣＬ端子がインバー
タ８を介して接続されており、上記ＡＮＤゲート７の出
力端子は２人力ＮＯＲゲート９の両入力端子に接続され
ている。上記ＮＯＲゲート９の出力端子はベース抵抗１
０を介して第１のトランジスタＱ１のベースに接続され
ている。なお、上記ＡＮＤゲート７およびＮＯＲゲート
９の動作電圧は前記定電圧回路２から出力される＋５Ｖ
電圧を用いている。

さらに、前記バックアップ用バッテリー１の正極側には
ダイオード１１と抵抗１２とからなる充電回路を介して
前記システム電源の＋１２Ｖ端子が接続されており、電
源オン時、上記バッテリー１はこの＋１２Ｖ電圧によっ
て充電される。

次に、上記従来回路の動作について第４図に示す信号波
形図を参照しながら説明する。今、バックアップ用バッ
テリー１が充分に充電されている状態でシステムの電源
がオフされたものとする。

このとき、システムリセット信号ＡＣＬはハイレベルと
なるから第２のトランジスタＱ２はオフ動作する。また
、電圧検出回路６の検知信号ＬＢＯはローレベル、イン
バータ８によって反転されたシステムリセット信号ＡＣ
Ｌもローレベルとなるから第１のトランジスタＱ１はオ
ン動作する。この結果、バックアップ用バッテリー１の
バッテリー電圧が定電圧回路２により安定化されて出力
された＋５ｖ電圧が第１のトランジスタＱ１を介してＲ
ＡＭ３の電源端子ＶＲに印加され、ＲＡＭＢ内のデータ
消失が防止される。

その後、システム’ｉｓが投入され、＋５ｖ端子の電圧
が次第に上昇して＋５Ｖとなり、時点ｔ。

にてシステムリセット信号ＡＣＬがハイレベルからロー
レベルに反転すると、第１のトランジスタＱ１がオフ動
作し、第２のトランジスタＱ２がＯＮ動作する。この結
果、ＲＡＭ３の電源端子ＶＲにはシステム電源の＋５ｖ
端子から＋５ｖ電圧が第２のトランジスタＱ２を介して
印加されるので、データの読出しおよび書込みが可能と
なる。

しかも、第１のトランジスタＱ１がオフ動作しているの
でシステム電源からの＋５ｖ電圧が定電圧回路２に印加
されることはなく、定電圧回路２が破壊されるおそれは
ない。

またその後、システム電源がオフされ、時点ｔ１にてシ
ステムリセット信号ＡＣＬがハイレベルに反転すると、
前述したように第１のトランジスタＱ１がオン、第２の
トランジスタＱ２がオフ動作してバックアップ用バッテ
リー１によるバックアップが開始される。このとき、電
圧検出回路６において常時バッテリー電圧が基準電圧と
比較されており、時点ｔ３にてバッテリー電圧が基準電
圧以下であることが検知されると電圧検出回路６の検知
信号ＬＢＯがローレベルからハイレベルに反転する。こ
の結果、第１のトランジスタＱ１がオフ動作し、定電圧
回路２からＲＡＭ３への＋５Ｖｍ圧供給が禁止されるの
で、バッテリー１の電圧が放電終止電圧以下にはならず
バッテリー１の過放電が防止される。

［発明が解決しようとする課題］ 上述したように、バックアップ用バッテリー１のバッテ
リー電圧を定電圧回路２で安定化して＋５Ｖ電圧を生成
し、システム電源のオフ時に第１のトランジスタＱ１を
オンさせて上記＋５Ｖ電圧をＲＡＭ３の電源端子ＶＲに
印加することによりＲＡＭＢ内のデータ消失を防ぐよう
にした従来のＲＡＭ３の電源バックアップ回路において
は、電源オン時に第１のトランジスタＱ１をオフ動作さ
せてシステム電源からの＋５Ｖ電圧が定電圧回路２へ印
加されるのを防止して定電圧回路２の破壊を防ぐととも
に、電源オフ時にバックアップ用バッテリー１のバッテ
リー電圧がバッテリー１の放電終止電圧と同等または若
干高（設定されている基準電圧以下になると上記第１の
トランジスタＱ１をオフさせてバッテリー１の過放電を
防止していたが、上記第１のトランジスタＱ１のオン／
オフを切換えるために比較的高価なＡＮＤゲート７やＮ
ＯＲゲート９が必要であり、また、これらのゲー１−７
．９の動作電圧を得るために定電圧回路２からの信号ラ
インが必要で、回路構成の高コスト化および複雑化を招
き、当該電源バッファ・ンブ回路を用いたシステム機器
の小型化が困難となる不具合があった。

そこで本発明は、簡単かつ安価な構成で定電圧回路の破
壊やバックアップ用バッテリーの過放電を防止でき、シ
ステム機器の小型化をはかり得るメモリの電源バックア
ップ回路を提供しようとするものである。

［課題を解決するための手段］ 本発明の電源バックアップ回路は、バックアップ用バッ
テリーのバッテリー電圧を検出して予め設定されている
基準電圧と比較し、バッテリー電圧が基準電圧以下であ
ることを検知すると検知信号を出力する電圧検出回路を
設けるとともに、バッテリー電圧を安定化するための定
電圧回路とメモリとの間に電圧検出回路からの検知信号
によりオフ動作するスイッチング素子を介在させ、かつ
電源オン時にローレベルとなるシステムリセット信号を
入力するシステムリセット信号入力端子と電圧検出回路
におけるバッテリー電圧検出端子との間に、信号入力端
子から電圧検出端子への信号を阻止するダイオードを介
在させたものである。

［作用］ このような構成の７！！源バツバツクアップであれば、
電源オフ時にはバックアップ用バッテリーからのバッテ
リー電圧が定電圧回路により安定化され、メモリに供給
されてメモリのバックアップがなされる。この状態で、
電圧検出回路によりバ・ソテリー電圧が基準電圧以下で
あることが検知されると電圧検出回路から検知信号が出
力され、スイッチング素子がオフ動作して定電圧回路か
らメモリへの電源供給が禁止される。この結果、基準電
圧をバッテリーの放電終止電圧と同等または若干高く設
定することによりバッテリーの過放電が防止される。ま
た、システム電源が投入された場合には、ローレベルの
システムリセット信号によって電源検出回路におけるバ
ッテリー電圧検出端子の電圧が急激に降下するので、電
圧検出回路から検知信号が出力されてスイッチング素子
がオフ動作する。この結果、定電圧回路の破壊が防止さ
れる。

［実施例］ 以下、本発明の一実施例を図面を参照しながら説明する
。

第１図は本発明の一実施例を示す回路図である。

本実施例の回路が従来回路と異なる点は、バ・ツクアッ
プ用バッテリー１のバッテリー電圧を分圧抵抗Ｒ１，Ｒ
２により分割して検出する電圧検出回路６のバッテリー
電圧検出端子ＶＴに、システム電源オン時にハイレベル
からローレベルに反転するシステムリセット信号ＡＣＬ
が入力されるＡＣＬ端子を接続し、この接続ライン上に
ＡＣＬ端子から電圧検出端子ＶＴへの信号を阻止するダ
イオード１３を介在させた点と、上記電圧検出回路６に
おいてバッテリー電圧が予め設定されている基４１電圧
以下であるときローレベルから／Ｘイレルに反転する負
論理の検知信号ＬＢＯの出力端子ＯＵＴをベース抵抗１
０を介して第１のトランジスタＱ１のベースに直接接続
した点であり、この他は従来回路と同様なので第３図と
同一部分には同一符号を付して詳しい説明は省略する。

なお、基準電圧がバッテリー１の放電終止電圧と同等ま
たは若干高く設定されていることも従来と同様である。

次に、このような構成の本実施例回路の動作について第
２図に示す信号波形図を参照しながら説明する。

今、バックアップ用バッテリー１が充分に充電されてい
る状態でシステムの電源がオフされたものとする。この
とき、システムリセット信号ＡＣＬはハイレベルとなる
から第２のトランジスタＱ２はオフ動作する。また、電
圧検出回路６のバッテリー電圧検出端子ＶＴにて検出さ
れるバッテリー電圧（ＥＸ　［Ｒ２／　（Ｒ１＋Ｒ２）
］　　：　Ｅはバッテリー１の正極側電位）は基準電圧
よりも充分に高いので電圧検出回路６の検知信号ＬＢＯ
はローレベルとなり、第１のトランジスタＱ１はオン動
作する。この結果、バックアップ用バッテリー１のバッ
テリー電圧Ｅが定電圧回路２により安定化されて出力さ
れた＋５Ｖ電圧が第１のトランジスタＱ１を介してＲＡ
Ｍ３の電源端子ＶＲに印加され、ＲＡＭＢ内のデータ消
失が防止される。

この後、システム電源が投入され、＋５ｖ端子の電圧が
次第に上昇して＋５Ｖとなり、時点ｔ。

にてシステムリセット信号ＡＣＬがノ＼イレベルからロ
ーレベルに反転すると、第２のトランジスタＱ２はＯＮ
動作する。また、電圧検出回路６におけるバッテリー電
圧検出端子ｖＴの電位はＡＣＬ端子がローレベルのため
に急激に降下して見かけ上口−レベル状態となる。この
ため、電圧検出回路６においてはバッテリー電圧が基準
電圧以下であることを検知したときと同様に作用し、検
知信号ＬＢＯがハイレベルとなって第１のトランジスタ
Ｑ１がオフ動作する。この結果、ＲＡＭ３の電源端子ｖ
Ｒにはシステム電源の＋５Ｖ端子から＋５Ｖ電圧が第２
のトランジスタＱ２を介して印加されるので、データの
読出しおよび書込みが可能となり、かつ、第１のトラン
ジスタＱ１がオフ動作しているのでシステム電源からの
＋５Ｖ電圧が定電圧回路２に印加されることはなく、定
電圧回路２が破壊されるおそれはない。

なお、システム電源がオンの状態では１２Ｖ端子からバ
ックアップ用バッテリー１に対して１２Ｖ＠圧が印加さ
れており、これによりバッテリ１は充電されている。

そして、その後、システム電源がオフされ、時点ｔ１に
てシステムリセット信号ＡＣＬがハイレベルに反転する
と、前述したように第１のトランジスタＱ１がオン、第
２のトランジスタＱ２がオフ動作してバックアップ用バ
ッテリー１によるバックアップが開始される。このとき
、電圧検出回路６において常時バッテリー電圧が基準電
圧と比較されており、時点ｔ３にてバッテリー電圧が基
準電圧以下であることが検知されると電圧検出回路６の
検知信号ＬＢＯがローレベルからハイレベルに反転する
。この結果、第１のトランジスタＱ１がオフ動作し、定
電圧回路２からＲＡＭ３への＋５Ｖ？ｉＳ圧供給が禁止
されるので、バッテリー電圧が放電終止電圧以下に〆は
ならず、バッテリー１の過放電が防止される。

このように、バックアップ用バッテリー１のバッテリー
電圧を定電圧回路２で安定化して＋５Ｖ電圧を生成し、
システム電源のオフ時に第１のトランジスタＱ１をオン
させて上記＋５Ｖ電圧をＲＡＭ３の電源端子ｖＲに印加
することによりＲＡＭＢ内のデータ消失を防ぐようにし
た本実施例回路においては、電源オン時に電圧検出回路
６におけるバッテリー電圧検出端子ＶＴを見かけ上口−
レベル状態として第１のトランジスタＱ１をオフ動作さ
せることによりシステム電源からの＋５ｖ電圧が定電圧
回路２へ印加されないようにしたので、定電圧回路２の
破壊が防止される。また、電源オフ時にバックアップ用
バッテリー１のバッテリー電圧が放電終止電圧と同等ま
たは若干高い基準電圧になると上記第１のトランジスタ
Ｑ１をオフさせて定電圧回路２から＋５Ｖ７Ｍ圧が出力
されるのを禁止したので、バッテリー１の過放電も防止
される。

したがって、本実施例によれば、従来と同様に定電圧回
路２の破壊およびバックアップ用バッテリー１の過放電
を防止しつつＲＡＭ３の安定な電源バックアップを実現
できるのは勿論のこと、第３図の従来回路と第１図の本
実施例回路とを比較すれば明らかなように、従来必要で
あった比較的高価なＡＮＤゲート７およびＮＯＲゲート
９を省略でき、また、当然に定電圧回路２から両ゲート
７．９への信号ラインも省略できるので、構成の簡略化
および低コスト化をはかり得る。この結果、電源バンク
アップを要するＲ　Ａ　Ｍ　３を用いたシステムの小型
化も容易となる。

なお、シ・ステム電源オン時においてバックアップ用バ
ッテリー１に対する充電回路等が故障してバックアップ
用バッテリー１の充電が行なわれず、バッテリー１の放
電が進んでシステム電源オン中にバッテリー電圧が基準
電圧以下となった場合、システム電源がオフされても検
出信号ＬＢＯはノ＼イレベルのままであり第１のトラン
ジスタＱ１はオン動作せず、バッテリー１の過放電が防
止されるのは勿論である。

［発明の効果］ 以上詳述したように、本発明によれば、簡単かつ安価な
構成で定電圧回路の破壊やバックアップ用バッテリーの
過放電を防止でき、システム機器の小型化をはかり得る
メモリの電源バックアップ回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は同実施例の動作を説明するための信号波形図、第３図
は従来例の構成を示す回路図、第４図は同従来例の動作
を説明するための信号波形図である。 １・・・バックアップ用バッテリー　２・・・定電圧回
路、３・・・ＲＡＭ、６・・・電圧検出回路、１３・・
・ダイオード、Ｑｌ・・・第１のトランジスタ、Ｑ２・
・・第２のトランジスタ。 出願人代理人　弁理士　鈴江武彦 工 」 工 工 」工一

Claims (1)

【特許請求の範囲】
1. 電源オフ時にバックアップ用バッテリーからのバッテリ
   ー電圧を定電圧回路により安定化してメモリへ供給する
   メモリの電源バックアップ回路において、前記バッテリ
   ー電圧を検出して予め設定されている基準電圧と比較し
   、バッテリー電圧が基準電圧以下であることを検知する
   と検知信号を出力する電圧検出回路と、前記定電圧回路
   とメモリとの間に介在され前記電圧検出回路からの検知
   信号に応じてオフ動作するスイッチング素子と、電源オ
   ン時にローレベルとなるシステムリセット信号を入力す
   るシステムリセット信号入力端子と、この信号入力端子
   と前記電圧検出回路におけるバッテリー電圧検出端子と
   の間に信号入力端子から電圧検出端子への信号を阻止す
   る方向に介在されるダイオードとからなることを特徴と
   するメモリの電源バックアップ回路。