JP2003047150A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2003047150A JP2003047150A JP2001227680A JP2001227680A JP2003047150A JP 2003047150 A JP2003047150 A JP 2003047150A JP 2001227680 A JP2001227680 A JP 2001227680A JP 2001227680 A JP2001227680 A JP 2001227680A JP 2003047150 A JP2003047150 A JP 2003047150A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- circuit
- power supply
- power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Charge By Means Of Generators (AREA)
Abstract
実現すること。 【解決手段】電源回路10は、第1電源ラインBATT
を介してバッテリ1から常時給電を受けると共に、第2
電源ラインVBを介してIGスイッチ2のON時にのみ
バッテリ1から給電を受ける。電源回路10において、
定電圧回路部20は、トランジスタ22を介してトラン
ジスタ21のベース電流を制御することで定電圧VOM
を生成する。タイマ回路部30は、IGスイッチ2の開
閉状態を検出するためのコンパレータ33と、該コンパ
レータ33の出力を一定時間遅らせる遅延回路35と、
コンパレータ33及び遅延回路35の出力が共にIGス
イッチ2のON相当であれば定電圧生成停止の旨の信号
を出力するOR回路36とから構成される。タイマ回路
部30によれば、IGスイッチ2がOFFされる時、所
定の設定時間経過後に定電圧回路部20による定電圧生
成が停止される。
Description
等に用いられる電源回路に関するものである。
力コンデンサの大容量化の問題やコネクタ端子等の接触
不良の問題があり、これを解決する技術として、特開平
11−266547号公報に示すものがある。
に、バッテリ61から常時給電を受ける第1電源ライン
BATTと、イグニッションスイッチ等からなるスイッ
チ手段62が閉じている場合にのみバッテリ61からの
給電を受ける第2電源ラインVBとを備え、第2電源ラ
インVBに主定電圧回路63を、第1電源ラインBAT
Tに補助定電圧回路64をそれぞれ設けている。そし
て、これら定電圧回路63,64により第3電源ライン
DLへの給電を行うようにしている。主定電圧回路63
はトランジスタ63aと定電圧制御IC63bよりな
り、補助定電圧回路64はトランジスタ64aと定電圧
制御IC64bよりなる。また、停止制御回路65を設
け、第2電源ラインVBへの給電が所定の許容時間以上
途絶えた場合に、停止制御回路65により補助定電圧回
路64の動作を停止させるようにしている。
ら第3電源ラインDLへの給電が行われ、スイッチ手段
62が開いた直後には補助定電圧回路64から第3電源
ラインDLへの給電が行われる。また、例えば電源端子
コネクタの接触不良等により第2電源ラインVBが瞬断
された場合には、主定電圧回路63に代わって補助定電
圧回路64により定電圧が出力される。この場合、補助
定電圧回路64の出力電圧は主定電圧回路63の出力電
圧よりも低く設定されている。
回路で実現する場合、例えばスイッチ手段62が開いて
主定電圧回路63の定電圧出力が停止し、その後、補助
定電圧回路64の定電圧出力が開始される際に、出力電
圧の落ち込みが発生してしまう。その落ち込み電圧によ
っては低電圧リセットがかかる可能性もある。
62がON(閉)からOFF(開)に切り替えられた
時、それまで作動していた主定電圧回路63が非作動に
なり、それに代わって補助定電圧回路64が非作動から
作動状態となる。このとき、スイッチ手段62の開放後
に補助定電圧回路64の出力電圧が上昇するまでに時間
を要するため、電源回路としての出力電圧の落ち込みが
発生してしまう。
複数の定電圧回路を設け、各々で定電圧を生成するもの
もある。近年では、車載バッテリの消費電力を低減すべ
く定電圧の低電圧化も図られており、例えばセンサ用の
定電圧とCPU駆動用の定電圧とを別個に生成し出力す
るものが実用化されている。こうした電源回路では、各
定電圧回路に対し、イグニッションスイッチ等のスイッ
チ手段を介して定電圧生成用の電源電圧が入力され、ス
イッチ手段が開放されることで、定電圧生成が停止され
るようになっていた。しかしながら今後は、低消費電力
化の要求が更に強まり、定電圧の多様化も進むと考えら
れるため、電源回路の構成も更なる簡素化が望まれてい
る。
上記問題に着目してなされたものであって、第1の目的
は、構成の簡素化を図りつつ、所望の定電圧生成を実現
することであり、第2の目的は、複数の定電圧出力を行
う電源回路において構成の簡素化を図ることである。
は、電源から常時給電を受ける電源ラインの途中に定電
圧回路が設けられており、電源スイッチ手段が閉状態に
ある場合に前記定電圧回路による定電圧生成が行われ
る。また、電源スイッチ手段の開閉状態に応じた電圧を
取り込むタイマ回路が設けられており、このタイマ回路
によれば、電源スイッチ手段が閉状態から開放される
時、所定の設定時間経過後に定電圧回路による定電圧生
成が停止される。
により電源ラインが瞬断されても、電源遮断の時間がタ
イマ回路の設定時間よりも短ければ、定電圧回路の定電
圧生成が停止されることはなく、定電圧が継続的に出力
される。これに対し、電源遮断の時間がタイマ回路の設
定時間に達すると、タイマ回路により定電圧回路の定電
圧生成が停止される。本発明によれば、大容量の出力コ
ンデンサを設けなくとも電源瞬断時に対処できる。ま
た、2つの定電圧回路を切り替えて使用する必要がない
ため、既述の従来技術(特開平11−266547号公
報)とは異なり電源スイッチ手段の切り換え時における
不用意な出力電圧の落ち込みが防止できる。その結果、
構成の簡素化を図りつつ、所望の定電圧生成動作を実現
することができる。
記載したように、電源スイッチ手段の開閉状態を検出す
る検出回路と、該検出回路の出力を一定時間遅らせる遅
延回路と、前記検出回路及び遅延回路の出力が共に電源
スイッチ手段の開放相当であれば定電圧生成停止の旨の
信号を出力する論理回路とから構成されると良い。この
場合、論理回路の出力により定電圧生成の許可又は停止
が適正に行われるようになる。
給電を受ける電源ラインと、電源スイッチ手段を介して
給電を受ける電源ラインとが設けられ、前記定電圧回路
は、前記2系統の電源ラインより各々ダイオードを介し
て電源が供給される。この場合、定電圧回路への電源供
給を2系統で行うことで、より信頼性の高い電源回路が
実現できる。
定電圧回路は、電源スイッチ手段が閉状態にある場合に
定電圧生成を行い、第1の定電圧を出力する。第2の定
電圧回路は、電源から常時給電を受ける電源ラインの途
中に設けられ、第2の定電圧を出力する。また特に、第
2の定電圧回路は、第1の定電圧回路による第1の定電
圧出力を取り込み、その第1の定電圧に応じて定電圧生
成が許可又は停止される。
1の定電圧回路による定電圧出力が開始され、その定電
圧出力を受けて第2の定電圧回路による定電圧出力も開
始される。また、電源スイッチ手段が開くと、第1の定
電圧回路による定電圧出力が停止され、その定電圧出力
停止を受けて第2の定電圧回路による定電圧出力も停止
される。従って、第2の定電圧回路が常時給電の電源ラ
インの途中に設けられる構成であっても、定電圧生成の
許可又は停止が適正に行われる。かかる場合、第2の定
電圧回路について定電圧生成の許可又は停止を判定する
ための煩雑な回路を必要としない。それ故、複数の定電
圧出力を行う電源回路において、構成の簡素化を図るこ
とができる。
電圧レベル又は異なる電圧レベルの何れであっても良
く、更に第2の定電圧は単一であること以外に、複数で
あっても良い。
したように、電源スイッチ手段の開閉状態に応じた電圧
を取り込むタイマ回路を設け、該タイマ回路は、前記電
源スイッチ手段が閉状態から開放される時、所定の設定
時間経過後に前記第1の定電圧回路による定電圧生成を
停止すると良い。この場合、電源端子コネクタの接触不
良等により電源ラインが瞬断されても、電源遮断の時間
がタイマ回路の設定時間よりも短ければ、第1の定電圧
回路による定電圧出力が継続的に行われる。これによ
り、構成の簡素化を図りつつ、所望の定電圧生成動作を
実現することができる。
第1及び第2の定電圧回路は共に、電源から常時給電を
受ける電源ラインを通じて定電圧生成用の電源電圧を入
力するものであると良い。
発明を具体化した第1の実施の形態を図面に従って説明
する。本実施の形態では、車両制御システムに搭載され
る電源回路についてその具体例を説明する。
電源ラインBATTを介してバッテリ1から常時給電を
受けると共に、第2電源ラインVBを介してイグニッシ
ョンスイッチ(以下、IGスイッチという)2のON時
にのみバッテリ1から給電を受ける。なお、IGスイッ
チ2は「電源スイッチ手段」を構成するものであり、I
Gスイッチ2に代えてリレー等、別のスイッチング手段
を用いても良い。
電圧回路部20とタイマ回路部30とが設けられてい
る。定電圧回路部20は、ダイオード11,12を介し
て第1電源ラインBATT又は第2電源ラインVBの何
れかから定電圧生成用の電源電圧を入力し、所定の定電
圧VOM(例えば5V)を生成する。なお、図中の符号
13は定電圧回路部20の出力コンデンサである。
ラインBATT上に接続されたpnp型トランジスタ2
1と、このトランジスタ21のベースに接続されたnp
n型トランジスタ22とを備え、トランジスタ22を介
してトランジスタ21のベース電流を制御することで定
電圧VOMが生成される。トランジスタ22のベースに
はスイッチ23を介してオペアンプ24の出力が接続さ
れている。オペアンプ24の非反転入力端子(+端子)
には基準電圧電源25が接続され、反転入力端子(−端
子)には分圧抵抗26,27の中間点が接続されてい
る。分圧抵抗26,27は、定電圧回路部20の定電圧
出力をフィードバックするための抵抗である。
インVBに分圧抵抗31,32が接続されている。コン
パレータ33の非反転入力端子(+端子)には分圧抵抗
31,32の中間点が接続され、反転入力端子(−端
子)には基準電圧電源34が接続されている。コンパレ
ータ33の出力は二手に分岐され、一方はそのままOR
回路36に入力され、他方は遅延回路35を経由してO
R回路36に入力される。そして、このOR回路36の
出力により定電圧回路部20内のスイッチ23がON/
OFF(開閉)される。すなわち、このOR回路36の
出力により定電圧生成が許可又は停止されるようにな
る。
の出力)を一定時間遅らせて出力するものであり、フリ
ップフロップ等の周知の回路構成で実現される。遅延回
路35の遅延時間THDは、システム上要求される瞬断
耐量や定電圧回路の出力コンデンサ容量に合わせて設定
されれば良い。なお本実施の形態では、コンパレータ3
3が特許請求の範囲に記載した「検出回路」に相当し、
OR回路36が同「論理回路」に相当する。
電源回路10の動作を説明する。さて、t1のタイミン
グでIGスイッチ2がOFF(開)からON(閉)に変
化すると、VB電圧が0Vから例えば14V程度に上昇
する。このとき、t2のタイミングでVB電圧が所定の
しきい値電圧Vthまで上昇すると、タイマ回路部30
のコンパレータ33の+端子入力が−端子入力(基準電
圧)を上回り、コンパレータ出力がHに立ち上がる。こ
のt2のタイミングでは、タイマ回路部30(OR回路
36)の出力がHとなり、スイッチ23がONする。こ
れにより、定電圧VOMが立ち上がる。因みに、遅延回
路35の出力は、コンパレータ出力の立ち上がりから遅
延時間THD(例えば20msec)だけ遅れて立ち上
がる。
チ2や電源端子コネクタの接触不良等によりVB電圧が
瞬断され、それに伴い図のTAの期間でコンパレータ出
力がLに立ち下がる。但しこの場合、電源の瞬断が一時
的なものであり、TA期間が遅延回路35の遅延時間T
HDよりも短ければタイマ回路部30(OR回路36)
の出力がHのまま保持され、定電圧VOMの生成は継続
される。
2がOFFされると、VB電圧が低下し始め、t5のタ
イミングでVB電圧がしきい値電圧Vthを下回ると、
タイマ回路部30のコンパレータ出力がLに立ち下が
る。そして、t5から遅延時間THDが経過したt6の
タイミングでは遅延回路35の出力がLに立ち下がり、
タイマ回路部30(OR回路36)の出力がLとなる。
これにより、スイッチ23がOFFして定電圧生成が停
止され、定電圧VOMが立ち下がる。
の上昇時と降下時とでしきい値電圧Vthを同じ電圧で
説明したが、実際には、VB電圧の上昇時と降下時とで
しきい値電圧Vthにヒステリシスが設けられており、
例えば電圧立ち上がり時はVthを高く、電圧立ち下が
り時はVthを低くすると良い。
に示す効果が得られる。大容量の出力コンデンサを設け
なくとも電源瞬断時に対処できる。また、2つの定電圧
回路を切り替えて使用する必要がないため、既述の従来
技術(特開平11−266547号公報)とは異なりI
Gスイッチ2の切り換え時における不用意な出力電圧の
落ち込みが防止できる。その結果、構成の簡素化を図り
つつ、所望の定電圧生成動作を実現することができる。
2を介して2系統の電源ラインBATT,VBよりバッ
テリ電源が供給されるので、より信頼性の高い電源回路
が実現できる。
る第2の実施の形態について、上述した第1の実施の形
態との相違点を中心に説明する。本実施の形態では、電
源回路に複数の定電圧回路を設け、各々で定電圧を生成
し出力することとしており、実際には、電源回路は「第
1の定電圧」としての定電圧VOM(5V)と、「第2
の定電圧」としての定電圧VOS(3.3V)とを生成
し出力する。
0の構成を示す回路図である。図3において、定電圧V
OM(5V)を生成するための定電圧回路部20とタイ
マ回路部30とは前述の図1の構成と同一であり、電源
回路40ではその前述の構成に対し、新たに定電圧回路
部50を設けている。本実施の形態では、定電圧回路部
20が「第1の定電圧回路」に相当し、定電圧回路部5
0が「第2の定電圧回路」に相当する。なお図3では便
宜上、各定電圧回路部20,50に設けられる出力コン
デンサの図示を省略している。
同様、第1電源ラインBATT上に接続されたpnp型
トランジスタ51と、このトランジスタ51のベースに
接続されたnpn型トランジスタ52とを備え、トラン
ジスタ52を介してトランジスタ51のベース電流を制
御することで定電圧VOS(3.3V)が生成される。
トランジスタ52のベースにはスイッチ53を介してオ
ペアンプ54の出力が接続されている。オペアンプ54
の非反転入力端子(+端子)には基準電圧電源55が接
続され、反転入力端子(−端子)には分圧抵抗56,5
7の中間点が接続されている。
力される定電圧VOMによりON/OFF(開閉)され
るものであり、定電圧VOM=5Vであれば、スイッチ
53が閉じ、定電圧VOSが生成される。また、定電圧
VOM=0Vであれば、スイッチ53が開き、定電圧V
OSの生成が停止される。
により定電圧回路部50の定電圧生成の許可又は停止が
適正に行われる。かかる場合、定電圧回路部50につい
て定電圧生成の許可又は停止を判定するための煩雑な回
路を必要としない。それ故、複数の定電圧出力を行う電
源回路40において、構成の簡素化を図ることができ
る。
記第1の実施の形態と同様に、電源の瞬断時にも定電圧
回路部20による定電圧出力を継続的に行わせることが
できる。勿論、定電圧回路部50としても同様の遅延動
作が実現できる。それ故に、構成の簡素化を図りつつ、
所望の定電圧生成動作を実現することができる。
OM,VOS(第1の定電圧、第2の定電圧)は同じ電
圧レベル又は異なる電圧レベルの何れであっても良い。
また、第2の定電圧としての定電圧VOSは単一である
こと以外に複数であっても良く、この場合、図3の定電
圧回路部50と同じ回路が必要分だけ設けられ、何れも
定電圧VOMをトリガに定電圧生成が許可又は停止され
る。
T,VBをダイオードオア接続する構成としたが、これ
を変更しても良い。少なくとも、定電圧回路部20に対
して第1電源ラインBATTから定電圧生成用の給電が
行われる構成であれば良い。図3の構成についても同様
である。
す回路図。
ート。
す回路図。
図。
ト。
1,12…ダイオード、20…定電圧回路部、30…タ
イマ回路部、33…コンパレータ、35…遅延回路、3
6…OR回路、40…電源回路、50…定電圧回路部、
BATT…第1電源ライン、VB…第2電源ライン。
Claims (6)
- 【請求項1】電源から常時給電を受ける電源ラインの途
中に所定の定電圧を生成するための定電圧回路を設け、
電源スイッチ手段が閉状態にある場合に前記定電圧回路
による定電圧生成を行わせる電源回路において、 電源スイッチ手段の開閉状態に応じた電圧を取り込むタ
イマ回路を設け、該タイマ回路は、前記電源スイッチ手
段が閉状態から開放される時、所定の設定時間経過後に
前記定電圧回路による定電圧生成を停止することを特徴
とする電源回路。 - 【請求項2】前記タイマ回路は、前記電源スイッチ手段
の開閉状態を検出する検出回路と、該検出回路の出力を
一定時間遅らせる遅延回路と、前記検出回路及び遅延回
路の出力が共に電源スイッチ手段の開放相当であれば定
電圧生成停止の旨の信号を出力する論理回路とから構成
される請求項1に記載の電源回路。 - 【請求項3】電源から常時給電を受ける電源ラインと、
電源スイッチ手段を介して給電を受ける電源ラインとが
設けられ、前記定電圧回路には、前記2系統の電源ライ
ンより各々ダイオードを介して定電圧生成用の電源電圧
が入力される請求項1又は2に記載の電源回路。 - 【請求項4】電源スイッチ手段が閉状態にある場合に定
電圧生成を行い、第1の定電圧を出力する第1の定電圧
回路と、これとは別に電源から常時給電を受ける電源ラ
インの途中に設けられ、第2の定電圧を出力する第2の
定電圧回路とを備え、前記第2の定電圧回路は、前記第
1の定電圧回路による第1の定電圧出力を取り込み、そ
の第1の定電圧に応じて定電圧生成が許可又は停止され
ることを特徴とする電源回路。 - 【請求項5】請求項4に記載の電源回路において、電源
スイッチ手段の開閉状態に応じた電圧を取り込むタイマ
回路を設け、該タイマ回路は、前記電源スイッチ手段が
閉状態から開放される時、所定の設定時間経過後に前記
第1の定電圧回路による定電圧生成を停止する電源回
路。 - 【請求項6】前記第1及び第2の定電圧回路には共に、
電源から常時給電を受ける電源ラインを通じて定電圧生
成用の電源電圧が入力される請求項4又は5に記載の電
源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227680A JP2003047150A (ja) | 2001-07-27 | 2001-07-27 | 電源回路 |
US10/199,095 US6667604B2 (en) | 2001-07-27 | 2002-07-22 | Power supply circuit with continued power generation after switch turn-off |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227680A JP2003047150A (ja) | 2001-07-27 | 2001-07-27 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003047150A true JP2003047150A (ja) | 2003-02-14 |
Family
ID=19060308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001227680A Pending JP2003047150A (ja) | 2001-07-27 | 2001-07-27 | 電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6667604B2 (ja) |
JP (1) | JP2003047150A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006243886A (ja) * | 2005-03-01 | 2006-09-14 | Omron Corp | 電源回路 |
WO2015056425A1 (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3657256B2 (ja) * | 2002-12-25 | 2005-06-08 | 松下電器産業株式会社 | スイッチング電源装置 |
US7091672B2 (en) * | 2003-06-10 | 2006-08-15 | Lutron Electronics Co., Inc. | High efficiency off-line linear power supply |
TWM246806U (en) * | 2003-08-01 | 2004-10-11 | Via Networking Technologies In | Voltage regulator outside an IC chip |
US7170265B2 (en) * | 2005-04-07 | 2007-01-30 | Sige Semiconductor Inc. | Voltage regulator circuit with two or more output ports |
US20070080665A1 (en) * | 2005-07-29 | 2007-04-12 | Paul Christopher R | System and method for monitoring power supplied to a battery |
US7405893B2 (en) * | 2005-09-21 | 2008-07-29 | Seagate Technology Llc | Data storage medium with optimized servo format |
US7428648B2 (en) * | 2005-10-21 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Power supply input voltage indicator |
EP2433373B1 (en) * | 2009-05-19 | 2013-03-27 | Thomson Licensing | Stand-by power mode for power line modem |
CN103425057A (zh) * | 2012-05-16 | 2013-12-04 | 鸿富锦精密工业(深圳)有限公司 | 开关电路及具有该开关电路的电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08178976A (ja) * | 1994-12-23 | 1996-07-12 | Nippondenso Co Ltd | 電源遮断検出装置 |
JPH11266547A (ja) * | 1998-03-17 | 1999-09-28 | Denso Corp | 電源回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4536699A (en) * | 1984-01-16 | 1985-08-20 | Gould, Inc. | Field effect regulator with stable feedback loop |
US4742988A (en) | 1985-01-23 | 1988-05-10 | Aisin Seiki Kabushikikaisha | Electrical apparatus including solenoid device and energization control circuit therefor |
US4792747A (en) * | 1987-07-01 | 1988-12-20 | Texas Instruments Incorporated | Low voltage dropout regulator |
JPH10225003A (ja) | 1997-02-06 | 1998-08-21 | Harness Sogo Gijutsu Kenkyusho:Kk | 自動車用負荷制御装置 |
US6175221B1 (en) * | 1999-08-31 | 2001-01-16 | Micron Technology, Inc. | Frequency sensing NMOS voltage regulator |
US6320363B1 (en) * | 1999-12-17 | 2001-11-20 | Motorola, Inc. | Voltage regulator with improved transient response |
JP2001175366A (ja) | 1999-12-22 | 2001-06-29 | Clarion Co Ltd | 車載用コンピュータの電源装置 |
US6377033B2 (en) * | 2000-08-07 | 2002-04-23 | Asustek Computer Inc. | Linear regulator capable of sinking current |
-
2001
- 2001-07-27 JP JP2001227680A patent/JP2003047150A/ja active Pending
-
2002
- 2002-07-22 US US10/199,095 patent/US6667604B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08178976A (ja) * | 1994-12-23 | 1996-07-12 | Nippondenso Co Ltd | 電源遮断検出装置 |
JPH11266547A (ja) * | 1998-03-17 | 1999-09-28 | Denso Corp | 電源回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006243886A (ja) * | 2005-03-01 | 2006-09-14 | Omron Corp | 電源回路 |
JP4628138B2 (ja) * | 2005-03-01 | 2011-02-09 | オムロンオートモーティブエレクトロニクス株式会社 | 電源回路 |
WO2015056425A1 (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
JP2015079429A (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20030020441A1 (en) | 2003-01-30 |
US6667604B2 (en) | 2003-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7872447B2 (en) | Electrical storage apparatus for use in auxiliary power supply supplying electric power from electric storage device upon voltage drop of main power supply | |
JP5360245B2 (ja) | 蓄電装置 | |
KR101149186B1 (ko) | 충방전 제어 회로 및 충전식 전원 장치 | |
JP2000224775A (ja) | 外部充放電装置 | |
JP3747618B2 (ja) | 電源回路 | |
JP2003047150A (ja) | 電源回路 | |
US7701089B2 (en) | Power supply circuit | |
CA1141821A (en) | Device for protection in the case of d.c. supply-voltage drop | |
JP4597596B2 (ja) | 車両用電源装置 | |
KR101714320B1 (ko) | 스위치 감시 회로 | |
JPH09219935A (ja) | 蓄電池充電回路 | |
JP2006018409A (ja) | 電源回路 | |
JPH09331638A (ja) | 電子機器、充電装置及び充電方法 | |
JPH06284594A (ja) | 充電式電源装置 | |
JP3342947B2 (ja) | 電池の残容量報知装置 | |
JP2001352675A (ja) | 車載演算機器用電源装置 | |
JP2520112B2 (ja) | 線路異常監視装置 | |
JP3832079B2 (ja) | 電源回路 | |
JPH11338556A (ja) | 電源回路 | |
JPH11313444A (ja) | 電源装置 | |
JPH09102751A (ja) | 音声ミュート回路 | |
JPH11285157A (ja) | 電源回路 | |
JP3693430B2 (ja) | 電源監視ic用起動回路 | |
JP2701266B2 (ja) | 電子機器 | |
JP2001034347A (ja) | 減過電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051125 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051216 |