JPH10201092A - 強制動作機能付き制御回路及び半導体装置 - Google Patents
強制動作機能付き制御回路及び半導体装置Info
- Publication number
- JPH10201092A JPH10201092A JP9003510A JP351097A JPH10201092A JP H10201092 A JPH10201092 A JP H10201092A JP 9003510 A JP9003510 A JP 9003510A JP 351097 A JP351097 A JP 351097A JP H10201092 A JPH10201092 A JP H10201092A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00302—Overcharge protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
- H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 強制動作機能付き制御回路の端子数を減少さ
せることにより低コスト化を図る。 【解決手段】 強制動作機能付き制御回路は、出力制御
信号Ｓ１に連動して動作する出力回路Ｃ１〜Ｃｎと、出
力回路Ｃ１〜Ｃｎより外部に信号を導き出すための端子
Ｔ１〜Ｔｎとを備える。外部から与えられる強制動作信
号Ｓ２によって出力回路Ｃ１〜Ｃｎは出力制御信号Ｓ１
を入力したときと同一の動作を行うために、端子Ｔ１に
所定の信号が入力されたとき強制動作信号Ｓ２を出力す
る信号検出手段２を設け、オア回路１に信号Ｓ１及びＳ
２を入力し、オア回路１の出力側を出力回路Ｃ１〜Ｃｎ
と接続する。
せることにより低コスト化を図る。 【解決手段】 強制動作機能付き制御回路は、出力制御
信号Ｓ１に連動して動作する出力回路Ｃ１〜Ｃｎと、出
力回路Ｃ１〜Ｃｎより外部に信号を導き出すための端子
Ｔ１〜Ｔｎとを備える。外部から与えられる強制動作信
号Ｓ２によって出力回路Ｃ１〜Ｃｎは出力制御信号Ｓ１
を入力したときと同一の動作を行うために、端子Ｔ１に
所定の信号が入力されたとき強制動作信号Ｓ２を出力す
る信号検出手段２を設け、オア回路１に信号Ｓ１及びＳ
２を入力し、オア回路１の出力側を出力回路Ｃ１〜Ｃｎ
と接続する。
Description
【０００１】
【発明の属する技術分野】本発明は制御回路内部におい
て生成される出力制御信号に連動して動作する出力回路
を外部から強制的に動作させる強制動作機能付き制御回
路及びこれを有する半導体装置に関する。
て生成される出力制御信号に連動して動作する出力回路
を外部から強制的に動作させる強制動作機能付き制御回
路及びこれを有する半導体装置に関する。
【０００２】
【従来の技術】従来の強制動作機能付き制御回路につい
て図３を用いて説明する。図３は制御回路の特に出力制
御信号Ｓ１に連動して動作する部分の回路図である。出
力制御信号Ｓ１は例えば割り込み信号のような制御回路
において生成される信号である。出力制御信号Ｓ１はオ
ア回路１を介してｎ個の出力回路Ｃ１〜Ｃｎに入力され
る。
て図３を用いて説明する。図３は制御回路の特に出力制
御信号Ｓ１に連動して動作する部分の回路図である。出
力制御信号Ｓ１は例えば割り込み信号のような制御回路
において生成される信号である。出力制御信号Ｓ１はオ
ア回路１を介してｎ個の出力回路Ｃ１〜Ｃｎに入力され
る。
【０００３】出力回路Ｃ１〜Ｃｎはバッファ回路、遅延
回路や三角波発生回路等の回路である。出力回路Ｃ１〜
Ｃｎは制御回路によって制御されるパーソナルコンピュ
ータ等の必要に応じて適当数設けられており、出力制御
信号Ｓ１に連動して所定の時間遅延した信号や三角波等
の信号を生成し、端子Ｔ１〜Ｔｎより各信号を出力す
る。
回路や三角波発生回路等の回路である。出力回路Ｃ１〜
Ｃｎは制御回路によって制御されるパーソナルコンピュ
ータ等の必要に応じて適当数設けられており、出力制御
信号Ｓ１に連動して所定の時間遅延した信号や三角波等
の信号を生成し、端子Ｔ１〜Ｔｎより各信号を出力す
る。
【０００４】出力回路Ｃ１〜Ｃｎの動作をテストするた
めに、制御回路にはスイッチ端子Ｔ０が設けられてい
る。スイッチ端子Ｔ０は比較器２の非反転入力端子
（＋）に接続される。比較器２の反転入力端子（−）に
はグランドレベルによりも所定の電圧Ｖｒｅｆだけ高い
電圧が入力される。
めに、制御回路にはスイッチ端子Ｔ０が設けられてい
る。スイッチ端子Ｔ０は比較器２の非反転入力端子
（＋）に接続される。比較器２の反転入力端子（−）に
はグランドレベルによりも所定の電圧Ｖｒｅｆだけ高い
電圧が入力される。
【０００５】これにより、端子Ｔ０に電圧Ｖｒｅｆより
も高い電圧が入力されると、比較器２の出力がハイレベ
ルとなり、強制動作信号Ｓ２が生成される。出力制御信
号Ｓ１と強制動作信号Ｓ２がオア回路１に入力されるこ
とにより、信号Ｓ１とＳ２の区別することなくオア回路
１より出力される。これにより、強制的に出力回路Ｃ１
〜Ｃｎを動作させることができ、出力回路Ｃ１〜Ｃｎの
動作テストを行うことができる。
も高い電圧が入力されると、比較器２の出力がハイレベ
ルとなり、強制動作信号Ｓ２が生成される。出力制御信
号Ｓ１と強制動作信号Ｓ２がオア回路１に入力されるこ
とにより、信号Ｓ１とＳ２の区別することなくオア回路
１より出力される。これにより、強制的に出力回路Ｃ１
〜Ｃｎを動作させることができ、出力回路Ｃ１〜Ｃｎの
動作テストを行うことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の制御回路（図３）ではスイッチ端子Ｔ０を設けなけ
ればならないので端子数が多い。また、スイッチ端子Ｔ
０を設けるためのワイヤーパッド（チップ上に設けられ
たワイヤー引き出し用の電極部）が必要となるため、チ
ップサイズが大きくなり、コストアップとなっていた。
そのため、端子数の少ないＩＣ（Integrated Circuit）
ではスイッチ端子を設けないで強制動作することのでき
ない制御回路もあった。
来の制御回路（図３）ではスイッチ端子Ｔ０を設けなけ
ればならないので端子数が多い。また、スイッチ端子Ｔ
０を設けるためのワイヤーパッド（チップ上に設けられ
たワイヤー引き出し用の電極部）が必要となるため、チ
ップサイズが大きくなり、コストアップとなっていた。
そのため、端子数の少ないＩＣ（Integrated Circuit）
ではスイッチ端子を設けないで強制動作することのでき
ない制御回路もあった。
【０００７】本発明は上記課題を解決し、強制動作機能
付き制御回路を有する半導体装置を端子数を増加させる
ことなく提供することを目的とする。
付き制御回路を有する半導体装置を端子数を増加させる
ことなく提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の構成では、出力制御信号に連動して
動作する出力回路と、前記出力回路より外部に信号を導
き出すための端子とを備えており、外部より与えられる
強制動作信号によって前記出力回路は前記出力制御信号
を入力したときと同一の動作を行う強制動作機能付き制
御回路において、前記端子に所定の信号が入力されたと
き前記強制動作信号を出力する信号検出手段を設けてい
る。
に、本発明の第１の構成では、出力制御信号に連動して
動作する出力回路と、前記出力回路より外部に信号を導
き出すための端子とを備えており、外部より与えられる
強制動作信号によって前記出力回路は前記出力制御信号
を入力したときと同一の動作を行う強制動作機能付き制
御回路において、前記端子に所定の信号が入力されたと
き前記強制動作信号を出力する信号検出手段を設けてい
る。
【０００９】このような構成によると、制御回路は上記
端子に外部より例えば所定の電圧の信号が入力されたと
きに、比較器等を用いた信号検出手段で信号を検出して
強制動作信号を生成する。そして、例えばオア回路に強
制動作信号と出力制御信号を入力し、そのオア回路の出
力をバッファ回路等の出力回路に入力する。これによ
り、外部から与えられる信号に連動して強制的に出力回
路を動作させる。
端子に外部より例えば所定の電圧の信号が入力されたと
きに、比較器等を用いた信号検出手段で信号を検出して
強制動作信号を生成する。そして、例えばオア回路に強
制動作信号と出力制御信号を入力し、そのオア回路の出
力をバッファ回路等の出力回路に入力する。これによ
り、外部から与えられる信号に連動して強制的に出力回
路を動作させる。
【００１０】また、本発明の第２の構成では、オア回路
と、前記オア回路の出力に連動して動作する出力回路
と、前記出力回路より信号を外部へ導き出す端子と、外
部より前記端子に入力される信号を所定の電圧と比較す
る比較器と、を備え、前記比較器の出力と出力制御信号
を前記オア回路に入力する強制動作機能付き制御回路を
有している。
と、前記オア回路の出力に連動して動作する出力回路
と、前記出力回路より信号を外部へ導き出す端子と、外
部より前記端子に入力される信号を所定の電圧と比較す
る比較器と、を備え、前記比較器の出力と出力制御信号
を前記オア回路に入力する強制動作機能付き制御回路を
有している。
【００１１】このような構成では、例えば比較器を所定
の電圧より高い電圧の入力があるとき出力がハイレベル
となるようにしておく。これにより、半導体装置は端子
にその所定の電圧より高い信号の入力があるとき比較器
よりハイレベルの信号を出力する。半導体装置はこの信
号をオア回路で出力制御信号と合成し、オア回路の出力
をバッファ回路等の出力回路に入力する。これにより、
強制的に外部から与えられる信号に連動して出力回路を
動作させる。
の電圧より高い電圧の入力があるとき出力がハイレベル
となるようにしておく。これにより、半導体装置は端子
にその所定の電圧より高い信号の入力があるとき比較器
よりハイレベルの信号を出力する。半導体装置はこの信
号をオア回路で出力制御信号と合成し、オア回路の出力
をバッファ回路等の出力回路に入力する。これにより、
強制的に外部から与えられる信号に連動して出力回路を
動作させる。
【００１２】また、本発明の第３の構成では、上記第２
の構成において、電池の過充電検出手段を有し、前記電
池の電圧が過充電電圧よりも高いときに前記過充電検出
手段より前記出力制御信号が与えられるようにした強制
動作機能付き制御回路を有している。
の構成において、電池の過充電検出手段を有し、前記電
池の電圧が過充電電圧よりも高いときに前記過充電検出
手段より前記出力制御信号が与えられるようにした強制
動作機能付き制御回路を有している。
【００１３】このような構成によると、半導体装置は例
えばリチウムイオン電池の電圧を検出し、過充電電圧と
なると比較器等を用いた過充電検出手段より出力制御信
号を出力する。出力回路は遅延回路等であり、出力動作
信号により例えば電池の使用を禁止するために使用され
る遅延回路でタイミングのずれた信号を生成する。
えばリチウムイオン電池の電圧を検出し、過充電電圧と
なると比較器等を用いた過充電検出手段より出力制御信
号を出力する。出力回路は遅延回路等であり、出力動作
信号により例えば電池の使用を禁止するために使用され
る遅延回路でタイミングのずれた信号を生成する。
【００１４】
＜第１の実施形態＞本発明の第１の実施形態について図
１を用いて説明する。図１は本実施形態の一般的な強制
動作機能付き制御回路の出力部分の回路図である。尚、
図１において図３と同一の部分については同一の符号を
付す。
１を用いて説明する。図１は本実施形態の一般的な強制
動作機能付き制御回路の出力部分の回路図である。尚、
図１において図３と同一の部分については同一の符号を
付す。
【００１５】出力制御信号Ｓ１は例えば後述する電池の
過充電検出信号である。出力制御信号Ｓ１が制御回路に
おいて生成されると、信号Ｓ１はオア回路１を介してｎ
個の出力回路Ｃ１〜Ｃｎに送られる。出力回路Ｃ１〜Ｃ
ｎは例えばバッファ回路、遅延回路や三角波発生回路等
であり、制御回路によって制御される装置に応じて適当
数設けられている。そして、出力回路Ｃ１〜Ｃｎの各信
号が端子Ｔ１〜Ｔｎよりそれぞれ出力される。
過充電検出信号である。出力制御信号Ｓ１が制御回路に
おいて生成されると、信号Ｓ１はオア回路１を介してｎ
個の出力回路Ｃ１〜Ｃｎに送られる。出力回路Ｃ１〜Ｃ
ｎは例えばバッファ回路、遅延回路や三角波発生回路等
であり、制御回路によって制御される装置に応じて適当
数設けられている。そして、出力回路Ｃ１〜Ｃｎの各信
号が端子Ｔ１〜Ｔｎよりそれぞれ出力される。
【００１６】前述したように、出力回路Ｃ１〜Ｃｎの動
作テストを行うために、外部より信号を与えて強制動作
信号Ｓ２を発生させることがある。そのため、本実施形
態では、信号検出手段として比較器２を設け、端子Ｔ１
と比較器２の非反転入力端子（＋）を接続する。比較器
２の反転入力端子（−）にはグランドレベルより所定の
電圧Ｖｒｅｆだけ高い電圧を入力する。
作テストを行うために、外部より信号を与えて強制動作
信号Ｓ２を発生させることがある。そのため、本実施形
態では、信号検出手段として比較器２を設け、端子Ｔ１
と比較器２の非反転入力端子（＋）を接続する。比較器
２の反転入力端子（−）にはグランドレベルより所定の
電圧Ｖｒｅｆだけ高い電圧を入力する。
【００１７】端子Ｔ１に電圧Ｖｒｅｆより高い電圧の信
号が外部より入力されると、比較器２がハイレベルの強
制動作信号Ｓ２を出力する。電圧Ｖｒｅｆを出力回路Ｃ
１から出力される信号の電圧より高くすると、出力回路
Ｃ１の出力信号によっても強制動作信号Ｓ２が発生しな
い。
号が外部より入力されると、比較器２がハイレベルの強
制動作信号Ｓ２を出力する。電圧Ｖｒｅｆを出力回路Ｃ
１から出力される信号の電圧より高くすると、出力回路
Ｃ１の出力信号によっても強制動作信号Ｓ２が発生しな
い。
【００１８】信号Ｓ２がオア回路１に入力され、オア回
路１より出力回路Ｃ１〜Ｃｎに送られる。これにより、
出力回路Ｃ１〜Ｃｎは出力制御信号Ｓ１が送られてきた
ときと同じ状態となるので、信号Ｓ１生成時の出力回数
Ｃ１〜Ｃｎの動作テストを行うことができる。
路１より出力回路Ｃ１〜Ｃｎに送られる。これにより、
出力回路Ｃ１〜Ｃｎは出力制御信号Ｓ１が送られてきた
ときと同じ状態となるので、信号Ｓ１生成時の出力回数
Ｃ１〜Ｃｎの動作テストを行うことができる。
【００１９】比較器２は端子Ｔ１に入力される所定の信
号を検出する回路であればよいので例えばパルスを検出
する回路としてもよい。また、複数の端子より所定の信
号入力があった場合に信号Ｓ２が生成される構成として
もよい。
号を検出する回路であればよいので例えばパルスを検出
する回路としてもよい。また、複数の端子より所定の信
号入力があった場合に信号Ｓ２が生成される構成として
もよい。
【００２０】本実施形態の制御回路によると、上記従来
の制御回路（図３）で必要となっていたスイッチ端子Ｔ
０が不要となるので、端子数を増加させない。また、端
子数の増加しない分だけワイヤーパッドが不要となる。
そのため、チップサイズを大きくならないようにするこ
とができるので低コストとなる。端子数の少ないＩＣの
場合でも別途スイッチ端子Ｔ０を設ける必要がない。
の制御回路（図３）で必要となっていたスイッチ端子Ｔ
０が不要となるので、端子数を増加させない。また、端
子数の増加しない分だけワイヤーパッドが不要となる。
そのため、チップサイズを大きくならないようにするこ
とができるので低コストとなる。端子数の少ないＩＣの
場合でも別途スイッチ端子Ｔ０を設ける必要がない。
【００２１】＜第２の実施形態＞本発明の第２の実施形
態について図２を用いて説明する。図２は上記第１の実
施形態の制御回路（図１）を電源監視ＩＣ（半導体装
置）１０に応用した回路の回路図である。リチウムイオ
ン電池１１〜１４は過充電となると発煙等の危険がある
ため、電源監視ＩＣ１０を用いて電池１１〜１４の監視
を行う。
態について図２を用いて説明する。図２は上記第１の実
施形態の制御回路（図１）を電源監視ＩＣ（半導体装
置）１０に応用した回路の回路図である。リチウムイオ
ン電池１１〜１４は過充電となると発煙等の危険がある
ため、電源監視ＩＣ１０を用いて電池１１〜１４の監視
を行う。
【００２２】４個のリチウムイオン電池１１〜１４が高
電位から順に直列に接続されており、電池１１〜１４よ
り例えばパーソナルコンピュータ（図示せず）に電力が
供給される。電池１１の高電位側が電源監視ＩＣ１０の
端子ＶＣＣ及びＶ１に接続される。電池１１と１２の接
続中点が端子Ｖ２に接続される。電池１２と１３の接続
中点が端子Ｖ３に接続される。電池１３と１４の接続中
点が端子Ｖ４に接続される。電池１４の低電位側が端子
ＧＮＤに接続されるとともに、接地されグランドレベル
となる。
電位から順に直列に接続されており、電池１１〜１４よ
り例えばパーソナルコンピュータ（図示せず）に電力が
供給される。電池１１の高電位側が電源監視ＩＣ１０の
端子ＶＣＣ及びＶ１に接続される。電池１１と１２の接
続中点が端子Ｖ２に接続される。電池１２と１３の接続
中点が端子Ｖ３に接続される。電池１３と１４の接続中
点が端子Ｖ４に接続される。電池１４の低電位側が端子
ＧＮＤに接続されるとともに、接地されグランドレベル
となる。
【００２３】端子Ｖ１とＶ２の間にＵＶＬＯ（Under Vo
ltage Lock Out circuit）２１が接続される。ＵＶＬＯ
２１は比較器等を用いて端子Ｖ１、Ｖ２の間の電圧を所
定の電圧と比較するもので、端子Ｖ１、Ｖ２の間の電圧
がその所定の電圧より低いときにＵＶｌＬＯ２１は比較
器３１をオンする。これにより、高電圧により電源監視
ＩＣ１０が破壊されるのを防止している。
ltage Lock Out circuit）２１が接続される。ＵＶＬＯ
２１は比較器等を用いて端子Ｖ１、Ｖ２の間の電圧を所
定の電圧と比較するもので、端子Ｖ１、Ｖ２の間の電圧
がその所定の電圧より低いときにＵＶｌＬＯ２１は比較
器３１をオンする。これにより、高電圧により電源監視
ＩＣ１０が破壊されるのを防止している。
【００２４】比較器３１は過充電検出手段である。比較
器３１の非反転入力端子（＋）が端子Ｖ１に接続され、
反転入力端子（−）に端子Ｖ２の電圧よりも電圧Ｖａだ
け高い電圧が入力される。これにより、比較器３１がオ
ンしているときは電池１１の電圧が過充電電圧より高い
かどうか比較する。リチウムイオン電池１１は通常の使
用時ではおよそ２．３Ｖ〜４．２Ｖであるので、例えば
４．３Ｖを過充電電圧とすることにより電池１１の電圧
が高いとき比較器３１の出力はハイレベルとなる。一
方、低いとき比較器３１の出力はローレベルとなる。
器３１の非反転入力端子（＋）が端子Ｖ１に接続され、
反転入力端子（−）に端子Ｖ２の電圧よりも電圧Ｖａだ
け高い電圧が入力される。これにより、比較器３１がオ
ンしているときは電池１１の電圧が過充電電圧より高い
かどうか比較する。リチウムイオン電池１１は通常の使
用時ではおよそ２．３Ｖ〜４．２Ｖであるので、例えば
４．３Ｖを過充電電圧とすることにより電池１１の電圧
が高いとき比較器３１の出力はハイレベルとなる。一
方、低いとき比較器３１の出力はローレベルとなる。
【００２５】端子Ｖ２とＶ３の間にもＵＶＬＯ２２と比
較器３２が、上述のＵＶＬＯ２１及び比較器３１と同様
の構成で設けられている。ＵＶＬＯ２２が端子Ｖ２及び
Ｖ３に接続される。比較器３２の非反転入力端子（＋）
が端子Ｖ２に接続される。比較器３２の反転入力端子
（−）には端子Ｖ３の電圧よりもＶａだけ高い電圧が入
力される。これにより、電池１２が過充電電圧より高い
とき比較器３２の出力はハイレベルとなり、一方、過充
電電圧より低いとき比較器３２の出力はローレベルとな
る。
較器３２が、上述のＵＶＬＯ２１及び比較器３１と同様
の構成で設けられている。ＵＶＬＯ２２が端子Ｖ２及び
Ｖ３に接続される。比較器３２の非反転入力端子（＋）
が端子Ｖ２に接続される。比較器３２の反転入力端子
（−）には端子Ｖ３の電圧よりもＶａだけ高い電圧が入
力される。これにより、電池１２が過充電電圧より高い
とき比較器３２の出力はハイレベルとなり、一方、過充
電電圧より低いとき比較器３２の出力はローレベルとな
る。
【００２６】端子Ｖ３とＶ４の間にもＵＶＬＯ２３と比
較器３３が、上述のＵＶＬＯ２１及び比較器３１と同様
の構成で設けられている。ＵＶＬＯ２３が端子Ｖ３及び
Ｖ４に接続される。比較器３３の非反転入力端子（＋）
が端子Ｖ３に接続される。比較器３３の反転入力端子
（−）には端子Ｖ４の電圧よりもＶａだけ高い電圧が入
力される。これにより、電池１３が過充電電圧より高い
とき比較器３３の出力はハイレベルとなり、一方、過充
電電圧より低いとき比較器３３の出力はローレベルとな
る。
較器３３が、上述のＵＶＬＯ２１及び比較器３１と同様
の構成で設けられている。ＵＶＬＯ２３が端子Ｖ３及び
Ｖ４に接続される。比較器３３の非反転入力端子（＋）
が端子Ｖ３に接続される。比較器３３の反転入力端子
（−）には端子Ｖ４の電圧よりもＶａだけ高い電圧が入
力される。これにより、電池１３が過充電電圧より高い
とき比較器３３の出力はハイレベルとなり、一方、過充
電電圧より低いとき比較器３３の出力はローレベルとな
る。
【００２７】端子Ｖ４とＧＮＤの間にもＵＶＬＯ２４と
比較器３４が、上述のＵＶＬＯ２１と比較器３１と同様
の構成で設けられている。ＵＶＬＯ２４が端子Ｖ４及び
ＧＮＤに接続される。比較器３４の非反転入力端子
（＋）が端子Ｖ４に接続される。比較器３４の反転入力
端子（−）にはグランドレベルよりもＶａだけ高い電圧
が入力される。これにより、電池１４が過充電電圧より
高いとき比較器３４の出力はハイレベルとなり、一方、
過充電電圧より低いとき比較器３４の出力はローレベル
となる。
比較器３４が、上述のＵＶＬＯ２１と比較器３１と同様
の構成で設けられている。ＵＶＬＯ２４が端子Ｖ４及び
ＧＮＤに接続される。比較器３４の非反転入力端子
（＋）が端子Ｖ４に接続される。比較器３４の反転入力
端子（−）にはグランドレベルよりもＶａだけ高い電圧
が入力される。これにより、電池１４が過充電電圧より
高いとき比較器３４の出力はハイレベルとなり、一方、
過充電電圧より低いとき比較器３４の出力はローレベル
となる。
【００２８】比較器３１〜３４の出力がオア回路４０に
入力される。これにより、電池１１〜１４の全てがロー
レベルのときオア回路４０の出力はローレベルとなる。
一方、電池１１〜１４の１個でも電圧が過充電電圧より
高くなるとオア回路４０の出力はハイレベルとなり、過
充電検出を示す出力制御信号Ｓ１がオア回路４０より出
力される。出力制御信号Ｓ１はオア回路４１を介して不
感応回路４２に送られる。更に、出力制御信号Ｓ１はオ
ア回路４１の通過後に端子ＯＵＴ３に送られる。
入力される。これにより、電池１１〜１４の全てがロー
レベルのときオア回路４０の出力はローレベルとなる。
一方、電池１１〜１４の１個でも電圧が過充電電圧より
高くなるとオア回路４０の出力はハイレベルとなり、過
充電検出を示す出力制御信号Ｓ１がオア回路４０より出
力される。出力制御信号Ｓ１はオア回路４１を介して不
感応回路４２に送られる。更に、出力制御信号Ｓ１はオ
ア回路４１の通過後に端子ＯＵＴ３に送られる。
【００２９】不感応回路４２は信号を時間的に遅延して
出力する回路である。不感応回路４２は端子ＶＣＣ及び
ＧＮＤに接続されることにより電力が供給される。そし
て、端子ＴＣに接続されているコンデンサ１５を用いて
遅延時間の設定を行っている。例えば不感応回路４２よ
り定電流をコンデンサ１５に送り、コンデンサ１５が充
電により所定の電圧となるまでの時間を遅延時間とす
る。
出力する回路である。不感応回路４２は端子ＶＣＣ及び
ＧＮＤに接続されることにより電力が供給される。そし
て、端子ＴＣに接続されているコンデンサ１５を用いて
遅延時間の設定を行っている。例えば不感応回路４２よ
り定電流をコンデンサ１５に送り、コンデンサ１５が充
電により所定の電圧となるまでの時間を遅延時間とす
る。
【００３０】そして、その遅延時間の経過後に不感応回
路４２より信号が端子ＯＵＴ１とＯＵＴ２に出力され
る。尚、端子ＯＵＴ１とＯＵＴ２に出力される信号の遅
延時間は同一であってもそれぞれ異なっていてもよい。
出力制御信号Ｓ１により端子ＯＵＴ１〜ＯＵＴ３よりタ
イミングのずれた信号が出力される。
路４２より信号が端子ＯＵＴ１とＯＵＴ２に出力され
る。尚、端子ＯＵＴ１とＯＵＴ２に出力される信号の遅
延時間は同一であってもそれぞれ異なっていてもよい。
出力制御信号Ｓ１により端子ＯＵＴ１〜ＯＵＴ３よりタ
イミングのずれた信号が出力される。
【００３１】例えば、パーソナルコンピュータ（図示せ
ず）が電池１１〜１４を電源とする場合、電池１１〜１
４のどれかが過充電電圧より高くなっても、すぐにパー
ソナルコンピュータ全体をオフすると、ＲＡＭ（Random
Access Memory）に記憶されているデータが消去されて
しまう。
ず）が電池１１〜１４を電源とする場合、電池１１〜１
４のどれかが過充電電圧より高くなっても、すぐにパー
ソナルコンピュータ全体をオフすると、ＲＡＭ（Random
Access Memory）に記憶されているデータが消去されて
しまう。
【００３２】そのため、パーソナルコンピュータの全体
をオフするには、まずＲＡＭ等に記憶されているデータ
を磁気ディスク等に退避した後に全体をオフする。端子
ＯＵＴ１〜ＯＵＴ３から得られる信号を利用することに
より、そのオフするタイミングを得ることができる。こ
のように、端子ＯＵＴ１〜ＯＵＴ３より得られる信号は
電源監視ＩＣ１０の内部で使用されるものでなく、電源
監視ＩＣ１０に接続されたパーソナルコンピュータ等の
装置で使用される。
をオフするには、まずＲＡＭ等に記憶されているデータ
を磁気ディスク等に退避した後に全体をオフする。端子
ＯＵＴ１〜ＯＵＴ３から得られる信号を利用することに
より、そのオフするタイミングを得ることができる。こ
のように、端子ＯＵＴ１〜ＯＵＴ３より得られる信号は
電源監視ＩＣ１０の内部で使用されるものでなく、電源
監視ＩＣ１０に接続されたパーソナルコンピュータ等の
装置で使用される。
【００３３】前述したように、動作テスト等のために外
部より強制的に不感応回路４２を動作させる場合があ
る。そのため、本実施形態では端子ＯＵＴ１に比較器４
３の非反転入力端子（＋）が接続されている。比較器４
３の反転入力端子（−）にはグランドレベルよりも電圧
Ｖｒｅｆだけ高い電圧が入力される。これにより、端子
ＯＵＴ１に電圧Ｖｒｅｆよりも高い電圧の信号が電源監
視ＩＣ１０に入力された場合には、比較器４３よりハイ
レベルの強制動作信号Ｓ２が出力される。
部より強制的に不感応回路４２を動作させる場合があ
る。そのため、本実施形態では端子ＯＵＴ１に比較器４
３の非反転入力端子（＋）が接続されている。比較器４
３の反転入力端子（−）にはグランドレベルよりも電圧
Ｖｒｅｆだけ高い電圧が入力される。これにより、端子
ＯＵＴ１に電圧Ｖｒｅｆよりも高い電圧の信号が電源監
視ＩＣ１０に入力された場合には、比較器４３よりハイ
レベルの強制動作信号Ｓ２が出力される。
【００３４】強制動作信号Ｓ２がオア回路４１に入力さ
れる。オア回路４１の出力は信号Ｓ１とＳ２の区別がな
いので、オア回路４０より出力制御信号Ｓ１が出力され
た場合と同一の処理が外部より強制的に与えることがで
きる。
れる。オア回路４１の出力は信号Ｓ１とＳ２の区別がな
いので、オア回路４０より出力制御信号Ｓ１が出力され
た場合と同一の処理が外部より強制的に与えることがで
きる。
【００３５】尚、コンデンサ１５の電気容量を可変する
ことにより任意の遅延時間が設定できる。また、コンデ
ンサ１５は電源監視ＩＣ１０に内蔵してもよい。比較器
４３の信号検出手段は端子ＯＵＴ１だけでなく、例えば
端子ＯＵＴ１及びＯＵＴ２の両方に設けてもよい。
ことにより任意の遅延時間が設定できる。また、コンデ
ンサ１５は電源監視ＩＣ１０に内蔵してもよい。比較器
４３の信号検出手段は端子ＯＵＴ１だけでなく、例えば
端子ＯＵＴ１及びＯＵＴ２の両方に設けてもよい。
【００３６】本実施形態により、電源監視ＩＣ１０にお
いて強制的に不感応回路４２を動作させるためのスイッ
チ端子が端子ＯＵＴ１と共通化されているので端子数を
増加させない。また、電源監視ＩＣ１０では動作テスト
のように強制動作機能を使用する機会は少ないので、端
子数を増加させないことは電源監視ＩＣ１０にとって有
効である。
いて強制的に不感応回路４２を動作させるためのスイッ
チ端子が端子ＯＵＴ１と共通化されているので端子数を
増加させない。また、電源監視ＩＣ１０では動作テスト
のように強制動作機能を使用する機会は少ないので、端
子数を増加させないことは電源監視ＩＣ１０にとって有
効である。
【００３７】また、図３に示す電源監視ＩＣ１０で過充
電検出部分について説明したが、電池１１〜１４の過放
電検出機能や過電流検出機能を電源監視ＩＣ１０に備え
てもよい。過放電を検出するには、例えば比較器３１と
並列に新たな比較器（図示せず）を接続し、その比較器
の反転入力端子（−）に入力する電圧Ｖａに相当する電
圧を異なる値にして電池１１の電圧が過放電電圧より小
さくなったかどうか判断する。過放電電圧は例えば２．
３Ｖである。
電検出部分について説明したが、電池１１〜１４の過放
電検出機能や過電流検出機能を電源監視ＩＣ１０に備え
てもよい。過放電を検出するには、例えば比較器３１と
並列に新たな比較器（図示せず）を接続し、その比較器
の反転入力端子（−）に入力する電圧Ｖａに相当する電
圧を異なる値にして電池１１の電圧が過放電電圧より小
さくなったかどうか判断する。過放電電圧は例えば２．
３Ｖである。
【００３８】電池１２〜１４についても同様に比較器を
比較器３２〜３４に並列となるように接続し、これらの
比較器の出力をアンド回路に入力することにより放電許
可信号が得られる。この放電許可信号が得られない場
合、上述の手順でパーソナルコンピュータをオフする。
比較器３２〜３４に並列となるように接続し、これらの
比較器の出力をアンド回路に入力することにより放電許
可信号が得られる。この放電許可信号が得られない場
合、上述の手順でパーソナルコンピュータをオフする。
【００３９】過電流を検出するには、例えば、電池１１
〜１４と直列となるように抵抗（図示せず）を挿入し、
その抵抗の電圧降下を検出する。これにより、ある電流
より大きい場合、上述の手順でパーソナルコンピュータ
をオフする。
〜１４と直列となるように抵抗（図示せず）を挿入し、
その抵抗の電圧降下を検出する。これにより、ある電流
より大きい場合、上述の手順でパーソナルコンピュータ
をオフする。
【００４０】
＜請求項１の効果＞上述のように本発明により、制御回
路の端子とスイッチ端子を共通化して、端子数を増加さ
せないようにする。制御回路を電源監視ＩＣに応用した
場合には、端子数が増加しないので、チップサイズが大
きくならないようにすることができる。そのため、低コ
ストとなる。
路の端子とスイッチ端子を共通化して、端子数を増加さ
せないようにする。制御回路を電源監視ＩＣに応用した
場合には、端子数が増加しないので、チップサイズが大
きくならないようにすることができる。そのため、低コ
ストとなる。
【００４１】＜請求項２の効果＞比較器が上記信号検出
手段となって所定の電圧の信号の入力によって強制動作
信号を生成するので、例えば出力回路の出力電圧よりも
所定の電圧を高く設定することにより、出力回路の出力
と混同しないで強制的に出力回路をオンすることができ
る。
手段となって所定の電圧の信号の入力によって強制動作
信号を生成するので、例えば出力回路の出力電圧よりも
所定の電圧を高く設定することにより、出力回路の出力
と混同しないで強制的に出力回路をオンすることができ
る。
【００４２】＜請求項３の効果＞電源監視ＩＣのように
安全のために電池の状態を監視する装置では、過充電電
電圧となった場合、ＩＣで出力制御信号を発生させるこ
とにより、例えば不感応回路を用いてパーソナルコンピ
ュータ等に順次オフするタイミングをとるための信号が
出力されるようになる。
安全のために電池の状態を監視する装置では、過充電電
電圧となった場合、ＩＣで出力制御信号を発生させるこ
とにより、例えば不感応回路を用いてパーソナルコンピ
ュータ等に順次オフするタイミングをとるための信号が
出力されるようになる。
【図１】 本発明の第１の実施形態の制御回路の回路
図。
図。
【図２】 本発明の第２の実施形態の電源監視ＩＣの回
路図。
路図。
【図３】 従来の強制動作機能付き制御回路の回路図。
１ オア回路 ２ 比較器 Ｃ１〜Ｃｎ 出力回路 Ｔ１〜Ｔｎ 端子 Ｓ１ 出力制御信号 Ｓ２ 強制動作信号 １０ 電源監視ＩＣ １１〜１４ リチウムイオン電池 １５ コンデンサ ２１〜２４ ＵＶＬＯ ３１〜３４ 比較器 ４０、４１ オア回路 ４２ 不感応回路 ４３ 比較器 ＯＵＴ１〜ＯＵＴ３ 端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｊ 7/00 Ｇ０６Ｆ 1/00 ３３３Ｃ
Claims (3)
- 【請求項１】 出力制御信号に連動して動作する出力回
路と、前記出力回路より外部に信号を導き出すための端
子とを備えており、外部より与えられる強制動作信号に
よって前記出力回路は前記出力制御信号を入力したとき
と同一の動作を行う強制動作機能付き制御回路におい
て、 前記端子に所定の信号が入力されたとき前記強制動作信
号を出力する信号検出手段を設けたことを特徴とする強
制動作機能付き制御回路。 - 【請求項２】 オア回路と、前記オア回路の出力に連動
して動作する出力回路と、前記出力回路より信号を外部
へ導き出す端子と、外部より前記端子に入力される信号
を所定の電圧と比較する比較器と、を備え、前記比較器
の出力と出力制御信号を前記オア回路に入力する強制動
作機能付き制御回路を有することを特徴とする半導体装
置。 - 【請求項３】 電池の過充電検出手段を有し、前記電池
の電圧が過充電電圧よりも高いときに前記過充電検出手
段より前記出力制御信号が与えられるようにした強制動
作機能付き制御回路を有することを特徴とする請求項２
に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00351097A JP3838722B2 (ja) | 1997-01-13 | 1997-01-13 | 強制動作機能付き制御回路を有する半導体装置 |
| CN98801818A CN1109391C (zh) | 1997-01-13 | 1998-01-09 | 半导体集成电路器件 |
| PCT/JP1998/000076 WO1998031085A1 (fr) | 1997-01-13 | 1998-01-09 | Dispositif de controle muni d'une fonction d'exploitation forcee et dispositif de circuits integres a semiconducteurs |
| CA002276135A CA2276135A1 (en) | 1997-01-13 | 1998-01-09 | Control device with forced operation function and semiconductor integrated circuit device |
| EP98900213A EP0971472A1 (en) | 1997-01-13 | 1998-01-09 | Control device with forced operation function and semiconductor integrated circuit device |
| KR1019997006119A KR100345956B1 (ko) | 1997-01-13 | 1998-01-09 | 강제동작기능 부착의 제어장치 및 반도체 집적회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00351097A JP3838722B2 (ja) | 1997-01-13 | 1997-01-13 | 強制動作機能付き制御回路を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10201092A true JPH10201092A (ja) | 1998-07-31 |
| JP3838722B2 JP3838722B2 (ja) | 2006-10-25 |
Family
ID=11559366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00351097A Expired - Fee Related JP3838722B2 (ja) | 1997-01-13 | 1997-01-13 | 強制動作機能付き制御回路を有する半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0971472A1 (ja) |
| JP (1) | JP3838722B2 (ja) |
| KR (1) | KR100345956B1 (ja) |
| CN (1) | CN1109391C (ja) |
| CA (1) | CA2276135A1 (ja) |
| WO (1) | WO1998031085A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218003A (ja) * | 2009-03-13 | 2010-09-30 | Ricoh Co Ltd | メディアコントローラ |
| JP2017034792A (ja) * | 2015-07-30 | 2017-02-09 | ミツミ電機株式会社 | マルチチップ、電池保護装置及び電池パック |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI524080B (zh) * | 2014-01-29 | 2016-03-01 | 新唐科技股份有限公司 | 應用於積體電路的運作記錄電路及其運作方法 |
| CN106597256B (zh) * | 2016-12-20 | 2024-03-22 | 欣旺达电子股份有限公司 | 过充、过放电压阈值测试电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1161105A (en) * | 1915-04-12 | 1915-11-23 | Gen Engineering And Construction Company Ltd | Printing-telegraph receiver. |
| JPS58207648A (ja) * | 1982-05-28 | 1983-12-03 | Toshiba Corp | 集積回路のテストモ−ド設定回路 |
| US4820222A (en) * | 1986-12-31 | 1989-04-11 | Alphasil, Inc. | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby |
| JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| JPH03137581A (ja) * | 1989-10-23 | 1991-06-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP3382002B2 (ja) * | 1994-02-28 | 2003-03-04 | 株式会社東芝 | 電池パック及び電池パックを動作用電源とする機器 |
-
1997
- 1997-01-13 JP JP00351097A patent/JP3838722B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-09 CN CN98801818A patent/CN1109391C/zh not_active Expired - Fee Related
- 1998-01-09 KR KR1019997006119A patent/KR100345956B1/ko not_active IP Right Cessation
- 1998-01-09 CA CA002276135A patent/CA2276135A1/en not_active Abandoned
- 1998-01-09 EP EP98900213A patent/EP0971472A1/en not_active Withdrawn
- 1998-01-09 WO PCT/JP1998/000076 patent/WO1998031085A1/ja not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218003A (ja) * | 2009-03-13 | 2010-09-30 | Ricoh Co Ltd | メディアコントローラ |
| JP2017034792A (ja) * | 2015-07-30 | 2017-02-09 | ミツミ電機株式会社 | マルチチップ、電池保護装置及び電池パック |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2276135A1 (en) | 1998-07-16 |
| EP0971472A1 (en) | 2000-01-12 |
| CN1109391C (zh) | 2003-05-21 |
| KR100345956B1 (ko) | 2002-08-01 |
| JP3838722B2 (ja) | 2006-10-25 |
| CN1243610A (zh) | 2000-02-02 |
| KR20000069907A (ko) | 2000-11-25 |
| WO1998031085A1 (fr) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397221B2 (en) | Battery protection device, battery protection system using the same, and battery protection method | |
| JP3296385B2 (ja) | 電池の電圧検出回路 | |
| US5717937A (en) | Circuit for selecting and designating a master battery pack in a computer system | |
| KR100824828B1 (ko) | 입력 충전전압 측정을 통한 스마트 배터리 검증방법 및관련 시스템 | |
| JP4415131B2 (ja) | 電池保護装置及び電池保護回路 | |
| US5554919A (en) | Charge/discharge circuit having a simple circuit for protecting a secondary cell from overcharging and overdischarging | |
| KR100479882B1 (ko) | 전원감시 집적회로장치 및 전지팩 | |
| US10978867B2 (en) | Battery protection systems | |
| US5734204A (en) | Backup apparatus | |
| JP3190597B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JP3838722B2 (ja) | 強制動作機能付き制御回路を有する半導体装置 | |
| JP3155247B2 (ja) | バッテリー状態監視回路、バッテリー装置及び該バッテリー装置を搭載した電子機器 | |
| JPH10215518A (ja) | 電源監視ｉｃ及び電池パック | |
| JP3080046B2 (ja) | ２次電池保護回路 | |
| JPH10201119A (ja) | 電源監視ｉｃ | |
| US6225842B1 (en) | Control device with forced operation function and semiconductor integrated circuit device | |
| JPH0723525A (ja) | 過電流検出回路 | |
| US6771048B2 (en) | Battery state monitoring circuit | |
| JP2000277213A (ja) | 電源アダプタの接続検出システム及び方法 | |
| KR100308530B1 (ko) | 배터리의 충방전 제어회로 | |
| JPH10270091A (ja) | 電源監視ｉｃ及び電池パック | |
| JP2002315202A (ja) | 多直用電池パック | |
| JPH0695812B2 (ja) | 充電装置 | |
| JPH1189099A (ja) | 充放電制御回路 | |
| JPH10307174A (ja) | 過放電検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |