TWI524080B - 應用於積體電路的運作記錄電路及其運作方法 - Google Patents

Description

應用於積體電路的運作記錄電路及其運作方法

本發明是有關於一種運作記錄電路，且特別是有關於一種應用於積體電路的運作記錄電路及其運作方法。

在高科技時代，積體電路(integrated circuit，IC)的需求大為增加，每日均有數以億計的積體電路被製造出來，其中封裝及測試為IC製程的重要環節。當積體電路封裝製造完成後，通常會再經過功能測試檢驗，以確定所製造的積體電路的功能是否正常。當積體電路的功能異常時，工程師通常會檢視積體電路的設計，以確認造成功能異常的原因。然而，積體電路的功能異常不一定是電路設計所造成，但在無其他資訊的環境下，工程師無法判定電路設計外的問題，因而可能造成積體電路無法如期完成。此外，若以測試治具針對積體電路的運作狀態進行監測，則需花上述測試的時間及人力，會影響整體成本，並且上述測試無法進行全面性的測試。

本發明實施例提供一種運作記錄電路及其運作方法，可依據積體電路的運作狀態產生對應的監測記錄。

本發明實施例中可應用於積體電路的運作記錄電路，積體電路具有至少一第一接腳及至少一第二接腳，運作記錄電路包括一接腳監測單元、一記憶單元、一資料寫入單元、一模式驗証單元及一資料傾印單元。接腳監測單元耦接第一接腳，以監測第一接腳且對應地提供一監測信號。資料寫入單元耦接接腳監測單元及記憶單元，用以接收監測信號，並且依據監測信號寫入多個監測記錄於記憶單元。模式驗証單元耦接第二接腳，並且在經由第二接腳接收一測試傾印指令後對應地提供一傾印控制信號。一資料傾印單元耦接第二接腳、記憶單元及模式驗証單元，以接收傾印控制信號，且依據傾印控制信號決定是否將記憶單元中的這些監測記錄經由第二接腳輸出。

本發明實施例的運作記錄電路的運作方法，包括下列步驟。透過一接腳監測單元監測積體電路的至少一第一接腳且對應地提供一監測信號。透過一資料寫入單元將對應監測信號的多個監測記錄寫入於一記憶單元中。當積體電路的至少一第二接腳接收一測試傾印指令後，透過一模式驗証單元對應地提供一傾印控制信號。以及，透過一資料傾印單元且依據傾印控制信號決定是否將記憶單元中的這些監測記錄經由至少一第二接腳輸出。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

10、10a、10b、10c、10d、10e‧‧‧積體電路

11‧‧‧主功能電路

12‧‧‧輸入輸出控制單元

100、200、300、400、500、600‧‧‧運作記錄電路

110‧‧‧接腳監測單元

120、210、410、510、610‧‧‧資料寫入單元

130、310‧‧‧記憶單元

140‧‧‧模式驗証單元

150‧‧‧資料傾印單元

420、620‧‧‧時序單元

520、630‧‧‧觸發單元

CDP‧‧‧測試傾印指令

CKM‧‧‧監測時序信號

CTD‧‧‧傾印控制信號

FM‧‧‧監測旗標

PA1~PAn、PB‧‧‧接腳

RMD‧‧‧監測記錄

SH‧‧‧接腳鎖定信號

SMR‧‧‧監測信號

STM‧‧‧監測觸發信號

S710、S720、S730、S740、S750、S760、S770、S780‧‧‧步驟

圖1為依據本發明第一實施例的積體電路的系統示意圖。

圖2為依據本發明第二實施例的積體電路的系統示意圖。

圖3為依據本發明第三實施例的積體電路的系統示意圖。

圖4為依據本發明第四實施例的積體電路的系統示意圖。

圖5為依據本發明第五實施例的積體電路的系統示意圖。

圖6為依據本發明第六實施例的積體電路的系統示意圖。

圖7為依據本發明一實施例的應用於積體電路的運作記錄電路的運作方法的流程圖。

圖1為依據本發明第一實施例的積體電路的系統示意圖。請參照圖1，在本實施例中，積體電路10至少包括主功能電路11、輸入輸出控制單元12、接腳PA1~PAn(對應第一接腳)、接腳PB(對應第二接腳)及運作記錄電路100，其中n為一正整數。輸入輸出控制單元12耦接主功能電路11、接腳PA1~PAn及PB，可受控於主功能電路11以設定接腳PA1~PAn及PB的輸入輸出狀態，並且可作為主功能電路11與接腳PA1~PAn及PB之間的傳輸路徑。在一實施例中，PA1~PAn及/或PB可為一多功能 (multi-function)接腳，可依據其所接收到的指令決定其狀態。

運作記錄電路100可包括接腳監測單元110、資料寫入單元120、記憶單元130、模式驗証(Mode Verification)單元140及資料傾印/轉儲(Dump)單元150。其中，記憶單元130至少包括一非揮發性記憶體，例如快閃記憶體(Flash memory)、阻抗性隨機存取記憶體(RRAM)、鐵電隨機存取記憶體(Ferroelectric Random Access Memory，FeRAM)、磁性隨機存取記憶體(MagnetoresistiveRandom Access Memory，MRAM)、相變式隨機存取記憶體(Phase change memory，PRAM)、導電橋接隨機存取記憶體(Conductive bridge RAM，CBRAM)，但本發明實施例不以此為限。

在本實施例中，接腳監測單元110可耦接接腳PAn，以監測接腳PAn上的運作歷程，例如監測電壓準位、電流準位或其他資訊(如控制信號、資料信號等)，以及相關準位或資訊的變化(例如隨著時間的變化情形)，且依據監控結果對應地提供監測信號SMR。在一實施例中，前述之控制、資料信號或其變化，亦可透過電壓、電流準位，或電壓電流準位的變化等方式呈現。資料寫入單元120耦接接腳監測單元110及記憶單元130，用以接收監測信號SMR，並且依據監測信號SMR寫入多個監測記錄RMD於記憶單元130中。模式驗証單元140耦接接腳PB、輸入輸出控制單元12、資料寫入單元120及資料傾印單元150，並且提供傾印控制信號CTD至資料傾印單元150，以及提供一接腳鎖定信號SH 至輸入輸出控制單元12。資料傾印單元150耦接接腳PB、記憶單元130及模式驗証單元140，以接收傾印控制信號CTD。

當模式驗証單元140未透過接腳PB接收到測試傾印指令CDP時，表示積體電路10未進入測試模式，模式驗証單元140可禁能傾印控制信號CTD，以使資料傾印單元150處於休置狀態(亦即不進行資料讀取)，並且禁能接腳鎖定信號SH，以使輸入輸出控制單元12為正常運作。當模式驗証單元140透過接腳PB接收到測試傾印指令CDP時，表示積體電路10即將進入測試模式，模式驗証單元140可致能傾印控制信號CTD，以使資料傾印單元150處於運作狀態(亦即準備進行資料讀取)，並且致能接腳鎖定信號SH，以使輸入輸出控制單元12進入閒置狀態(例如輸入輸出控制單元12可被禁能)，致使接腳PB的電壓準位可不受主功能電路11或其他電路的影響。此時，資料傾印單元150可讀取記憶單元130中所有的監測記錄RMD，並且透過接腳PB輸出至外部的測試治具(例如邏輯分析儀)。在其他實施例中，接腳監測單元110更耦接接腳PB，以監測接腳PB上的運作歷程，例如監測電壓準位或其他資訊(如控制信號、資料信號等)以及相關準位或資訊的變化(例如隨著時間的變化情形)，並可如同前述實施例所述，依據監控結果對應地提供監測信號SMR。資料寫入單元120用以接收監測信號SMR，並可依據監測信號SMR寫入多個監測記錄RMD於記憶單元130中。在此實施例中，當模式驗証單元140透過接腳PB接收到測試傾印指令CDP時，表示積體電路10即將進入測 試模式，則如前所述，接腳PB將作為一個輸出接腳(output pin)，以將監測記錄RMD輸出至外部。

在本發明的一實施例中，當記憶單元130中的監測記錄RMD全部未被讀取或部分未被讀取時，模式驗証單元140可控制資料寫入單元120不對記憶單元130進行初始化或寫入資料，亦即對記憶單元130進行寫入保護(write protect)。其中，模式驗証單元140可透過資料傾印單元150來確認記憶單元130是否存在監測記錄RMD以及記憶單元130中的監測記錄RMD是否全部被讀取。換言之，當記憶單元130中存在監測記錄RMD時，資料傾印單元150可通知模式驗証單元140，並且當資料傾印單元150讀取記憶單元130中全部的監測記錄RMD後，也可通知模式驗証單元140。

此外，當資料傾印單元150讀取記憶單元130中全部的監測記錄RMD後，模式驗証單元140可控制資料寫入單元120清除記憶單元130中全部的監測記錄RMD。或者，在另一實施例中，模式驗証單元140可直接耦接記憶單元130，此時模式驗証單元140可直接存取記憶單元130，並且可清除記憶單元130中全部的監測記錄RMD。

在上述實施例中，接腳監測單元110例如是監測接腳PAn而提供監測信號SMR，但在部分實施例中接腳監測單元110可以是監測接腳PA1~PAn的部分或全部而提供監測信號SMR。並且，模式驗証單元140及資料傾印單元150例如是共同耦接至單一接 腳PB，但在某些實施例中，模式驗証單元140及資料傾印單元150可共同耦接多個接腳PB，或者模式驗証單元140及資料傾印單元150可分別耦接一接腳PB或分別耦接多個接腳PB，上述可依據模式驗証單元140及資料傾印單元150的資料傳輸模式(如串列傳輸或並列傳輸)而定。

在本發明的實施例中，模式驗証單元140及資料傾印單元150所耦接的接腳可完全相同、部分相同或互不相同。並且，模式驗証單元140及資料傾印單元150所耦接的接腳(如PB)可以是接腳監測單元110所監測的接腳(如PA1~PAn)。此外，接腳監測單元110所監測的接腳(如PA1~PAn)可以是用以傳輸控制信號、資料信號或電源電壓，此可依據電路需求而定，本發明實施例不以此為限。其中，傳輸電源電壓的接腳可直接耦接主功能電路11。

圖2為依據本發明第二實施例的積體電路的系統示意圖。請參照圖1及圖2，其中相同或相似元件使用相同或相似的標號。在本實施例中，資料寫入單元210可具有監測旗標FM(可以是記憶元件或暫存器)，以記錄是否有監測記錄RMD寫入記憶單元130中，其中監測旗標FM可以預設為重置狀態(例如為邏輯準位“0”)，亦即表示沒有監測記錄RMD寫入記憶單元130。此時，資料寫入單元210可對記憶單元130進行初始化，亦即積體電路10a開始運作時，資料寫入單元210可對記憶單元130進行初始化，並且資料寫入單元210可對記憶單元130進行寫入。

接著，當資料寫入單元210將監測記錄RMD寫入記憶單元130時，資料寫入單元210可設定監測旗標FM為設置狀態(例如為邏輯準位“1”)，以表示有監測記錄RMD寫入記憶單元130。當監測旗標FM為設置時，模式驗証單元140可依據監測旗標FM而判斷是否透過接腳PB接收到測試傾印指令CDP。當模式驗証單元140接收到測試傾印指令CDP時，資料傾印單元150可將記憶單元130中全部的監測記錄RMD經由接腳PB輸出至一外部裝置，且資料傾印單元150可通知模式驗証單元140以重置資料寫入單元210中的監測旗標FM。

圖3為依據本發明第三實施例的積體電路的系統示意圖。請參照圖1及圖3，其中相同或相似元件使用相同或相似的標號。在本實施例中，記憶單元310可具有監測旗標FM(可以是記憶元件或暫存器)，以記錄是否有監測記錄RMD寫入記憶單元310中，其中監測旗標FM可以預設為重置狀態(例如為邏輯準位“0”)，亦即表示沒有監測記錄RMD寫入記憶單元310。此時，資料寫入單元120可對記憶單元310進行初始化，亦即積體電路10b開始運作時，資料寫入單元120可對記憶單元310進行初始化，並且資料寫入單元120可對記憶單元310進行寫入。

接著，當資料寫入單元120將監測記錄RMD寫入記憶單元310時，資料寫入單元120可設定監測旗標FM為設置狀態(例如為邏輯準位“1”)，以表示有監測記錄RMD寫入記憶單元310。當監測旗標FM為設置時，模式驗証單元140可依據監測旗 標FM而判斷是否透過接腳PB接收到測試傾印指令CDP。當資料傾印單元150將記憶單元310中全部的監測記錄RMD經由接腳PB輸出時，資料傾印單元150可通知模式驗証單元140以重置記憶單元310中的監測旗標FM。其中，模式驗証單元140可透過資料寫入單元120重置監測旗標FM，或者模式驗証單元140可直接耦接記憶單元310以重置監測旗標FM。

圖4為依據本發明第四實施例的積體電路的系統示意圖。請參照圖1及圖4，其中相同或相似元件使用相同或相似的標號。積體電路10c可包含時序單元420，時序單元420可在積體電路10c開始運作後進行初始化以重置時序單元420的狀態。

在本實施例中，時序單元420耦接資料寫入單元410以提供監測時序信號CKM，並且資料寫入單元410可依據監測時序信號CKM將監測信號SMR對應的監測記錄RMD寫入記憶單元130。例如，當資料寫入單元410受監測時序信號CKM觸發時，資料寫入單元410可依據監測信號SMR將當下對應的一筆監測記錄RMD或一預設時間內的多筆監測記錄RMD寫入記憶單元130中。

圖5為依據本發明第五實施例的積體電路的系統示意圖。請參照圖1及圖5，其中相同或相似元件使用相同或相似的標號。積體電路10d可包含觸發單元520，觸發單元520可在積體電路10d開始運作後進行初始化以重置觸發單元520的狀態。在本實施例中，觸發單元520耦接資料寫入單元510以提供監測觸發 信號STM，並且資料寫入單元510可依據監測觸發信號STM對記憶單元130進行寫入保護或是開始進行寫入。例如，當資料寫入單元510受監測觸發信號STM觸發時，資料寫入單元510可依據監測觸發信號STM立即停止對記憶單元130進行寫入、在一預設時間後停止對記憶單元130進行寫入或是開始進行寫入。

在本發明的實施例中，觸發單元520可依據積體電路10d的運作狀態設定監測觸發信號STM，亦即當積體電路10d的運作狀態滿足一監控條件時(例如積體電路10d關機或當機)，觸發單元520可致能監測觸發信號STM。進一步來說，觸發單元520可耦接積體電路10d的至少一接腳(如PA1~PAn、PB或其他未繪示的接腳，對應第三接腳)，以依據所耦接的接腳(如PA1)的電壓準位判斷積體電路10d的運作狀態，其中所耦接的接腳可依據電路設計而定，本發明實施例不以此為限。

圖6為依據本發明第六實施例的積體電路的系統示意圖。請參照圖1及圖6，其中相同或相似元件使用相同或相似的標號。積體電路10e可包含時序單元620及觸發單元630，時序單元620及觸發單元630可在積體電路10e開始運作後進行初始化以重置時序單元620及觸發單元630的狀態。

在本實施例中，時序單元620耦接資料寫入單元610以提供監測時序信號CKM，並且資料寫入單元610可依據監測時序信號CKM將監測信號SMR對應的監測記錄RMD寫入記憶單元130。例如，當資料寫入單元610受監測時序信號CKM觸發時， 資料寫入單元610可依據監測信號SMR將當下對應的一筆監測記錄RMD或一預設時間內的多筆監測記錄RMD寫入記憶單元130中。

觸發單元630耦接資料寫入單元610以提供監測觸發信號STM，並且資料寫入單元610可依據監測觸發信號STM對記憶單元130進行寫入保護或開始進行寫入。例如，當資料寫入單元610受監測觸發信號STM觸發時，資料寫入單元610依據監測觸發信號STM立即停止對記憶單元130進行寫入或在一預設時間後停止對記憶單元130進行寫入。

更進一步來說，資料寫入單元610可依據監測觸發信號STM及監測時序信號CKM對記憶單元130進行寫入保護或是開始進行寫入，例如，在一實施例中，資料寫入單元610可依據監測時序信號CKM將當下對應的一筆監測記錄RMD或一預設時間內的多筆監測記錄RMD寫入記憶單元130中。並且，資料寫入單元610可依據監測觸發信號STM立即停止對記憶單元130進行寫入，以對記憶單元130進行寫入保護，此時資料寫入單元610不會將後續的監測記錄RMD寫入記憶單元130。或是在其他實施例中，資料寫入單元610在接收到監測觸發信號STM及監測時序信號CKM後，才對記憶單元130進行寫入保護或開始進行寫入。

圖7為依據本發明一實施例的應用於積體電路的運作記錄電路的運作方法的流程圖。請參照圖7，在本實施例中，運作記錄電路的運作方法包括下列步驟。在積體電路開始運作後(步驟 S710)，可透過接腳監測單元監測積體電路的第一接腳且對應地提供監測信號(步驟S720)。接著，可判斷記憶單元中是否有未讀取的監測記錄(步驟S730)。當記憶單元中有未讀取的監測記錄時，亦即步驟S730的判斷結果為“是”，則判斷第二接腳是否接收到測試傾印指令(步驟S740)。

當第二接腳未接收到測試傾印指令時，亦即步驟S740的判斷結果為“否”，則會回到步驟S740，以保護記憶單元中的監測記錄不會清除(亦即進行寫入保護)。當第二接腳接收到測試傾印指令時，亦即步驟S740的判斷結果為“是”，可透過模式驗証單元對應地提供傾印控制信號(步驟S750)，接著透過資料傾印單元且依據傾印控制信號決定將記憶單元中的監測記錄經由第二接腳輸出(步驟S760)。

當記憶單元中的監測記錄都被讀取或記憶單元中沒有監測記錄時，亦即步驟S730的判斷結果為“否”，則初始化運行記錄電路的記憶單元(步驟S770)，接著可透過資料寫入單元將對應監測信號的多個監測記錄寫入於記憶單元中(步驟S780)。並且，在步驟S760執行後，會接著執行步驟S770。其中，上述步驟的順序為用以說明，本發明實施例不以此為限。並且，上述步驟的細節可參照圖1至圖6的實施例所述，在此則不再贅述。

綜上所述，本發明實施例的應用於積體電路的運作記錄電路及其運作方法，其透過接腳監測單元監測積體電路的第一接腳以產生多個監測記錄，並且將監測記錄記錄於記憶單元中，當 積體電路的第二接腳接收到測試傾印指令時，則透過第二接腳將監測記錄輸出至外部的測試治具。藉此，可全時監測積體電路的接腳的運作狀態，而不用大幅增加測試成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧積體電路

11‧‧‧主功能電路

12‧‧‧輸入輸出控制單元

100‧‧‧運作記錄電路

110‧‧‧接腳監測單元

120‧‧‧資料寫入單元

130‧‧‧記憶單元

140‧‧‧模式驗証單元

150‧‧‧資料傾印單元

CDP‧‧‧測試傾印指令

CTD‧‧‧傾印控制信號

PA1~PAn、PB‧‧‧接腳

RMD‧‧‧監測記錄

SH‧‧‧接腳鎖定信號

SMR‧‧‧監測信號

Claims (19)

1. 一種運作記錄電路，包括：一接腳監測單元，耦接一積體電路中的至少一第一接腳，以監測該至少一第一接腳且對應地提供一監測信號；一記憶單元；一資料寫入單元，耦接該接腳監測單元及該記憶單元，用以接收該監測信號，並且依據該監測信號寫入多個監測記錄於該記憶單元；一模式驗証單元，耦接該積體電路中的至少一第二接腳，並且在經由該至少一第二接腳接收一測試傾印指令後對應地提供一傾印控制信號；以及一資料傾印單元，耦接該至少一第二接腳、該記憶單元及該模式驗証單元，以接收該傾印控制信號，且依據該傾印控制信號決定是否將該記憶單元中的該些監測記錄經由該至少一第二接腳輸出。
2. 如申請專利範圍第1項所述的運作記錄電路，更包括：一時序單元，耦接該資料寫入單元以提供一監測時序信號，該資料寫入單元依據該監測時序信號將該監測信號對應的該些監測記錄寫入該記憶單元。
3. 如申請專利範圍第1項所述的運作記錄電路，更包括：一觸發單元，耦接該資料寫入單元以提供一監測觸發信號，該資料寫入單元依據該監測觸發信號對該記憶單元進行寫入保護 或開始進行寫入。
4. 如申請專利範圍第3項所述的運作記錄電路，其中該觸發單元依據該積體電路的運作狀態設定該監測觸發信號，當該積體電路的運作狀態滿足一監控條件時，該觸控單元致能該監測觸發信號。
5. 如申請專利範圍第4項所述的運作記錄電路，其中該觸發單元耦接該積體電路的至少一第三接腳以依據該至少一第三接腳的電壓準位判斷該積體電路的運作狀態。
6. 如申請專利範圍第1項所述的運作記錄電路，其中當該資料寫入單元將該些監測記錄寫入於該記憶單元時，該資料寫入單元設定一監測旗標，當該監測旗標為設置時，該模式驗証單元依據該監測旗標而判斷該至少一第二接腳是否接收該測試傾印指令，當該資料傾印單元將該記憶單元中的該些監測記錄經由該至少一第二接腳輸出時，該資料傾印單元通知該模式驗証單元以重置該監測旗標。
7. 如申請專利範圍第6項所述的運作記錄電路，其中該監測旗標配置於該資料寫入單元或該記憶單元。
8. 如申請專利範圍第6項所述的運作記錄電路，其中當該積體電路開始運作且該監測旗標為重置時，該資料寫入單元對該記憶單元進行初始化。
9. 如申請專利範圍第1項所述的運作記錄電路，其中該積體電路更包括一輸入輸出控制單元及一主功能電路，該輸入輸出控 制單元耦接該主功能電路、該至少一第一接腳及該至少一第二接腳，以受控於該主功能電路設定該至少一第一接腳及該至少一第二接腳的輸入輸出狀態，該模式驗証單元更耦接該輸入輸出控制單元，並且在該至少一第二接腳接收該測試傾印指令時，輸出一接腳鎖定信號，以禁能該輸入輸出控制單元。
10. 一種運作記錄電路的運作方法，包括：透過一接腳監測單元監測一積體電路的至少一第一接腳且對應地提供一監測信號；透過一資料寫入單元將對應該監測信號的多個監測記錄寫入於一記憶單元中；當該積體電路的至少一第二接腳接收一測試傾印指令後，透過一模式驗証單元對應地提供一傾印控制信號；以及透過一資料傾印單元且依據該傾印控制信號決定是否將該記憶單元中的該些監測記錄經由該至少一第二接腳輸出。
11. 如申請專利範圍第10項所述的運作記錄電路的運作方法，其中該接腳監測單元監測該至少一第一接腳上的運作歷程。
12. 如申請專利範圍第10項所述的運作記錄電路的運作方法，其中透過該資料寫入單元將對應該監測信號的該些監測記錄寫入於該記憶單元中的步驟包括：透過該資料寫入單元且依據一時序單元提供的一監測時序信號將該監測信號對應的該些監測記錄寫入該記憶單元。
13. 如申請專利範圍第10項所述的運作記錄電路的運作方法，其中透過該資料寫入單元將對應該監測信號的該些監測記錄寫入於該記憶單元中的步驟包括：透過該資料寫入單元且依據一觸發單元提供的一監測觸發信號對該記憶單元進行寫入保護。
14. 如申請專利範圍第13項所述的運作記錄電路的運作方法，其中當該積體電路的運作狀態滿足一監控條件時，致能該監測觸發信號。
15. 如申請專利範圍第14項所述的運作記錄電路的運作方法，其中該觸發單元透過該積體電路的至少一第三接腳的電壓準位判斷該積體電路的運作狀態。
16. 如申請專利範圍第10項所述的運作記錄電路的運作方法，更包括：當該些監測記錄寫入於該記憶單元時，設定一監測旗標，當該監測旗標為設置時，判斷該至少一第二接腳是否接收該測試傾印指令，當該些監測記錄經由該第二接腳輸出時，重置該監測旗標。
17. 如申請專利範圍第16項所述的運作記錄電路的運作方法，更包括：當該積體電路開始運作且該監測旗標為重置時，對該記憶單元進行初始化。
18. 如申請專利範圍第10項所述的運作記錄電路的運作方 法，更包含：將一輸入輸出控制單元耦接該至少一第一接腳及該至少一第二接腳；透過一主功能電路控制該輸入輸出控制單元，以設定耦接該輸入輸出控制單元之該至少一第一接腳及該至少一第二接腳的輸入輸出狀態；以及當該至少一第二接腳接收該測試傾印指令時，禁能該輸入輸出控制單元。
19. 如申請專利範圍第11項所述的運作記錄電路的運作方法，其中該運作歷程包括監測該至少一第一接腳上的電壓準位、電流準位、電壓準位的變化或電流準位的變化，以產生該監測信號。