CN102412827B - 利用rram器件实现逻辑运算的方法 - Google Patents
利用rram器件实现逻辑运算的方法 Download PDFInfo
- Publication number
- CN102412827B CN102412827B CN201110341491.2A CN201110341491A CN102412827B CN 102412827 B CN102412827 B CN 102412827B CN 201110341491 A CN201110341491 A CN 201110341491A CN 102412827 B CN102412827 B CN 102412827B
- Authority
- CN
- China
- Prior art keywords
- logic
- operation signal
- resistance state
- logic operation
- rram devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 101001094531 Homo sapiens Reticulon-4-interacting protein 1, mitochondrial Proteins 0.000 claims description 7
- 102100035121 Reticulon-4-interacting protein 1, mitochondrial Human genes 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 7
- 230000008859 change Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种利用RRAM器件实现逻辑运算的方法，包括：将两个RRAM器件相互串联或并联连接；将所述两个RRAM器件串联或并联后的两端作为电阻网络端口；对所述两个RRAM器件的电极端施加逻辑运算信号；由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。本发明提供了一种利用RRAM器件实现逻辑运算的新技术，将可以简化逻辑电路，提高电路集成度。
Description
技术领域
本发明涉及半导体集成和制造技术领域，尤其涉及一种利用RRAM器件实现逻辑运算的方法。
背景技术
RRAM是一种利用材料阻值变化来实现数据存储的新技术，该器件具有功耗低、速度快、易集成等优点，因而被广泛看好。同时几乎在各类材料中都有发现阻变现象，这也为RRAM的发展提供了广阔的选择空间。
RRAM工作分为两个过程—set和reset过程，前者是指器件在外界激励下（如偏压）由高阻态进入低阻态的过程，后者是指器件在外界激励下（如偏压）由低阻态进入高阻态的过程。同时按照set过程和reset过程中施加偏压的方向，可以把RRAM分为单极阻变器件和双极阻变器件，前者set和reset中偏压方向相同，后者set和reset中偏压方向相反。
如果利用RRAM器件的阻变特性来搭建逻辑器件，比如将输入信号转化为电极信号，引起RRAM器件阻态改变，并将阻态的变化通过电流或者电压的变化体现出来，搭配合理的辅助电路便可以实现特定的逻辑功能，将可以简化逻辑电路，提高电路集成度，拓宽RRAM器件在集成电路中的应用领域，并可能带来功耗方面的收益。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：提供一种利用RRAM器件实现逻辑运算的方法，以简化逻辑电路，提高电路集成度。
（二）技术方案
为解决上述问题，本发明提供了一种利用RRAM器件实现逻辑运算的方法，
将两个RRAM器件相互串联或并联连接；
将所述两个RRAM器件串联或并联后的两端作为两个电阻网络端口；
对所述两个RRAM器件的电极端施加逻辑运算信号；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
优选地，所述逻辑运算为逻辑“或”运算，实现所述逻辑“或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将每个RRAM器件的底电极端连接中电位；
分别对两个RRAM器件的顶电极端施加第一逻辑运算信号和第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
优选地，所述逻辑运算为逻辑“异或”运算，实现所述逻辑“异或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的初始状态设为高阻状态；
对一个RRAM器件的顶电极端和底电极端分别施加第一逻辑运算信号和第二逻辑运算信号；
对另一个RRAM器件的顶电极端和底电极端分别施加第二逻辑运算信号和第一逻辑运算信号；
设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”；为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
优选地，在对所述两个RRAM器件的两个电极端之间施加偏压时，所述两个RRAM器件并联连接的顶电极端之间断开连接、底电极端之间断开连接。
优选地，所述逻辑运算为逻辑“与”运算，实现所述逻辑“与”运算的方法为：
将两个RRAM器件底电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个顶电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的底电极连接中电位；
分别在所述两个RRAM器件的两个顶电极上施加第一逻辑运算信号和第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
优选地，所述逻辑运算为逻辑“或非”运算，实现所述逻辑“或非”运算的方法为：
将两个RRAM器件顶电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的顶电极连接中电位；
分别在所述两个RRAM器件的两个底电极上施加第一逻辑运算信号和第二逻辑运算信号，设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
优选地，所述逻辑运算为逻辑“NIMP”运算，实现所述逻辑“NIMP”运算的方法为：
将两个RRAM器件顶电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将一个RRAM器件的底电极上连接中电位；
在另一个RRAM器件的底电极上施加第一逻辑运算信号；在两个RRAM器件的顶电极上施加第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
（三）有益效果
本发明利用RRAM器件两个电极电压作为输入信号，以RRAM器件电阻网络阻值为状态参量，通过对电阻网络阻值状态的读取可以产生输出信号，为新型逻辑电路的设计提供了新的技术途径；并且由于RRAM器件具有结构简单、工艺兼容型好以及优异的可缩小特性，使得利用RRAM器件实现逻辑电路将简化新型逻辑电路的制备工艺，提高逻辑电路集成密度。
本发明引入中间电位可以在不设定器件初始状态的前提下保证逻辑运算的正确性（“异或”操作除外），并且相同的RRAM连接方式下（串联、并联），通过改变电极端口连接方式可以获得不同的逻辑功能。
附图说明
图1为RRAM器件的结构示意图；
图2为根据本发明实施例利用RRAM器件实现“或”或“异或”逻辑运算的电路结构示意图；
图3为根据本发明实施例利用RRAM器件实现“与”逻辑运算的电路结构示意图；
图4为根据本发明实施例利用RRAM器件实现“或非”或“q NIMPp”逻辑运算的电路结构示意图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明如下。
如图1所示，RRAM器件设有两个电极，分别为顶电极TE和底电极BE，本实施例中所示RRAM器件的顶电极为Ag材质，底电极为Pt材质，阻变层为SiO2。本实施例中，在RRAM器件的set过程中顶电极TE接高电位，其底电极BE接低电位，即RRAM器件正偏；而RRAM器件的reset过程中则相反，其顶电极TE接低电位，底电极BE接高电位，即RRAM器件反偏。
本发明利用RRAM器件实现逻辑运算的方法包括：
将两个RRAM器件相互串联或并联连接；
将所述两个RRAM器件串联或并联后的两端作为两个电阻网络端口；
对所述两个RRAM器件的电极端施加逻辑运算信号；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
本发明中涉及了五种逻辑运算，分别为“或”、“异或”、“与”、“或非”和“NIMP”（逻辑蕴含的非）。
实施例一：
本实施例所述逻辑运算为逻辑“或”运算，如图2所示，实现所述逻辑“或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口a和b，设所述两个电阻网络端口a和b之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将每个RRAM器件的底电极BE端连接中电位或低电位，即图2中，端口3和4连接中或低电位；
分别对两个RRAM器件的顶电极TE端施加第一逻辑运算信号p和第二逻辑运算信号q，即图2中，端口1和2分别施加第一逻辑运算信号p和第二逻辑运算信号q；设所述第一逻辑运算信号p或第二逻辑运算信号q为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
本实施例中两个RRAM器件的底电极BE端连接中间电位，在本发明的其它实施例中，该底电极BE端还可以连接低电位信号。两种连法各有利弊：
连接中间电位相对于低电位而言，高电位需要适当提高以保证足够的偏压大小驱动RRAM器件状态有效改变，这在功耗上会有所增加；但是可以使得两个RRAM器件的电位信号不论为高电位信号还是低电位信号都可以获得确定的RRAM器件阻态；
连接低电位则，则每次运算之前都需要对RRAM器件设置初始状态，效率低。
在本实施例中，只要第一逻辑运算信号p和第二逻辑运算信号q中至少一个为逻辑“1”即可使得至少一个RRAM器件由高阻态跳变至低阻态，电阻网络进入低阻态并输出逻辑“1”，因此可以实现“或”功能。设状态参量由S表示，则真值表如表一：
表一
| p | q | S |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
本实施例中在对所述两个RRAM器件的两个电极端之间施加偏压时，所述两个RRAM器件并联连接的顶电极TE端之间断开连接、底电极BE端之间断开连接，以防彼此的电压信号相互干扰，引起逻辑错误。
实施例二：
本实施例所述逻辑运算为逻辑“异或”运算，如图2所示，实现所述逻辑“异或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口a和b，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的初始状态设为高阻状态；
对一个RRAM器件的顶电极TE端和底电极BE端分别施加第一逻辑运算信号p和第二逻辑运算信号q；
对另一个RRAM器件的顶电极TE端和底电极BE端分别施加第二逻辑运算信号q和第一逻辑运算信号p；
即图2中，端口1和4施加第一逻辑运算信号p，端口2和3施加第二逻辑运算信号q。
设所述第一逻辑运算信号p或第二逻辑运算信号q为高电位信号时表示逻辑“1”；为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
在本实施例中，只要第二逻辑运算信号q和第一逻辑运算信号p不同时，即可使得其中一个RRAM器件由高阻跳变至低阻态，电阻网络进入低阻态，因此实现“异或”功能。设状态参量由S表示，则本实施例的真值表如表二：
表二
| p | q | S |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
在对所述两个RRAM器件的两个电极端之间施加偏压时，所述两个RRAM器件并联连接的顶电极TE端之间断开连接、底电极BE端之间断开连接，以防彼此的电压信号相互干扰，引起逻辑错误。
实施例三：
本实施例所述逻辑运算为逻辑“与”运算，如图3所示，实现所述逻辑“与”运算的方法为：
将两个RRAM器件底电极BE相接进行串联；
将所述两个RRAM器件串联后的首尾两个顶电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的底电极BE连接中电位，即图3中端口2连接中电位；
分别在所述两个RRAM器件的两个顶电极TE上施加第一逻辑运算信号p和第二逻辑运算信号q，即图3中端口1上连接第一逻辑运算信号p，端口3上连接第二逻辑运算信号q；设所述第一逻辑运算信号p或第二逻辑运算信号q为高电位信号表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
在本实施例中，只有当第一逻辑运算信号p和第二逻辑运算信号q同为高电位时，两个RRAM器件同时进入低阻态，电阻网络才为低阻态，其它情况下，电阻网络都为高阻态，因而实现逻辑功能“与”。设状态参量由S表示，则真值表如表三：
表三
| p | q | S |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
实施例四：
本实施例中，所述逻辑运算为逻辑“或非”运算，如图4所示，实现所述逻辑“或非”运算的方法为：
将两个RRAM器件顶电极TE相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口a和b，设所述两个电阻网络端口a和b之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的顶电极TE连接中电位，即图4中端口2接中电位；
分别在所述两个RRAM器件的两个底电极BE上施加第一逻辑运算信号p和第二逻辑运算信号q，即图4中端口1接第一逻辑运算信号p，端口3接第二逻辑运算信号q。
设所述第一逻辑运算信号p或第二逻辑运算信号q为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
在本实施例中，只有当第一逻辑运算信号p和第二逻辑运算信号q同时为低电平时，两个RRAM器件均正偏，进入低阻态，此时两个电阻网络端口a和b之间电阻网络为低阻态，其它情况下，电阻网络都为高阻态，因而实现逻辑功能“或非”。本实施例设状态参量由S表示，则真值表如表四：
表四
| p | q | S |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
实施例五：
本实施例中所述逻辑运算为逻辑“NIMP”运算，如图4所示，实现所述逻辑“NIMP”运算的方法为：
将两个RRAM器件顶电极TE相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口a和b，设所述两个电阻网络端口a和b之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将一个RRAM器件的底电极BE上连接中电位，如在图4中，将端口1连接中电位；
在另一个RRAM器件的底电极BE上施加第一逻辑运算信号p；在两个RRAM器件的顶电极TE上施加第二逻辑运算信号q，如在图4中，将端口3连接第一逻辑运算信号，将端口2连接第二逻辑运算信号q；设所述第一逻辑运算信号p或第二逻辑运算信号q为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口a和b之间的电阻状态参量得到逻辑运算结果。
本实施例中，只有当第二逻辑运算信号q为高电平，并且第一逻辑运算信号p为低电平时，两个RRAM器件正偏，两个电阻网络端口a、b间电阻网络为低阻态，其它情况下电阻网络为高阻态，因而实现逻辑功能“q NIMP p”，设状态参量由S表示，则真值表如表五：
表五
| p | q | S |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
本发明利用RRAM器件两个电极电压作为输入信号，以RRAM器件电阻网络阻值为状态参量，通过对电阻网络阻值状态的读取可以产生输出信号，拓宽了RRAM器件在集成电路中的应用领域，提高电路集成度。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (2)
1.一种利用RRAM器件实现逻辑运算的方法，其特征在于，
将两个RRAM器件相互串联或并联连接；
将所述两个RRAM器件串联或并联后的两端作为两个电阻网络端口；
对所述两个RRAM器件的电极端施加逻辑运算信号；
其中，所述逻辑运算为：
1）逻辑“或”运算，实现所述逻辑“或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将每个RRAM器件的底电极端连接中电位；
分别对两个RRAM器件的顶电极端施加第一逻辑运算信号和第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果；
或者，
2）逻辑“异或”运算，实现所述逻辑“异或”运算的方法为：
将两个RRAM器件并联连接；
将所述两个RRAM器件并联后的两端作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的初始状态设为高阻状态；
对一个RRAM器件的顶电极端和底电极端分别施加第一逻辑运算信号和第二逻辑运算信号；
对另一个RRAM器件的顶电极端和底电极端分别施加第二逻辑运算信号和第一逻辑运算信号；
设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”；为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果；
或者，
3）逻辑“与”运算，实现所述逻辑“与”运算的方法为：
将两个RRAM器件底电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个顶电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的底电极连接中电位；
分别在所述两个RRAM器件的两个顶电极上施加第一逻辑运算信号和第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果；
或者，
4）逻辑“或非”运算，实现所述逻辑“或非”运算的方法为：
将两个RRAM器件顶电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将所述两个RRAM器件的顶电极连接中电位；
分别在所述两个RRAM器件的两个底电极上施加第一逻辑运算信号和第二逻辑运算信号，设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果；
或者，
5）逻辑“NIMP”运算，实现所述逻辑“NIMP”运算的方法为：
将两个RRAM器件顶电极相接进行串联；
将所述两个RRAM器件串联后的首尾两个底电极作为两个电阻网络端口，设所述两个电阻网络端口之间的电阻状态为高阻状态时表示逻辑“0”，为低阻状态时表示逻辑“1”；
将一个RRAM器件的底电极上连接中电位；
在另一个RRAM器件的底电极上施加第一逻辑运算信号；在两个RRAM器件的顶电极上施加第二逻辑运算信号；设所述第一逻辑运算信号或第二逻辑运算信号为高电位信号时表示逻辑“1”，为低电位信号时表示逻辑“0”；
由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。
2.如权利要求1所述的利用RRAM器件实现逻辑运算的方法，其特征在于，所述逻辑运算为逻辑“或”或“异或”运算时，在对所述两个RRAM器件的两个电极端之间施加偏压时，所述两个RRAM器件并联连接的顶电极端之间断开连接、底电极端之间断开连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110341491.2A CN102412827B (zh) | 2011-11-02 | 2011-11-02 | 利用rram器件实现逻辑运算的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110341491.2A CN102412827B (zh) | 2011-11-02 | 2011-11-02 | 利用rram器件实现逻辑运算的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412827A CN102412827A (zh) | 2012-04-11 |
| CN102412827B true CN102412827B (zh) | 2014-06-11 |
Family
ID=45914720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110341491.2A Expired - Fee Related CN102412827B (zh) | 2011-11-02 | 2011-11-02 | 利用rram器件实现逻辑运算的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412827B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102811051B (zh) * | 2012-07-09 | 2014-10-29 | 华中科技大学 | 一种基于忆阻器的逻辑门电路 |
| CN104124961B (zh) * | 2012-07-09 | 2017-01-11 | 华中科技大学 | 一种基于忆阻器的逻辑非门电路 |
| TWI469325B (zh) | 2012-07-31 | 2015-01-11 | Ind Tech Res Inst | 邏輯閘 |
| CN102891678A (zh) * | 2012-09-25 | 2013-01-23 | 北京大学 | 反相器电路和芯片 |
| TWI521534B (zh) | 2013-10-09 | 2016-02-11 | 新唐科技股份有限公司 | 積體電路及其運作方法 |
| CN103490769B (zh) * | 2013-10-14 | 2016-05-11 | 北京大学 | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 |
| CN103716038B (zh) * | 2013-12-25 | 2016-05-25 | 华中科技大学 | 一种基于相变存储器的非易失性逻辑门电路 |
| TWI584576B (zh) * | 2014-01-08 | 2017-05-21 | 新唐科技股份有限公司 | 電壓產生器以及振盪裝置 |
| TWI548203B (zh) | 2014-01-08 | 2016-09-01 | 新唐科技股份有限公司 | 電壓產生器以及振盪裝置與操作方法 |
| CN103778468B (zh) * | 2014-01-16 | 2016-09-07 | 北京大学 | 一种基于rram的新型神经网络电路 |
| TWI524080B (zh) | 2014-01-29 | 2016-03-01 | 新唐科技股份有限公司 | 應用於積體電路的運作記錄電路及其運作方法 |
| TWI506251B (zh) | 2014-02-21 | 2015-11-01 | Nuvoton Technology Corp | 流體流量記錄裝置及方法 |
| WO2015139207A1 (zh) * | 2014-03-18 | 2015-09-24 | 华为技术有限公司 | 阻变存储器逻辑运算阵列的操作方法、装置及设备 |
| TWI524179B (zh) | 2014-04-22 | 2016-03-01 | 新唐科技股份有限公司 | 儲存單元控制器及其控制方法、以及儲存裝置 |
| US9263218B2 (en) | 2014-05-23 | 2016-02-16 | Nuvoton Technology Corporation | Variable resistance memory cell based electrically resettable fuse device |
| CN108475522B (zh) | 2016-01-18 | 2020-12-15 | 华为技术有限公司 | 内存设备及基于多层rram交叉阵列的数据处理方法 |
| CN107871518B (zh) * | 2016-09-28 | 2020-08-25 | 中国科学院宁波材料技术与工程研究所 | 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 |
| CN110175017B (zh) * | 2019-05-23 | 2021-07-02 | 浙江大学 | 一种基于rram的乘法器及其操作方法 |
| CN111046617B (zh) * | 2019-12-23 | 2024-04-09 | 杭州电子科技大学 | 基于忆阻器的三值数字逻辑门电路 |
| CN112951995B (zh) * | 2021-04-09 | 2023-04-07 | 华中科技大学 | 一种自整流忆阻器电路的存算一体化操作方法及应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202543A (zh) * | 2006-12-12 | 2008-06-18 | 中国科学院物理研究所 | 一种磁性材料逻辑电路及制作方法 |
| CN101431329A (zh) * | 2008-11-25 | 2009-05-13 | 中国科学院微电子研究所 | 或门逻辑电路及其形成方法 |
| CN201479114U (zh) * | 2009-08-03 | 2010-05-19 | 杭州电子科技大学 | 一种电阻性超导异步双线逻辑与门电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631090B2 (ja) * | 2004-02-19 | 2011-02-16 | 株式会社 東北テクノアーチ | 磁気抵抗効果素子を用いたロジックインメモリ回路 |
-
2011
- 2011-11-02 CN CN201110341491.2A patent/CN102412827B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202543A (zh) * | 2006-12-12 | 2008-06-18 | 中国科学院物理研究所 | 一种磁性材料逻辑电路及制作方法 |
| CN101431329A (zh) * | 2008-11-25 | 2009-05-13 | 中国科学院微电子研究所 | 或门逻辑电路及其形成方法 |
| CN201479114U (zh) * | 2009-08-03 | 2010-05-19 | 杭州电子科技大学 | 一种电阻性超导异步双线逻辑与门电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412827A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412827B (zh) | 利用rram器件实现逻辑运算的方法 | |
| CN108092658B (zh) | 一种逻辑电路操作方法 | |
| CN103226981B (zh) | 一种移位寄存器单元及栅极驱动电路 | |
| CN102498521B (zh) | 读取及使用存储器单元的方法 | |
| US11171650B2 (en) | Reversible logic circuit and operation method thereof | |
| CN103051307B (zh) | 一种基于忆阻器的非挥发d触发器 | |
| CN102306706A (zh) | 多阻态阻变存储器及利用其实现多阻态的方法 | |
| CN107871518B (zh) | 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 | |
| CN113131928A (zh) | 一种基于忆阻器的异或门器件及其操作方法 | |
| CN104333384A (zh) | 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器 | |
| CN102891678A (zh) | 反相器电路和芯片 | |
| CN102882514B (zh) | 与逻辑电路和芯片 | |
| CN203027214U (zh) | 射频可调衰减器 | |
| CN114254743B (zh) | 一种基于rram阵列构成的二进制神经网络中并行乘累加运算的电路 | |
| CN103337253A (zh) | 一种rram逻辑器件的级联系统及方法 | |
| CN105659330A (zh) | 实现移位运算的电路以及阵列电路 | |
| CN215771012U (zh) | 一种利用74hc595芯片级联继电器的电路 | |
| CN110690892B (zh) | 一种基于忆阻器的立方根逻辑电路 | |
| CN203761348U (zh) | 一种基于忆阻器的施密特触发器电路 | |
| CN109951068B (zh) | 串联供电电路、方法及计算设备 | |
| CN109951067B (zh) | 串联供电电路、方法及计算设备 | |
| CN205103696U (zh) | 一种用于nand flash的不对称稳压电路 | |
| CN113138747B (zh) | 一种可实现半加器运算功能的磁算术逻辑器件 | |
| CN110175017B (zh) | 一种基于rram的乘法器及其操作方法 | |
| CN102882509B (zh) | 进位电路和芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140611 |