CN113138747B - 一种可实现半加器运算功能的磁算术逻辑器件 - Google Patents
一种可实现半加器运算功能的磁算术逻辑器件 Download PDFInfo
- Publication number
- CN113138747B CN113138747B CN202110410517.8A CN202110410517A CN113138747B CN 113138747 B CN113138747 B CN 113138747B CN 202110410517 A CN202110410517 A CN 202110410517A CN 113138747 B CN113138747 B CN 113138747B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- arithmetic logic
- logic device
- device capable
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/383—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/502—Half adders; Full adders consisting of two cascaded half adders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种可实现半加器运算功能的磁算术逻辑器件，所述磁算术逻辑器件包括磁性单元、电阻网络和微分负电阻元件；其中两个磁性单元并联，两对微分负电阻元件分别与并联后的磁性单元的左右两组电极和电阻网络的左右两端相连，电流自所述并联后的磁性单元和所述电阻网络的顶端电极流入，从所述并联后的磁性单元的左右两组电极和所述电阻网络的左右两端经过所述微分负电阻元件流出，以磁化方向作为逻辑输入，所述流出的电流数值根据所述磁性单元磁化方向的变化而改变，实现半加器运算的“与”和“异或”逻辑功能。
Description
技术领域
本发明涉及自旋电子学技术领域，特别是涉及可实现半加器运算功能的磁算术逻辑器件。
背景技术
传统的电子计算机建立在冯·诺伊曼架构的基础上，在冯·诺依曼架构中，计算机的处理器与外部存储相互分离。日益加快的运算速度导致二者之间的信息交换消耗的时间和能量越来越多，使得电子计算机的进一步发展遇到了瓶颈。存储和运算之间的融合有望突破这一瓶颈，而新兴的自旋电子学器件凭借其非易失的特性和丰富的电磁输运特性，在实现存储和运算一体化方面具备一定的优势。
专利号：201610804501.4发明名称：一种可重构的磁逻辑器件及其制备方法，可以在室温和低磁场下实现四种基本逻辑运算，同时能够实现逻辑输出的存储。其具有很高的输出比和低工作磁场的性能特点。然而，要在尽可能减少逻辑门级联所带来的时间延迟和能量消耗的前提下实现更加复杂的运算功能，仅有基本布尔逻辑门是不够的，需要在布尔逻辑门的基础上进一步实现算术逻辑功能。
因此希望有一种可实现半加器运算功能的磁算术逻辑器件能够解决现有技术中存在的问题。
发明内容
本发明公开了一种可实现半加器运算功能的磁算术逻辑器件,所述磁算术逻辑器件包括磁性单元、电阻网络和微分负电阻元件；其中两个磁性单元并联，两对微分负电阻元件分别与并联后的磁性单元的左右两组电极和电阻网络的左右两端相连，电流自所述并联后的磁性单元和所述电阻网络的顶端电极流入，从所述并联后的磁性单元的左右两组电极和所述电阻网络的左右两端经过所述微分负电阻元件流出，以磁化方向作为逻辑输入，所述流出的电流数值根据所述磁性单元磁化方向的变化而改变，实现半加器运算的“与”和“异或”逻辑功能。
优选地，所述磁性单元包括顶端、左侧和右侧三个电极，三个电极的形状分别为矩形、圆形和梯形中的一种。
优选地,所述磁性单元中的磁性薄膜是具有垂直磁各向异性的磁性薄膜。
优选地,所述磁性薄膜为MgO\CoFeB\Ta、AlOx\Co\Pt以及Pt\Ta\Cu\Co\Pt\Ta中的一种。
优选地,所述磁性薄膜的磁化方向在电流的作用下翻转，引起所述电流翻转磁化效应的原因是电流产生的磁场、自旋转移力矩效应或自旋轨道力矩效应。
优选地，所述磁性单元接入所述磁算术逻辑器件器件的输出端，由于所述磁性薄膜的磁化方向在电流的作用下翻转，所述磁性单元的磁化方向取决于所述磁算术逻辑器件器件输出端电流的大小，实现运算结果的即时写入，在一个时钟周期内完成半加器算术逻辑运算功能和运算结果的存储。
优选地,所述微分负电阻元件的伏安特性曲线中包括斜率为负值的区间。
优选地，所述微分负电阻元件为互补的双极性晶体管、金属-绝缘体相变器件和隧道二极管中的一种。
优选地，所述电阻网络包括顶端、左端和右端三个连接端口。
本发明提出了一种可实现半加器运算功能的磁算术逻辑器件，通过将磁性材料本身磁化方向改变所引起的器件输运性能的变化经由微分负电阻元件进行增强，使得这种器件可以在室温下实现半加器的运算功能，且具有较高的输出比。利用磁性材料本身的电流驱动磁化反转效应，可以在一个时钟周期内将运算的结果写入磁性单元中，以实现在从信息的读出、运算到运算结果存储全过程中保持非易失性。
附图说明
图1为实施例1中磁半加器实现逻辑功能的电路配置示意图。
图2为实施例1中不同逻辑输入下“进位”和“和”输出端的输出电流特性曲线图。
图3为实施例2中利用磁半加器实现非易失信息读出，半加器算术逻辑功能和运算结果写入的电路配置示意图。
图4为实施例2中磁性单元的电流控制磁性单元磁化反转性能曲线图。
具体实施方式
为使本发明实施的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，磁半加器包括磁性单元部分101、微分负电阻元件部分102、三端电阻网络103以及两个电流输出通道104和105。磁性单元部分101中包括两个相同的磁性单元111和121。在热氧化SiO2/Si基底上通过磁控溅射生长MgO/CoFeB/Ta磁性薄膜并真空退火，再利用光刻工艺和反应离子刻蚀将其加工为如111和121所示形状的器件，再在器件的三端通过溅射沉积接触良好的电极以便外部连接。将两个相同的磁性单元111和121以图1所示的方式并联起来以使得两个磁性单元的输运性能均对器件整体的性能产生影响。
微分负电阻元件部分102包括112、122、132、142四个相同的微分负电阻元件，每一个微分负电阻元件由一组互补的PNP和NPN型双极性晶体管组合而成。102中的四个微分负电阻元件按照图1所示的方式，分别与磁性单元部分101的左右两端和电阻网络103的左右两端相连。
电阻网络103包括若干定值电阻，共有三个连接端口。若将其等效为如图1所示的Y型三端电阻网络，其等效电阻与磁性单元部分101在不同磁化状态下的电阻有关。
将磁半加器100按照如图1的方式连接。电流从器件的顶端流入磁性单元101和电阻网络103，经微分负电阻元件102从器件的底部流出。由于磁性单元111和121的反常霍尔效应，四个微分负电阻元件112、122、132和142中电流的相对大小不仅取决于磁性单元101和电阻网络103的等效电阻，也取决于这两个磁性单元的磁化状态。当输入电流达到一定值后，由于微分负电阻元件的非线性伏安特性，磁性单元111和121的磁化状态改变所引起的微分负电阻元件中电流相对大小的变化将被放大，在电流表104和105中测得电流歧化效应。如图2所示，其电流值随源电流增加的变化趋势。如表1所示，当源电流固定在1.6mA时测得的电流值：
表1：当总电流为1.6mA时，不同逻辑输入下“进位”和“和”输出端的输出电流值
对电流表104，只有当磁性单元111和121的磁化方向均向下时才测得高电流，其他三种情况均测得低电流，若将磁化向下和高电流分别定义为逻辑输入“1”和逻辑输出“1”，反之为逻辑输入“0”和逻辑输出“0”，则104中的电流与101中磁性单元的磁化方向之间的关系符合布尔逻辑“与”，对应于二进制加法运算的“进位”。对电流表105，当磁性单元111和121的磁化方向相同时测得低电流，反之测得高电流，若采取与104相同的定义方式，则105中的电流与101中磁性单元磁化方向之间的关系符合布尔逻辑“异或”，对应于二进制加法运算的“和”。综上，磁半加器100可实现两个一位二进制数字的加法运算，即半加器的运算功能。
实施例2
在磁半加器100的基础上，如图3所示，在存储运算一体化的磁半加器400中将用于测量输出电流的电流表104和105用另外两个磁化方向向上的磁性单元404、405替换，同时添加与磁性单元404、405电阻值相同的定值电阻406和407以补偿磁性单元404和405的引入的造成各支路电流相对大小的变化。
将存储运算一体化的磁半加器400按照图中所示的方式进行连接，并导入电流。由于电阻406和407平衡了磁性单元404和405的电阻的影响，该存储运算一体化的磁半加器400仍可实现图1所示的磁半加器100的半加器运算功能。同时，如图4所示，磁性单元404、405的磁化方向能够在电流的作用下翻转，翻转的阈值电流为0.8mA，这一电流值处于图3中代表逻辑输出“1”的高电流和代表逻辑输出“0”的低电流之间，因此对“进位”与“和”两种运算，当运算结果为“1”时，磁性单元的磁化方向将向下翻转，从而将“1”以磁化的形式写入，而当运算结果为“0”时，磁化方向将维持向上，即“0”的状态。因此，最终磁性单元404和405中所存储的信息与运算的结果相一致，从而实现存储与运算的一体化。
实施例1和2将两个磁性单元并联起来，利用其电学输运特性对于磁化方向的响应，辅以三端电阻网络和微分负电阻元件，在两个输出通道中分别执行“与”和“异或”布尔逻辑运算以实现半加器的一位二进制加法运算功能。并且实施例1和2利用电流翻转磁化效应，加法运算的结果能够在一个时钟周期内以磁化的形式写入磁性单元，实现非易失信息读取、算术逻辑运算与运算结果的写入在一个时钟周期内完成。
最后需要指出的是：以上实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种可实现半加器运算功能的磁算术逻辑器件，其特征在于，所述磁算术逻辑器件包括磁性单元、电阻网络和微分负电阻元件；其中两个磁性单元并联，两对微分负电阻元件分别与并联后的磁性单元的左右两组电极和电阻网络的左右两端相连，电流自所述并联后的磁性单元和所述电阻网络的顶端电极流入，从所述并联后的磁性单元的左右两组电极和所述电阻网络的左右两端经过所述微分负电阻元件流出，以磁化方向作为逻辑输入，所述流出的电流数值根据所述磁性单元磁化方向的变化而改变，实现半加器运算的“与”和“异或”逻辑功能。
2.根据权利要求1所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述磁性单元包括顶端、左侧和右侧三个电极，三个电极的形状分别为矩形、圆形和梯形中的一种。
3.根据权利要求2所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述磁性单元中的磁性薄膜是具有垂直磁各向异性的磁性薄膜。
4.根据权利要求3所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述磁性薄膜为MgO\CoFeB\Ta材料组合或者AlOx\Co\Pt材料组合或者Cu\Co\Pt\Ta材料组合中的一种。
5.根据权利要求3所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述磁性薄膜的磁化方向在电流的作用下翻转。
6.根据权利要求5所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述磁性单元接入所述磁算术逻辑器件的输出端，所述磁性单元的磁化方向取决于所述磁算术逻辑器件输出端电流的大小，实现运算结果的即时写入，在一个时钟周期内完成半加器算术逻辑运算功能和运算结果的存储。
7.根据权利要求1所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述微分负电阻元件的伏安特性曲线中包括斜率为负值的区间。
8.根据权利要求1所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述微分负电阻元件为互补的双极性晶体管、金属-绝缘体相变器件和隧道二极管中的一种。
9.根据权利要求1所述的可实现半加器运算功能的磁算术逻辑器件，其特征在于：所述电阻网络包括顶端、左端和右端三个连接端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110410517.8A CN113138747B (zh) | 2021-04-13 | 2021-04-13 | 一种可实现半加器运算功能的磁算术逻辑器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110410517.8A CN113138747B (zh) | 2021-04-13 | 2021-04-13 | 一种可实现半加器运算功能的磁算术逻辑器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113138747A CN113138747A (zh) | 2021-07-20 |
| CN113138747B true CN113138747B (zh) | 2022-08-09 |
Family
ID=76813104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110410517.8A Active CN113138747B (zh) | 2021-04-13 | 2021-04-13 | 一种可实现半加器运算功能的磁算术逻辑器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113138747B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794224B (zh) * | 2014-01-27 | 2017-01-11 | 华中科技大学 | 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法 |
| CN105206742B (zh) * | 2015-08-18 | 2017-08-11 | 清华大学 | 一种室温可编程磁逻辑器件 |
| CN106374034B (zh) * | 2016-09-05 | 2019-01-18 | 清华大学 | 一种可重构的磁逻辑器件及其制备方法 |
-
2021
- 2021-04-13 CN CN202110410517.8A patent/CN113138747B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113138747A (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Programmable spintronics logic device based on a magnetic tunnel junction element | |
| US7336525B2 (en) | Nonvolatile memory for logic circuits | |
| US6515895B2 (en) | Non-volatile magnetic register | |
| US8203871B2 (en) | Reconfigurable magnetic logic device using spin torque | |
| CN105356876B (zh) | 基于忆阻器的逻辑门电路 | |
| CN107732005B (zh) | 一种自旋多数门器件及逻辑电路 | |
| CN107134292B (zh) | 可编程多功能自旋逻辑电路 | |
| CN112313746B (zh) | 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法 | |
| CN112767980A (zh) | 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法 | |
| Zhang et al. | Extraordinary hall balance | |
| Keyes | Physics of digital devices | |
| CN107871518B (zh) | 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 | |
| CN106374034B (zh) | 一种可重构的磁逻辑器件及其制备方法 | |
| CN113138747B (zh) | 一种可实现半加器运算功能的磁算术逻辑器件 | |
| Suh et al. | A single magnetic tunnel junction representing the basic logic functions—NAND, NOR, and IMP | |
| US8427199B2 (en) | Magnetic logic gate | |
| Suzuki et al. | Design of a compact nonvolatile four-input logic element using a magnetic tunnel junction and metal–oxide–semiconductor hybrid structure | |
| CN113205841B (zh) | 一种可实现二位数据存储及逻辑运算的磁存算一体化器件 | |
| US11349480B2 (en) | Circuits based on magnetoelectric transistor devices | |
| Zhang et al. | Nonvolatile full adder based on a single multivalued Hall junction | |
| WO2023024083A1 (zh) | 自旋逻辑器件、存算一体器件、半加器和全加器 | |
| WO2022241735A1 (zh) | 自旋逻辑器件、存算一体器件、半加器和全加器 | |
| WO2010007173A1 (en) | A new sense amplifier circuit | |
| Lu et al. | Magnetic full adder based on negative differential resistance-enhanced anomalous hall effect | |
| CN113474839B (zh) | 使用磁约瑟夫森结器件作为π反相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |