CN112313746B - 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法 - Google Patents

磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法 Download PDF

Info

Publication number
CN112313746B
CN112313746B CN201980040152.5A CN201980040152A CN112313746B CN 112313746 B CN112313746 B CN 112313746B CN 201980040152 A CN201980040152 A CN 201980040152A CN 112313746 B CN112313746 B CN 112313746B
Authority
CN
China
Prior art keywords
mjj
layer
squid
logic state
flux bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980040152.5A
Other languages
English (en)
Other versions
CN112313746A (zh
Inventor
J·M·默达克
T·F·安布罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN112313746A publication Critical patent/CN112313746A/zh
Application granted granted Critical
Publication of CN112313746B publication Critical patent/CN112313746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

提供了磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法。存储器单元可以包括磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJ SQUID中的第二方向。存储器单元还可以包括基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件(SQUID)包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ，其中第一JJ和第二JJ中的每一个响应于由MJJ SQUID生成的任何通量偏置而具有临界电流。

Description

磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法
背景技术
在诸如随机存取存储器的电子设备中使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在器件尺寸方面已达到极限。附加地，即使在这些存储器不被访问时，基于CMOS的存储器中的泄漏电流也会导致高功耗。
作为示例，数据中心中的服务器消耗越来越大量的功率。即使CMOS电路处于非激活状态，功率消耗也部分是由于能量耗散而导致的功率损失。这是因为即使这样的电路(诸如，随机存取存储器)处于非激活状态并且不消耗任何动态功率，但是由于需要维持CMOS晶体管的状态，它们仍然消耗功率。附加地，由于CMOS电路使用DC电压来供电，因此即使CMOS电路处于非激活状态，也会存在一定量的电流泄漏。因此，即使在这样的电路不处理诸如读取/写入的操作时，一定量的功率被浪费不仅是由于维持CMOS晶体管的状态，而且是由于电流泄漏。
基于CMOS技术的存储器的一个备选方法是基于超导逻辑的存储器。
发明内容
在一个示例中，本公开涉及存储器单元，存储器单元包括磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJSQUID中的第二方向，其中第一方向与第二方向相反。存储器单元还可以包括基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件(SQUID)包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ，其中第一JJ和第二JJ中的每一个响应于由MJJ SQUID生成的任何通量偏置而具有临界电流；并且其中响应于读取操作，基于超导金属的SQUID被配置为至少基于第一通量偏置或第二通量偏置而提供输出。
在另一方面，本公开涉及存储器单元中的方法，存储器单元包括：磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件；以及基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ。方法可以包括生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJ SQUID中的第二方向，其中第一方向与第二方向相反。方法还可以包括：响应于读取操作，响应于由MJJ SQUID生成的任何通量偏置，基于超导金属的SQUID至少基于第一通量偏置或第二通量偏置而提供输出。
在又一方面，本公开涉及存储器系统，存储器系统包括：以行和列布置的存储器单元的阵列、被耦合到存储器单元的阵列的读取字线集合、以及被耦合到存储器单元的阵列的读取位线集合。存储器单元中的每个存储器单元可以包括磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件(SQUID)包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJSQUID中的第二方向，其中第一方向与第二方向相反。存储器单元中的每个存储器单元还可以包括基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件(SQUID)包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ，其中第一JJ和第二JJ中的每一个响应于由MJJ SQUID生成的任何通量偏置而具有临界电流，并且其中响应于经由读取字线集合中的至少一个读取字线和读取位线集合中的至少一个读取位线而被发起的读取操作，基于超导金属的SQUID被配置为至少基于第一通量偏置或第二通量偏置而提供输出。
提供本发明内容以简化形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
本公开通过示例的方式图示并且不受附图的限制，在附图中，相同的附图标记指示相似的元素。图中的元素为了简单和清楚而图示，并且不一定按比例绘制。
图1示出了根据一个示例的存储器单元的示意图；
图2示出了根据一个示例的用于与图1的存储器单元一起使用的磁性约瑟夫逊结(MJJ)器件的结构；
图3示出了根据一个示例的存储器单元(例如，图1的存储器单元)的操作；
图4示出了根据一个示例的具有图1的存储器单元的存储器系统；以及
图5示出了根据一个示例的包括被耦合到处理器的存储器的计算系统。
具体实施方式
本公开中描述的示例涉及包括超导体存储器单元的基于超导逻辑的存储器系统。某些示例涉及磁性约瑟夫逊结(MJJ)驱动的通量偏置存储器单元。存储器单元可以使用任何单通量量子(SFQ)兼容逻辑来实现。这样的逻辑的一个示例是互逆量子逻辑(RQL)。因此，某些示例还涉及互逆量子逻辑(RQL)兼容存储器单元。与CMOS晶体管不同，RQL电路是使用基于约瑟夫逊结的器件的超导体电路。一个示例性约瑟夫逊结可以包括经由阻碍电流的区域耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理变窄、金属区域或薄绝缘势垒。作为示例，超导体-绝缘体-超导体(SIS)类型的约瑟夫逊结可以被实现为RQL电路的一部分。作为示例，超导体是在没有电场的情况下可以承载直流电(DC)的材料。诸如铌的超导体具有临界温度(Tc)，它们在低于临界温度时电阻为零。铌，一种这样的超导体的临界温度(Tc)为9.3开尔文度。在低于Tc的温度下，铌具有超导性；然而，在高于Tc的温度下，它表现为具有电阻的普通金属。因此，在SIS类型的约瑟夫逊结中，超导体可以是铌超导体，而绝缘体可以是Al2O3势垒。在SIS类型的结中，超导电子由量子力学波函数来描述。超导电子波函数在两个超导体之间的相位时间变化的相位差对应于两个超导体之间的电势差。在RQL电路中，在一个示例中，SIS类型的结可以是超导回路的一部分。当两个超导体之间的电势差在一个相变周期内相对于时间积分时，通过回路的磁通量将以磁通量的单个量子的整数倍变化。与磁通量的单个量子相关联的电压脉冲被称为单通量量子(SFQ)脉冲。作为示例，过阻尼的约瑟夫逊结可以创建单独的单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫逊结可以是一个或多个超导回路的一部分。跨结的相位差可以通过施加到回路的磁通量来调制。
包括传输线的各种RQL电路可以根据需要，通过电感器或其他组件耦合多个约瑟夫逊结来形成。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进。SFQ脉冲可以为正或负。作为示例，当正弦偏置电流被提供给结时，正脉冲和负脉冲均可以在相反的时钟相位期间在传输线上向右行进。由于不存在偏置电阻器，RQL电路可以有利地具有零静态功率耗散。附加地，RQL电路可以使用交流(AC)电源来供电，从而消除了接地返回电流。AC电源也可以充当RQL电路的稳定时钟参考信号。在一个示例中，数字数据可以使用正和负(互逆)SFQ脉冲对来进行编码。作为示例，逻辑一位可以被编码为在正弦时钟的正相和负相中生成的互逆SFQ脉冲对。逻辑零位可以通过在时钟周期期间不存在正/负脉冲对来编码。SFQ正脉冲可以在时钟的正部分期间到达，而负脉冲可以在时钟的负部分期间到达。
示例性RQL电路的构建块可以包括各种类型的逻辑门。示例性逻辑门包括与门(AND门)、或门(OR门)、逻辑A-and-not-B(AanB)门以及逻辑与或门(AND&OR(AndOr)门)。AanB门可以具有两个输入和一个输出(Q)。除非输入脉冲B首先出现，否则输入脉冲A可以传播到输出Q。AndOr门可以具有两个输入和两个输出(Q1和Q2)。第一输入脉冲(输入脉冲A或输入脉冲B)到达输出Q1，并且第二输入脉冲到达输出Q2。这些门的逻辑行为可以基于前面提到的互逆数据编码。作为示例，正脉冲改变电感回路的内部通量状态，但是拖尾的负脉冲在每个时钟周期内擦除内部状态，这进而产生组合逻辑行为。
通常，微波信号(例如，SFQ脉冲)可以被用于控制存储器单元的状态。在读取/写入操作期间，字线和位线可以通过经由地址总线到达的SFQ脉冲而被选择性地激活。这些脉冲进而可以控制字线和位线驱动，字线和位线驱动可以向相关的存储器单元提供字线和位线电流。一个示例存储器单元可以包括两个磁性约瑟夫逊结(MJJ)器件和铌超导量子干涉器件(SQUID)。控制线可以被配置为以相反的方向来感应地翻转两个MJJ器件--创建具有低电流的一个MJJ器件以及具有相对高电流的另一MJJ器件。这可以在一个方向上生成通量偏置。另一方面，当控制线以相反方式翻转两个MJJ器件时，则这可能在相反的方向上生成通量偏置。铌SQUID可以被配置为用作通量偏置中的这些变化的传感器，使得根据铌SQUID是否生成电压脉冲，存储器单元的一个状态可以是逻辑“1”状态，而存储器单元的另一状态可以是逻辑“0”状态。电压脉冲可以由感测放大器来感测。使用MJJ器件基于电流方向来对铌SQUID进行通量偏置可以有利地降低改变或感测存储器单元状态所需的电流量。这是因为与可以使用电流来提供通量偏置的其他存储器单元不同，本公开的某些示例提供了其中电流导引可以被用于创建通量偏置的解决方案。作为示例，MJJ器件可以被用于在顺时针方向或逆时针方向上导引电流，并且由此提供通量偏置。
在一个示例中，MJJ器件可以包括至少一个固定磁性层和至少一个自由磁性层。在一个状态下，与自由磁性层相关联的磁极性可以基本平行于与固定磁性层相关联的磁极性。MJJ器件的该状态可以被称为平行状态。在另一状态下，与自由磁性层相关联的磁极性可以同与固定磁性层相关联的磁极性基本相反。MJJ器件的该状态可以被称为反平行状态。
存储器单元可以按行和列布置，使得每一行可以通过公共通量偏置(例如，读取字线信号)来激活，并且每个位线可以形成传输线，传输线可以将处于电压状态的存储器单元的输出传播到列的一个端部处的感测放大器。列中的存储器单元可以被公共电流源(例如，通量泵)串行偏置。
图1示出了根据一个示例的存储器单元100的示意图。在一个示例中，存储器单元100可以包括彼此平行布置的第一磁性约瑟夫逊结(MJJ)器件105和第二磁性约瑟夫逊结(MJJ)器件115。MJJ105和MJJ 115可以是磁性的也可以不是磁性的。两个MJJ可以形成超导量子干涉器件(SQUID)。存储器单元100还可以包括两个电感器116和136。在一个示例中，存储器单元100还可以包括彼此平行布置的约瑟夫逊结(JJ)120和约瑟夫逊结(JJ)122，约瑟夫逊结(JJ)120和约瑟夫逊结(JJ)122可以形成基于铌(或另一基于超导金属)的超导量子干涉器件(SQUID)。
继续参考图1，存储器单元100可以被耦合到字线和位线来执行各种存储器操作，包括例如读取操作和写入操作。作为示例，用于执行读取操作的读取字线(RWL)可以经由电感器116而被耦合到存储器单元100。用于执行写入操作的写入字线(WWL)可以被耦合到存储器单元100。附加地，用于执行读取操作的读取位线(RBL)可以经由电感器136而被耦合到存储器单元100。用于执行写入操作的写入位线(WBL)也可以被耦合到存储器单元100。写入位线(WBL)也可以被用于与MJJ器件105形成耦合，这可以更改MJJ器件105的自由磁性层的磁极性。附加地，如图1所示，写入字线(WWL)也可以被用于与MJJ器件105形成耦合，这可以更改MJJ器件1105的自由磁性层的磁极性。WWL也可以被用于形成耦合，这可以更改MJJ器件115的自由磁性层的磁极性。在写入操作期间，电流可以经由WBL而被耦合到MJJ器件1105并且经由WWL而被耦合到MJJ器件105。尽管图1示出了WBL仅被耦合到MJJ器件105，但是它也可以被耦合到MJJ器件115。
写入位线可以被磁耦合至MJJ器件105。在一个示例中，与MJJ105耦合可以使得由MJJ器件105的至少一个磁势垒层生成的磁场可以通过施加本地读取字线电流和施加本地位线电流来改变。在一个示例中，MJJ器件105可以处于第一状态(例如，对应于至少一个自由磁性层的磁化的第一配置)和第二状态(例如，对应于至少一个自由磁性层的磁化的第二配置)，其中磁化的第一配置可以与磁化的第二配置基本不同。在一个示例中，当由固定磁性层和自由磁性层生成的磁场彼此对抗时，MJJ器件105可以处于一种状态。
仍然参考图1，Icc是可以基于由MJJ 105和115形成的SQUID的状态来导引的DC偏置电流。当RBL和WWL均被选择时，MJJ 105的自由磁性层可以从反平行磁化状态(高Ic)改变为平行磁化状态(低Ic)。DC偏置电流Icc可以被导引到高Ic MJJ，高Ic MJJ进而可以根据MJJ SQUID几何形状来创建顺时针电流或逆时针电流。在该示例中，逆时针电流可以在感测铌SQUID(由图1的JJ 120和JJ122形成)中创建通量偏置。该通量偏置可以通过沿RWL发送通量偏置并向RBL施加脉冲来读取。如果由MJJ生成的通量偏置和沿RWL的通量偏置在同一方向上，则铌SQUID将产生脉冲(表示逻辑状态“1”)。另一方面，如果由MJJ生成的通量偏置和沿RWL的通量偏置处于相反方向，则铌SQUID将不会产生脉冲(表示逻辑状态“0”)。
图2示出了根据一个示例的磁性约瑟夫逊结(MJJ)器件200。在一个示例中，图1的MJJ器件105和MJJ器件115可以被配置为MJJ器件200。在该示例中，MJJ器件200可以包括导电层202和另一导电层204。在该示例中，导电层202和导电层204可以使用铌或另一合适的超导金属来形成。在该示例中，这些导电层中的每一个的厚度可以是100埃至2000埃。MJJ器件200还可以包括非磁性层220，非磁性层220可以被夹在自由磁性层210与固定磁性层212之间。因此，在该示例中，自由磁性层210可以被形成在非磁性层220之上，并且固定磁性层212可以被形成在非磁性层220之下。在这些层中的任一层之间可以存在中间层。术语“之上”和“之下”仅用于指示自由磁性层210在非磁性层220的一侧上，并且固定磁性层212被形成在非磁性层320的另一侧上。这些术语并不意味着创建这些层的特定顺序。换言之，在本公开的上下文中，“之上”可以指“之下”，而“之下”可以指“之上”。
在一个示例中，自由磁性层210可以具有非常软的磁性质，以允许响应于小磁场而切换磁化方向。作为示例，在液氦温度下，自由磁性层210可以具有低于350emu/cc的饱和磁化、小于10奥斯特的矫顽力值和小于20奥斯特的各向异性场值。自由磁性层210可以包括掺杂有钒、锆、钼或铪中的至少一种的第一磁性合金。作为示例，自由磁性层210可以包括掺杂的合金V20(Ni75Fe25)80。因此，自由磁性层210可以包括掺杂有钒(V)的镍铁(Ni-Fe)合金。钒的浓度可以为20原子百分比，而Ni-Fe合金的浓度可以为80原子百分比。在Ni-Fe合金内，Ni的浓度可以为75原子百分比，而Fe的浓度可以为25原子百分比。在一个示例中，钒的浓度可以在1-40原子百分比之间，并且Ni-Fe合金的浓度可以在60-99原子百分比之间。在Ni-Fe合金内，Ni的浓度可以在75原子百分比至95原子百分比之间变化，并且Fe的浓度可以在5原子百分比至25原子百分比之间变化。在一个示例中，自由磁性层210的厚度可以为15埃。在该示例中，固定磁性层212可以使用未掺杂的磁性合金来形成。在另一示例中，固定磁性层212可以具有比自由磁性层210更低的掺杂量。在一个示例中，固定磁性层212可以具有比自由磁性层210的磁滞更大的磁滞。固定磁性层212还可以具有比自由磁性层210更大的矫顽力值(HC)。固定磁性层212也可以具有较大的矩形比(剩余磁化(MR)/饱和磁化(MS)比)。固定磁性层212的厚度可以被选择为使得MJJ器件能够在高电流状态和低电流状态之间转变。作为示例，固定磁性层212可以包括掺杂的合金V10(Ni80Fe20)90。因此，固定磁性层212可以包括掺杂有钒的Ni-Fe合金。钒的浓度可以为10原子百分比，而Ni-Fe合金的浓度可以为90原子百分比。在Ni-Fe合金内，Ni的浓度可以为80原子百分比，而Fe的浓度可以为20原子百分比。在一个示例中，固定磁性层212的厚度可以为25埃。通常，磁性层可以具有10埃至25埃的厚度。磁性合金可以是Ni-Co合金、Fe-Co合金或Co-Ni-Fe合金。在另一示例中，磁性层可以包括掺杂有锆(Zr)的Ni-Fe合金，诸如，Zrz(Ni80Fe20)1-z，其中锆的浓度可以在2原子百分比至20原子百分比之间的范围内变化。在其他示例中，磁性层可以包括掺杂有钼或铪的Ni-Fe合金。非磁性层220可以包括钒(V)、钼(Mo)、铜(Cu)、铝(Al)、钽(Ta)或铬(Cr)中的至少一种。相对于图2描述的任何层可以使用诸如溅射的物理气相沉积(PVD)技术来形成。尽管图2示出了以某种方式布置的MJJ器件200的一定数量的层，但是可以存在不同地布置的更多或更少的层。作为示例，MJJ器件105和MJJ器件115中的每一个可以包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。
图3示出了根据一个示例的存储器单元(例如，图1的存储器单元100)的操作的示意图。如阶段310处所示，使用被感应地耦合到两个MJJ器件的控制线，两个MJJ器件中的任一个的临界电流(Ic)可以被设置为高Ic值(Hi-Ic)或低Ic值(Lo-Ic)。在阶段312，两个MJJ器件被示出为处于第一状态，其中右MJJ器件被设置为高Ic值(Hi-Ic)，而左MJJ器件被设置为低Ic值(Lo-Ic)。在该阶段，流过由两个MJJ器件形成的SQUID的电流将以一定的方式分布，使得它将在与电流向内流向中心的方向垂直的方向上创建通量。在阶段314，使用控制线，两个MJJ器件被翻转，使得右MJJ器件被设置为低Ic值(Lo-Ic)，而左MJJ器件被设置为高Ic值(Hi-Ic)。备选地，在阶段314，两个MJJ器件中的一个可以被设置为高Ic值(Hi-Ic)或低Ic值(Lo-Ic)，而另一器件不变。结果，流过SQUID的电流将在与SQUID先前状态中的方向相反的方向上创建通量(例如，通量将在与从中心向外流出的电流垂直的方向上被创建)。如图所示，在阶段316，通量的变化通过经偏置的铌SQUID(在中间示出)来检测。通过铌SQUID的检测对应于通量偏置是在一个方向上还是在另一方向上。作为示例，在方向之一上，铌SQUID在被正确偏置时，可以生成可以使用感测放大器来感测的电压脉冲。
参考回到图1，在写入操作期间，写入字线(WWL)和写入位线(WBL)可以从相应的驱动接收电流。经由WWL和WBL提供的一系列定时的写入脉冲可以被用于在选定的(多个)存储器单元处创建磁场，来设置自由磁化层。该设置进而可以反映存储器单元的逻辑状态之一(高或低)。
再次参考图1，在读取操作期间，读取字线(RWL)和读取位线(RBL)可以从相应的驱动(例如，字线驱动和位线驱动)接收电流。在一个示例中，读取字线(RWL)可以被耦合至电感器116。在一个示例中，读取位线(RBL)可以被直接耦合至铌SQUID并提供本地位线电流。在一个状态(例如，高Ic值(Hi-Ic)或低Ic值(Lo-Ic))下，MJJ 105可以向由MJJ形成的铌SQUID提供进一步的通量偏置。在读取操作期间，来自MJJ 105的通量偏置可以添加到由流过本地读取字线的电流生成的通量，从而使得铌SQUID转变为电压状态。在第二状态(例如，零状态)下，MJJ 105可以向铌SQUID提供更少的通量偏置。由于电流流过本地读取字线而生成的通量可能不足以将铌SQUID驱动到电压状态。存储器单元100的输出电压、电流或任何其他参数的变化可以使用感测放大器来感测。在一个示例中，电流脉冲的存在或不存在，一旦被感测放大器放大，就可以将存储器单元100的状态确定为逻辑“0”或逻辑“1”。作为示例，逻辑“1”状态可以对应于“电压状态”，其中耦合到存储器单元的感测放大器可以将电压感测为表示逻辑“1”状态。逻辑“0”状态可以对应于“基本上为零电压的状态”，使得感测放大器可以将其感测为表示逻辑“0”状态。
图4示出了根据一个示例的存储器系统400的示意图。存储器系统400可以包括以行和列布置的存储器单元的阵列402。在一个示例中，阵列402可以是具有与图1的存储器单元100相同的结构和操作的存储器单元阵列。存储器系统400还可以包括行译码器410，行译码器410可以被配置为对行控制/地址信号进行译码。行译码器410还可以被耦合到字线驱动412。字线驱动412可以包括以下电路：其向与选定字线相关联的存储器单元的子集或全部提供字线读取/写入电流来进行任何读取或写入操作。字线驱动412可以经由字线414来提供这样的电流。字线414可以包括读取字线和写入字线两者。换言之，不同的字线可以被用来将电流提供给选定存储器单元来进行读取或写入操作。存储器系统400还可以包括列译码器420，列译码器420可以被配置为对列控制/地址信号进行译码。列译码器420还可以被耦合到位线驱动422。位线驱动422可以包括以下电路：其用于向与选定位线相关联的存储器单元的子集或全部提供位线读取电流来进行任何读取或写入操作。位线驱动422可以经由位线424来提供这样的电流。位线424可以包括读取位线和写入位线两者。换言之，不同的位线可以被用来将电流提供给选定存储器单元来进行读取或写入操作。通过使用行地址和列地址，存储器单元中的任一个可以使用地址来访问。位线(例如，位线424)中的每个位线还可以被耦合到感测放大器430来感测位线，以确定存储器单元阵列402中的每个存储器单元的逻辑状态。存储器单元阵列402与感测放大器430之间的耦合可以包括射频(RF)传输线。每个列中的存储器单元可以由公共电流源(例如，通量泵)来进行串行地电流偏置。如前所述，位线424可以被用于将该电流耦合到列中的每个存储器单元。尽管图4示出了以某种方式布置的存储器系统400的一定数量的组件，但是可以存在更多或更少数量的、不同布置的组件。
图5示出了根据一个示例的计算系统500，计算系统500包括经由总线530而被耦合到存储器520(例如，图4的存储器系统400)的处理器510。处理器510可以如先前解释的方式在存储器520上执行读取或写入操作。附加地，处理器510和存储器520可以与其他基于超导逻辑的器件一起使用。通常，在低温环境中操作并且需要存储指令或数据的任何超导器件均可以包括存储器520。此外，处理器510不需要处于低温环境中；相反，它可以在非低温下操作。在该示例中，存储器520可以处于单独的低温环境中，并且可以经由连接器而被耦合至处理器510，按照使得低温环境可以被维持的方式。存储器520可以用作数据中心中的存储装置的一部分，以用于传递基于云的服务，诸如，软件即服务、平台即服务或其他服务。
总之，在一个示例中，本公开涉及存储器单元，存储器单元包括磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJ SQUID中的第二方向，其中第一方向与第二方向相反。存储器单元还可以包括基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件(SQUID)包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ，其中第一JJ和第二JJ中的每一个响应于由MJJSQUID生成的任何通量偏置而具有临界电流；并且其中响应于读取操作，基于超导金属的SQUID被配置为至少基于第一通量偏置或第二通量偏置而提供输出。
在存储器单元中，第一通量偏置可以对应于存储器单元的第一逻辑状态，并且第二通量偏置可以对应于存储器单元的第二逻辑状态，其中第二逻辑状态与第一逻辑状态相反。当存储器单元的逻辑状态是第一逻辑状态时，输出可以包括电压脉冲，而当存储器单元的逻辑状态是第二逻辑状态时，输出可以不包括电压脉冲。
在存储器单元中，第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括被形成在第二层之上的第一层和被形成在第二层之下的第三层，其中第一层是自由磁性层，第二层是非磁性层，并且其中第三层是固定磁性层。第一逻辑状态可以对应于自由磁性层的磁化的第一配置，并且第二逻辑状态可以对应于自由磁性层的磁化的第二配置，其中自由磁性层的磁化的第一配置对应于与固定磁性层的磁场平行的第一磁场，并且自由磁性层的磁化的第二配置对应于与固定磁性层的磁场反平行的第二磁场。第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。第一MJJ器件和第二MJJ器件中的每个MJJ器件可以被配置用于单域切换。
在另一方面，本公开涉及存储器单元中的方法，存储器单元包括：磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件；以及基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ。方法可以包括生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，而第二通量偏置对应于电流在MJJ SQUID中的第二方向，其中第一方向与第二方向相反。方法还可以包括：响应于读取操作，响应于由MJJ SQUID生成的任何通量偏置，基于超导金属的SQUID至少基于第一通量偏置或第二通量偏置而提供输出。
第一通量偏置可以对应于存储器单元的第一逻辑状态，并且第二通量偏置可以对应于存储器单元的第二逻辑状态，其中第二逻辑状态与第一逻辑状态相反。当存储器单元的逻辑状态是第一逻辑状态时，输出可以包括电压脉冲，而当存储器单元的逻辑状态是第二逻辑状态时，输出可以不包括电压脉冲。
在存储器单元中，第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括被形成在第二层之上的第一层和被形成在第二层之下的第三层，其中第一层是自由磁性层，第二层是非磁性层，并且其中第三层是固定磁性层。第一逻辑状态可以对应于自由磁性层的磁化的第一配置，并且第二逻辑状态可以对应于自由磁性层的磁化的第二配置，其中自由磁性层的磁化的第一配置对应于与固定磁性层的磁场平行的第一磁场，并且自由磁性层的磁化的第二配置对应于与固定磁性层的磁场反平行的第二磁场。第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。第一MJJ器件和第二MJJ器件中的每个MJJ器件可以被配置用于单域切换。
在又一方面，本公开涉及存储器系统，存储器系统包括：以行和列布置的存储器单元的阵列、被耦合到存储器单元的阵列的读取字线集合、以及被耦合到存储器单元的阵列的读取位线集合。存储器单元中的每个存储器单元可以包括磁性约瑟夫逊结(MJJ)超导量子干涉器件(SQUID)，磁性约瑟夫逊结超导量子干涉器件(SQUID)包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中第一通量偏置对应于电流在MJJ SQUID中的第一方向，并且第二通量偏置对应于电流在MJJSQUID中的第二方向，其中第一方向与第二方向相反。存储器单元中的每个存储器单元还可以包括基于超导金属的超导量子干涉器件(SQUID)，基于超导金属的超导量子干涉器件(SQUID)包括彼此平行布置的第一约瑟夫逊结(JJ)和第二JJ，其中第一JJ和第二JJ中的每一个响应于由MJJ SQUID生成的任何通量偏置而具有临界电流，并且其中响应于经由读取字线集合中的至少一个和读取位线集合中的至少一个而被发起的读取操作，基于超导金属的SQUID被配置为至少基于第一通量偏置或第二通量偏置而提供输出。
在存储器单元中，第一通量偏置可以对应于存储器单元的第一逻辑状态，并且第二通量偏置可以对应于存储器单元的第二逻辑状态，其中第二逻辑状态与第一逻辑状态相反。当存储器单元的逻辑状态是第一逻辑状态时，输出可以包括电压脉冲，而当存储器单元的逻辑状态是第二逻辑状态时，输出可以不包括电压脉冲。
在存储器单元中，第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括被形成在第二层之上的第一层和被形成在第二层之下的第三层，其中第一层是自由磁性层，第二层是非磁性层，并且其中第三层是固定磁性层。第一逻辑状态可以对应于自由磁性层的磁化的第一配置，并且第二逻辑状态可以对应于自由磁性层的磁化的第二配置，其中自由磁性层的磁化的第一配置对应于与固定磁性层的磁场平行的第一磁场，并且自由磁性层的磁化的第二配置对应于与固定磁性层的磁场反平行的第二磁场。第一MJJ器件和第二MJJ器件中的每个MJJ器件可以包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。
应理解，本文描绘的方法、模块和组件仅是示例性的。备选地或附加地，本文中所描述的功能性可以至少部分地由一个或多个硬件逻辑组件来执行。例如但不限于，可以使用的说明性类型的硬件逻辑组件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象但仍然明确的意义上，用于实现相同功能性的组件的任何布置可以被有效地“关联”，使得期望功能性被实现。因此，不论架构或中间组件如何，本文中被组合来实现特定功能性的任何两个组件可以被视为彼此“关联”，使得期望功能性被实现。同样，如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“耦合”来实现期望功能性。
与本公开中所描述的示例相关联的功能性还可以包括非瞬态介质中存储的指令。如本文所使用的，术语“非瞬态介质”指代存储使得诸如处理器510的机器以特定方式操作的数据和/或指令的任何介质。示例性非瞬态介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动器、磁盘或磁带、光盘或磁带、闪存、EPROM、NVRAM、PRAM或其他此类介质或此类介质的联网的版本。易失性介质包括例如动态存储器，诸如，DRAM、SRAM、缓存或其他此类介质。非瞬态介质与传输介质不同，但可以与传输介质结合使用。传输介质被用于向机器或从机器传送数据和/或指令。示例性传输介质包括同轴电缆、光纤电缆、铜线和诸如无线电波的无线介质。
此外，本领域技术人员将认识到，上述操作的功能性之间的边界仅是说明性的。多个操作的功能性可以被组合到单个操作中，和/或单个操作的功能性可以分布在附加操作中。此外，备选实施例可以包括特定操作的多个实例，并且在各种其他实施例中可以更改操作的顺序。
尽管本公开提供了特定示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本公开的范围内。本文中针对特定示例所描述的任何益处、优点或问题的解决方案均不应被解释为任何或所有权利要求的关键、必需或必要特征或元素。
此外，本文所使用的术语“一(a)”或“一个(an)”被定义为一个或多于一个。同样，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”不定冠词，在权利要求中使用诸如“至少一个”和“一个或多个”的介绍性短语不应被解释为暗示通过不定冠词“一”或“一个”引入另一权利要求要素将包含这样引入的权利要求要素的任何具体权利要求限制为包含一个这样的要素的发明。使用定冠词也是如此。
除非另有说明，否则诸如“第一”和“第二”的术语被用于任意地区分此类术语所描述的要素。因此，这些术语不一定旨在指示此类要素的时间或其他优先顺序。

Claims (20)

1.一种存储器单元，包括：
磁性约瑟夫逊结MJJ超导量子干涉器件SQUID，包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中所述MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中所述第一通量偏置对应于电流在所述MJJ SQUID中的第一方向，并且所述第二通量偏置对应于电流在所述MJJ SQUID中的第二方向，其中所述第一方向与所述第二方向相反；以及
基于超导金属的超导量子干涉器件SQUID，包括彼此平行布置的第一约瑟夫逊结JJ和第二JJ，其中所述第一JJ和所述第二JJ中的每一个响应于由所述MJJ SQUID生成的任何通量偏置而具有临界电流，并且其中响应于读取操作，所述基于超导金属的SQUID被配置为至少基于所述第一通量偏置或所述第二通量偏置而提供输出。
2.根据权利要求1所述的存储器单元，其中所述第一通量偏置对应于所述存储器单元的第一逻辑状态，并且所述第二通量偏置对应于所述存储器单元的第二逻辑状态，其中所述第二逻辑状态与所述第一逻辑状态相反。
3.根据权利要求2所述的存储器单元，其中当所述存储器单元的逻辑状态为所述第一逻辑状态时，所述输出包括电压脉冲，并且其中当所述存储器单元的逻辑状态为所述第二逻辑状态时，所述输出不包括电压脉冲。
4.根据权利要求2所述的存储器单元，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括被形成在第二层之上的第一层和被形成在所述第二层之下的第三层，其中所述第一层是自由磁性层，所述第二层是非磁性层，并且其中所述第三层是固定磁性层。
5.根据权利要求4所述的存储器单元，其中所述第一逻辑状态对应于所述自由磁性层的磁化的第一配置，并且所述第二逻辑状态对应于所述自由磁性层的磁化的第二配置，其中所述自由磁性层的所述磁化的所述第一配置对应于与所述固定磁性层的磁场平行的第一磁场，并且所述自由磁性层的所述磁化的所述第二配置对应于与所述固定磁性层的所述磁场反平行的第二磁场。
6.根据权利要求1所述的存储器单元，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。
7.根据权利要求1所述的存储器单元，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件被配置用于单域切换。
8.一种存储器单元中的方法，所述存储器单元包括：磁性约瑟夫逊结MJJ超导量子干涉器件SQUID，包括彼此平行布置的第一MJJ器件和第二MJJ器件；以及基于超导金属的超导量子干涉器件SQUID，包括彼此平行布置的第一约瑟夫逊结JJ和第二JJ，所述方法包括：
生成第一通量偏置或第二通量偏置，其中所述第一通量偏置对应于电流在所述MJJSQUID中的第一方向，并且所述第二通量偏置对应于电流在所述MJJ SQUID中的第二方向，其中所述第一方向与所述第二方向相反；以及
响应于读取操作，响应于由所述MJJ SQUID生成的任何通量偏置，所述基于超导金属的SQUID至少基于所述第一通量偏置或所述第二通量偏置而提供输出。
9.根据权利要求8所述的方法，其中所述第一通量偏置对应于所述存储器单元的第一逻辑状态，并且所述第二通量偏置对应于所述存储器单元的第二逻辑状态，其中所述第二逻辑状态与所述第一逻辑状态相反。
10.根据权利要求9所述的方法，其中当所述存储器单元的逻辑状态为所述第一逻辑状态时，所述输出包括电压脉冲，并且其中当所述存储器单元的逻辑状态为所述第二逻辑状态时，所述输出不包括电压脉冲。
11.根据权利要求9所述的方法，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括被形成在第二层之上的第一层和被形成在所述第二层之下的第三层，其中所述第一层是自由磁性层，所述第二层是非磁性层，并且其中所述第三层是固定磁性层。
12.根据权利要求11所述的方法，其中所述第一逻辑状态对应于所述自由磁性层的磁化的第一配置，并且所述第二逻辑状态对应于所述自由磁性层的磁化的第二配置，其中所述自由磁性层的所述磁化的所述第一配置对应于与所述固定磁性层的磁场平行的第一磁场，并且所述自由磁性层的所述磁化的所述第二配置对应于与所述固定磁性层的所述磁场反平行的第二磁场。
13.根据权利要求8所述的方法，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。
14.根据权利要求8所述的方法，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件被配置用于单域切换。
15.一种存储器系统，包括：
以行和列布置的存储器单元的阵列；
读取字线集合，被耦合到所述存储器单元的所述阵列；
读取位线集合，被耦合到所述存储器单元的所述阵列，并且其中所述存储器单元中的每个存储器单元包括：
磁性约瑟夫逊结MJJ超导量子干涉器件SQUID，所述磁性约瑟夫逊结超导量子干涉器件包括彼此平行布置的第一MJJ器件和第二MJJ器件，其中所述MJJ SQUID被配置为生成第一通量偏置或第二通量偏置，其中所述第一通量偏置对应于电流在所述MJJ SQUID中的第一方向，并且所述第二通量偏置对应于电流在所述MJJ SQUID中的第二方向，其中所述第一方向与所述第二方向相反；以及
基于超导金属的超导量子干涉器件SQUID，所述基于超导金属的超导量子干涉器件包括彼此平行布置的第一约瑟夫逊结JJ和第二JJ，其中所述第一JJ和所述第二JJ中的每一个响应于由所述MJJ SQUID生成的任何通量偏置而具有临界电流，并且其中响应于经由所述读取字线集合中的至少一个读取字线和所述读取位线集合中的至少一个读取位线而被发起的读取操作，所述基于超导金属的SQUID被配置为至少基于所述第一通量偏置或所述第二通量偏置而提供输出。
16.根据权利要求15所述的存储器系统，其中所述第一通量偏置对应于所述存储器单元的第一逻辑状态，并且所述第二通量偏置对应于所述存储器单元的第二逻辑状态，其中所述第二逻辑状态与所述第一逻辑状态相反。
17.根据权利要求16所述的存储器系统，其中当所述存储器单元的逻辑状态为所述第一逻辑状态时，所述输出包括电压脉冲，并且其中当所述存储器单元的逻辑状态为所述第二逻辑状态时，所述输出不包括电压脉冲。
18.根据权利要求16所述的存储器系统，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括被形成在第二层之上的第一层和被形成在所述第二层之下的第三层，其中所述第一层是自由磁性层，所述第二层是非磁性层，并且其中所述第三层是固定磁性层。
19.根据权利要求18所述的存储器系统，其中所述第一逻辑状态对应于所述自由磁性层的磁化的第一配置，并且所述第二逻辑状态对应于所述自由磁性层的磁化的第二配置，其中所述自由磁性层的所述磁化的所述第一配置对应于与所述固定磁性层的磁场平行的第一磁场，并且所述自由磁性层的所述磁化的所述第二配置对应于与所述固定磁性层的所述磁场反平行的第二磁场。
20.根据权利要求15所述的存储器系统，其中所述第一MJJ器件和所述第二MJJ器件中的每个MJJ器件包括第一超导金属层、电介质层、反铁磁层、导电金属层、铁磁层和第二超导金属层。
CN201980040152.5A 2018-06-20 2019-06-11 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法 Active CN112313746B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/013,549 US10546621B2 (en) 2018-06-20 2018-06-20 Magnetic josephson junction driven flux-biased superconductor memory cell and methods
US16/013,549 2018-06-20
PCT/US2019/036438 WO2019245790A1 (en) 2018-06-20 2019-06-11 Magnetic josephson junction driven flux-biased superconductor memory cell and methods

Publications (2)

Publication Number Publication Date
CN112313746A CN112313746A (zh) 2021-02-02
CN112313746B true CN112313746B (zh) 2024-05-07

Family

ID=67138052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980040152.5A Active CN112313746B (zh) 2018-06-20 2019-06-11 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法

Country Status (5)

Country Link
US (1) US10546621B2 (zh)
EP (1) EP3811362A1 (zh)
KR (1) KR20210019539A (zh)
CN (1) CN112313746B (zh)
WO (1) WO2019245790A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187489B (zh) 2008-09-03 2014-02-26 D-波系统公司 用于量子处理器元件的有效补偿的系统、方法及装置
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US10734568B2 (en) * 2018-10-25 2020-08-04 Northrop Grumman Systems Corporation Milliohm resistor for RQL circuits
US11545974B2 (en) 2020-09-24 2023-01-03 International Business Machines Corporation Current biased tunable qubit
WO2023004040A1 (en) * 2021-07-23 2023-01-26 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013180946A1 (en) * 2012-05-31 2013-12-05 Northrop Grumman Systems Corporation Josephson magnetic memory cell system
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
CN105914219A (zh) * 2009-02-27 2016-08-31 D-波系统公司 用于制造超导集成电路的系统及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224630A (en) 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US5024993A (en) 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US7486550B2 (en) 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US8208288B2 (en) 2008-03-27 2012-06-26 International Business Machines Corporation Hybrid superconducting-magnetic memory cell and array
US8270209B2 (en) * 2010-04-30 2012-09-18 Northrop Grumman Systems Corporation Josephson magnetic random access memory system and method
US20160012882A1 (en) 2013-03-14 2016-01-14 ColdLogix, Inc. Flux Latching Superconducting Memory
US9208861B2 (en) 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US9472256B1 (en) 2014-10-01 2016-10-18 Everspin Technologies, Inc. Magnetic memory having two transistors and two magnetic tunnel junctions per memory cell
US9281057B1 (en) 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9520181B1 (en) * 2015-09-15 2016-12-13 Northrop Grumman Systems Corporation Superconducting phase-controlled hysteretic magnetic Josephson junction JMRAM memory cell
US9443576B1 (en) * 2015-11-09 2016-09-13 Microsoft Technology Licensing, Llc Josephson magnetic random access memory with an inductive-shunt
US11361240B2 (en) * 2016-07-01 2022-06-14 Intel Corporation Flux bias lines below qubit plane
US9972380B2 (en) 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US10417136B2 (en) * 2017-12-21 2019-09-17 Northrop Grumman Systems Corporation Write-through detection for a memory circuit with an analog bypass portion
US10204677B1 (en) * 2018-03-16 2019-02-12 Microsoft Technology Licensing, Llc Superconducting memory system with stacked drivers and differential transformers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914219A (zh) * 2009-02-27 2016-08-31 D-波系统公司 用于制造超导集成电路的系统及方法
WO2013180946A1 (en) * 2012-05-31 2013-12-05 Northrop Grumman Systems Corporation Josephson magnetic memory cell system
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Magnetic Josephson Junctions with Superconducting Interlayer for Cryogenic Memory;Igor V. Vernik 等;IEEE Transactions on Applied Superconductivity;第23卷(第3期);1-8 *

Also Published As

Publication number Publication date
CN112313746A (zh) 2021-02-02
US20190392878A1 (en) 2019-12-26
WO2019245790A1 (en) 2019-12-26
US10546621B2 (en) 2020-01-28
KR20210019539A (ko) 2021-02-22
EP3811362A1 (en) 2021-04-28

Similar Documents

Publication Publication Date Title
CN109478590B (zh) 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
CN112313746B (zh) 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN108352180B (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
US8350347B2 (en) Writable magnetic element
US10650884B2 (en) Superconducting memory with josephson phase-based torque
Bromberg et al. Experimental demonstration of four-terminal magnetic logic device with separate read-and write-paths
EP3766069B1 (en) Superconducting memory system with stacked drivers and differential transformers
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
CN112119461A (zh) 基于电流的超导体存储器单元和方法
US11145361B2 (en) Superconducting switch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant