CN102187489B - 用于量子处理器元件的有效补偿的系统、方法及装置 - Google Patents

用于量子处理器元件的有效补偿的系统、方法及装置 Download PDF

Info

Publication number
CN102187489B
CN102187489B CN200980141676.XA CN200980141676A CN102187489B CN 102187489 B CN102187489 B CN 102187489B CN 200980141676 A CN200980141676 A CN 200980141676A CN 102187489 B CN102187489 B CN 102187489B
Authority
CN
China
Prior art keywords
josephson junction
junction structure
quantum bit
quantum
current paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980141676.XA
Other languages
English (en)
Other versions
CN102187489A (zh
Inventor
理查德·G·哈里斯
安德鲁·J·伯克利
扬·约翰逊
马克·约翰逊
穆罕默德·阿明
保罗·I·布伊克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D Wave Systems Inc
Original Assignee
D Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D Wave Systems Inc filed Critical D Wave Systems Inc
Publication of CN102187489A publication Critical patent/CN102187489A/zh
Application granted granted Critical
Publication of CN102187489B publication Critical patent/CN102187489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Abstract

装置及方法使得能够对一个量子处理器的超导元件中的不希望的偏差进行有效的补偿。一个量子位可以包括一个初级复合约瑟夫逊结(CJJ)结构，该结构可以包括至少一个第一次级CJJ结构以便使得能够对该初级CJJ结构中的约瑟夫逊结的不对称性进行补偿。一个量子位可以包括一个串联LC电路，该电路与一个第一CJJ结构并联地耦联以便提供一个可调谐的电容。一个量子位控制系统可以包括用于调谐一个量子位回路的电感的装置，例如，电感地耦联到该量子位回路上并且由一个编程接口控制的一个可调谐式耦联器，或者与该量子位回路串联地耦联并且由一个编程接口控制的一个CJJ结构。

Description

用于量子处理器元件的有效补偿的系统、方法及装置
相关申请的交叉引用
本申请根据35 U.S.C.119(e)要求对于2008年9月3日提交的题为“用于量子处理器元件的有效补偿的系统、方法及装置”的美国临时专利申请序列号61/094,002的权益，该专利申请通过引用以其全文结合在此。
技术领域
本申请的系统、方法及装置总体上涉及超导器件并且具体涉及量子处理器中的超导元件的有效补偿。
背景技术
超导量子位
人们在考虑将多种不同的硬件和软件途径用于量子计算机中。一种硬件途径使用了超导材料(如铝和/或铌)形成的集成电路来定义超导量子位。根据用于对信息进行编码的物理特性，超导量子位可以被分为几个类别。例如，它们可以被分为电荷、通量与相位器件。电荷器件以器件的电荷状态来存储并处理信息；通量器件以与通过器件的某个部分的磁通量有关的一个变量来存储并处理信息；而相位器件以与相位器件的两个区域之间的超导相位的差值有关的一个变量存储并处理信息。
在本领域中已经实现了许多不同形式的超导通量量子位，但是所有成功的实现方式总体上包括一个超导回路(即，一个“量子位回路”)，该超导回路被至少一个约瑟夫逊结中断。一些实施方案实现了彼此串联和/或并联连接的多个超导回路。一些实施方案实现了彼此或串联或并联连接的多个约瑟夫逊结。在本领域中，彼此并联连接的一对约瑟夫逊结被称为一个复合约瑟夫逊结(“CJJ”)。应当理解，类似于彼此并联连接的多个电阻器的行为可以作为一个单个的有效电阻来建立模型的方式，一个CJJ的行为可以作为一个单个的有效的约瑟夫逊结来建立模型。
量子处理器
一个计算机处理器可以采取一种模拟处理器的形式，例如一种量子处理器(如一种超导量子处理器)。一个超导量子处理器可以包括多个量子位以及多个相关联的局部偏置器件，例如两个或更多个超导量子位。在美国专利7,533,068、美国专利公开2008-0176750、美国专利公开2009-0121215、以及PCT专利申请序列号PCT/US2009/037984中说明了可以与本申请的系统、方法及装置结合使用的多个示例性量子处理器的进一步的细节及实施方案。
发明内容
在此说明了使得能够对量子处理器元件进行有效补偿的多个系统、方法及装置。
至少一个实施方案可以被归纳为一个电路，该电路包括一个初级的复合约瑟夫逊结的结构，该初级的复合约瑟夫逊结的结构包括两个并行的电流路径，它们各自是由在一个临界温度以下超导的一种材料形成的，其中该初级的复合约瑟夫逊结结构的这两个并行的电流路径各自包括一个对应的约瑟夫逊结结构；并且其中该初级的复合约瑟夫逊结结构的这两个并行的电流路径中的一个第一路径中的约瑟夫逊结结构包括一个第一次级复合约瑟夫逊结结构，该第一次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断该第一次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径。该电路可以包括被配置为将多个控制信号耦联到该初级的复合约瑟夫逊结结构上的一个编程接口，和/或被配置为将多个控制信号耦联到该第一次级复合约瑟夫逊结结构上的一个编程接口。在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第二路径中的约瑟夫逊结结构可以包括一个单个的约瑟夫逊结，该单个的约瑟夫逊结中断了该初级复合约瑟夫逊结结构的这两个并行的电流路径中的第二路径。可替代地，在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第二路径中的约瑟夫逊结结构可以包括：一个第二次级复合约瑟夫逊结结构，该第二次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的；以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断该第二次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径。在此类实施方案中，一个编程接口可以被配置为将多个控制信号耦联到该第二次级复合约瑟夫逊结结构上。
至少一个实施方案可以被归纳为：一个超导量子位，该超导量子位包括一个量子位回路，该量子位回路是由一个第一电流路径形成的，该第一电流路径在一个临界温度处或以下是超导的；以及将该量子位回路中断的一个初级复合约瑟夫逊结结构，该初级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，其中该初级复合约瑟夫逊结结构中的这两个并行的电流路径各自包括一个对应的约瑟夫逊结结构；并且其中该初级复合约瑟夫逊结结构中的这两个并行的电流路径中的一个第一路径中的约瑟夫逊结结构包括一个第一次级复合约瑟夫逊结结构，该第一次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断了该第一次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径。该超导量子位可以是一个超导通量量子位。一个编程接口可以被配置为将多个控制信号耦联到该量子位回路上，和/或一个编程接口可以被配置为将多个控制信号耦联到该初级复合约瑟夫逊结结构上，和/或一个编程接口可以被配置为将多个控制信号耦联到该第一次级复合约瑟夫逊结结构上。在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第二路径中的约瑟夫逊结结构可以包括一个单个的约瑟夫逊结，该单个的约瑟夫逊结中断了该初级复合约瑟夫逊结结构的这两个并行的电流路径中的第二路径。可替代地，在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第二路径中的约瑟夫逊结结构可以包括：一个第二次级复合约瑟夫逊结结构，该第二次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的；以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断了该第二次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径。一个编程接口可以被配置为将多个控制信号耦联到该第二次级复合约瑟夫逊结结构上。
至少一个实施方案可以被归纳为一个超导量子位，该超导量子位包括：一个量子位回路，该量子位回路是由一个第一超导电流路径形成的；一个第一复合约瑟夫逊结结构，该第一复合约瑟夫逊结结构是由第一对并行的超导电流路径形成的，其中该第一复合约瑟夫逊结结构中断了该量子位回路，并且其中该第一对并行的超导电流路径中的每个超导电流路径被至少一个约瑟夫逊结中断；以及一个串联LC电路，该电路通过一个第二超导电流路径与该第一复合约瑟夫逊结结构并联地耦联，其中该串联LC电路实现了一个可调谐的电容。该超导量子位可以是一个超导通量量子位。该串联LC电路可以包括：至少一个电容以及一个第二复合约瑟夫逊结结构，该第二复合约瑟夫逊结结构与该至少一个电容串联地耦联，该第二复合约瑟夫逊结结构是由第二对并行的超导电流路径形成的，其中该第二对并行的超导电流路径中的每个超导电流路径被至少一个约瑟夫逊结中断。一个编程接口可以被配置为将多个控制信号耦联到该第二复合约瑟夫逊结结构上并且由此调谐该LC电路的电容。
至少一个实施方案可以被归纳为一个量子位控制系统，该量子位控制系统包括：一个超导量子位，该超导量子位包括一个量子位回路，该量子位回路是由一个超导电流路径形成的，其中该量子位回路被至少一个约瑟夫逊结结构中断；以及一个第一可调谐式耦联器，该第一可调谐式耦联器被配置为电感地耦联到该量子位回路上，其中该第一可调谐式耦联器的电感是由一个编程接口控制的，该编程接口被配置为将多个控制信号电感地耦联到该第一可调谐式耦联器上，并且其中该第一可调谐式耦联器未实质性地耦联到任何其他量子位上。该超导量子位可以是一个超导通量量子位。该量子位控制系统可以进一步包括：至少一个额外的可调谐式耦联器，该至少一个额外的可调谐式耦联器被配置为电感地耦联到该量子位回路上，其中该至少一个额外的可调谐式耦联器的电感是由一个编程接口控制的，该编程接口被配置为将多个控制信号电感地耦联到该至少一个额外的可调谐式耦联器上，并且其中该至少一个额外的可调谐式耦联器未实质性地耦联到任何其他量子位上。
至少一个实施方案可以被归纳为一个量子位控制系统，该量子位控制系统包括：一个超导量子位，该超导量子位包括一个量子位回路，该量子位回路是由一个超导电流路径形成的，其中该量子位回路被至少一个约瑟夫逊结结构中断；至少一个将该该量子位回路中断的L调谐器复合约瑟夫逊结结构；以及一个编程接口，该编程接口被配置为将多个控制信号电感地耦联到该L调谐器复合约瑟夫逊结结构上，由此控制该量子位回路的电感。该超导量子位可以是一个超导通量量子位。
至少一个实施方案可以被归纳为一个量子处理器，该量子处理器包括：一个第一量子位，该第一量子位具有与一个参数相关联的一个第一特征；一个第二量子位，该第二量子位具有与该参数相关联的一个第二特征，其中该第一量子位的该第一特征不同于该第二量子位的该第二特征；一个耦联系统，该耦联系统选择性地可配置为在该第一量子位与该第二量子位之间提供通信耦联；以及至少一个器件，该器件是选择性地可运行的以便调谐该第一量子位的该参数，这样使得该第一量子位的该第一特征与该第二量子位的该第二特征相匹配。在一些实施方案中，该参数可以是选自由电感和电容组成的组。
附图说明
在这些附图中，相同的参考号标识了相似的元件或者动作。附图中元件的尺寸和相对位置不一定是按比例绘制的。例如，不同元件的形状以及角度不一定按比例绘制，并且这些元件中的一些被任意地放大和定位以改进附图的易读性。另外，所绘出的这些元件的特定形状并非旨在传递与这些特定元件的实际形状有关的任何信息，并且选取它们只是为了方便在图中识别。
图1是能够被实施为一个超导通量量子位的一个常规超导电路的示意图。
图2A是根据一个所展示的实施方案的一个超导量子位的示意图，该超导量子位包括被一个初级的复合约瑟夫逊结结构所中断的一个量子位回路，其中这些约瑟夫逊结之一被一个次级的复合约瑟夫逊结结构替代。
图2B是根据一个所展示的实施方案的一个超导量子位的示意图，该超导量子位包括被一个初级的复合约瑟夫逊结结构所中断的一个量子位回路，其中这两个约瑟夫逊结都被对应的次级复合约瑟夫逊结结构替代。
图3是根据一个所展示的实施方案的一个超导通量量子位的示意图，该超导通量量子位被适配为使得量子位电容能够有可调谐性。
图4A是根据一个所展示的实施方案的一个超导通量量子位的示意图，该超导通量量子位具有一个第一专用的可调谐式耦联器用于调谐量子位电感。
图4B是根据一个所展示的实施方案的一个超导通量量子位的示意图，该超导通量量子位包括串联地连接在量子位回路中的一个L-调谐器CJJ结构，以使量子位电感能够调谐。
具体实施方式
在以下说明中，包括了一些特定的细节来提供对不同的披露实施方案的全面理解。然而，相关技术领域的熟练技术人员将会认识到，可以在没有一个或多个这些特定细节的情况下，或者在具有其他的方法、部件、材料等的情况下来实施多个实施方案。在其他的情况下，与量子处理器相关联的公知结构(如量子器件、耦联器件和包括微处理器和驱动电路的控制系统)未被详细地示出或者说明，以避免不必要地含混本申请的系统、方法和装置的实施方案的说明。贯穿本说明书及所附权利要求书，术语“元件”和“多个元件”是用于包含但不限于与量子处理器相关联的所有此类结构、系统和器件，以及它们相关的可编程参数。
除非上下文另有要求，贯穿整个说明书和所附的权利要求书，“包括”一词及其多种变体(例如，“包括了”和“包括着”)将以一种开放式的和包含性的意义来进行解释，即作为“包括，但不限于”。
贯穿本说明书提及的“一个实施方案”、或“一种实施方案”或“另一个实施方案”是指联系该实施方案所说明的一个具体的指示特性、结构或特征包括在至少一个实施方案中。由此，贯穿本说明书在不同的地方出现的短语“在一个实施方案中”、或“在一种实施方案中”或“另一个实施方案”并不必全部是指同一个实施方案。此外，这些具体的特性、结构或特征能够以任何适当的方式结合在一个或者多个实施方案中。
应注意，如在本说明书和所附的权利要求书中所使用的，单数形式的“一个”、“一种”和“该”包括复数对象，除非文中另外明确指明。因此，例如，提及一个包括“一个量子处理器”的解决问题的系统包括一个单个的量子处理器或者两个或更多个量子处理器。还应注意，术语“或者”总体上所使用的意义包括“和/或”，除非内容另外明确指明。
在此给予的小标题仅为了方便起见，而并非解释这些实施方案的范围或意义。
在此说明的这些不同实施方案提供了使得能够对一个超导量子处理器的元件中的不希望的偏差进行有效补偿的多种机构。超导量子处理器是一种物理器件，它可以由多种物理方法(例如，光刻、蚀刻、沉淀或沉积、制膜、化学机械平面化，等等)制造，并且这些制造工艺可能是不完美的。超导量子处理器的元件中的不希望的偏差可能来自(例如)这些制造工艺中的任何一个的变化，从而在不同的构成器件(例如，约瑟夫逊结、量子位、耦联器，等等)的精确复合及构造中产生了轻微的变化。这些偏差可能影响这些器件的行为以及它们如何彼此相互作用。例如，如果在两个约瑟夫逊结的大小之间存在偏差，那么在这两个约瑟夫逊结的行为以及特征参数中可能存在偏差。在一些实例中，例如在复合约瑟夫逊结(“CJJ”)中，可能令人希望的是将两个约瑟夫逊结的这些特性(例如，临界电流)对齐以提供一个特定的行为。其中的两个约瑟夫逊结的行为因为制造变化而不同的CJJ被称为是展现了“约瑟夫逊结不对称性”。本申请的系统、方法及装置的一个方面提供了一种机构用于对超导量子处理器元件(例如，量子位)中的约瑟夫逊结的不对称性进行有效的补偿。
图1是能够被实施为一个超导通量量子位的一个常规电路100的示意图。电路100包括一个第一超导回路101，该第一超导回路被一个第二超导回路102中断，该第二超导回路本身被两个约瑟夫逊结111和112中断。超导回路101以下被称为“量子位回路”，而超导回路102连同两个约瑟夫逊结111和112被称为复合约瑟夫逊结(“CJJ”)结构。如在图中所展示的，CJJ结构102包括一对并行的电流路径131、132，它们各自被一个对应的约瑟夫逊结111、112中断。在一些应用中，可能令人希望的是在CJJ结构102中的这些约瑟夫逊结111、112彼此实质性地相似，以便协助控制并处理这些量子位参数。然而，制造约瑟夫逊结的物理过程可能导致约瑟夫逊结的不对称性，如(例如)在约瑟夫逊结111和112的对应的临界电流之间的不希望的偏差。根据本申请的系统、方法及装置，可以通过用另一个CJJ结构替代CJJ结构(例如，102)中的至少一个约瑟夫逊结(例如，111或112)来实现对约瑟夫逊结不对称性的有效补偿。贯穿本说明书及所附权利要求书，术语“CJJ结构”被用于指代一种结构，该结构包括至少两个超导电流路径，它们彼此并联地电连接，其中该至少两个超导电流路径各自包括至少一个对应的约瑟夫逊结结构；术语“约瑟夫逊结结构”被用于指代一种“有效的”约瑟夫逊结，该约瑟夫逊结可以或者由一个单个的物理的约瑟夫逊结或者由多个物理的约瑟夫逊结彼此或串联或并联地电连接来实现，这在某些方面类似于多个电阻器可以彼此串联或并联地连接来实现一个单个的“有效”电阻的方式；并且术语“初级CJJ结构”被用于指代一种CJJ结构(例如，CJJ 102)，该CJJ结构直接中断一个电流路径(例如，量子位回路101)以便提供一个有效的约瑟夫逊结作为一个电路元件。根据本申请的系统、方法及装置，可以或者通过一个单个的物理的约瑟夫逊结或者通过一个物理的CJJ结构来实现一种约瑟夫逊结结构。术语“次级CJJ结构”在此被用于说明一种CJJ结构，该CJJ结构被嵌入在一个初级CJJ结构中以便在该初级CJJ结构中实现这些约瑟夫逊结结构之一。
图2A是一种超导量子位200a的实施方案的示意图，该超导量子位包括被一个初级CJJ结构202a中断的一个量子位回路201a，该初级CJJ结构包括两个约瑟夫逊结结构211a与212a。初级CJJ结构202a包括一对并行的电流路径231a、232a，它们各自被一个对应的约瑟夫逊结结构211a、212a中断。根据本申请的系统、方法及装置，约瑟夫逊结结构212a是由一个次级CJJ结构212a物理地实现的。因此，来自电路100的约瑟夫逊结112被量子位200a中的次级CJJ结构212a所替代。类似于初级CJJ结构202a，次级结构CJJ 212a也包括一对并行的电流路径，它们各自被一个对应的约瑟夫逊结(未在图中标注以减少杂乱)中断。本领域的技术人员将认识到CJJ结构可以作为一个单个的“有效的约瑟夫逊结”来建立模型，它的行为至少部分地由组成该CJJ结构的至少两个约瑟夫逊结之间的相互作用以及通过对可以耦联到该CJJ回路上的一个控制信号进行编程来定义。通过将来自编程接口221a的一个控制信号耦联到次级CJJ结构212a中，该次级CJJ结构212a的至少一些特征可以继续调谐以便与单个的约瑟夫逊结211a的那些特征相匹配。因此，尽管来自图1的电路100中的制造变化可能在约瑟夫逊结111与112之间产生不希望的不对称性，来自图2A的量子位200a被适配为使得初级CJJ结构202a包括一个次级CJJ结构212a来替代这些单个的约瑟夫逊结之一(即，约瑟夫逊结112)以允许这两个有效的约瑟夫逊结(即，约瑟夫逊结211a与次级CJJ结构212a)在初级CJJ结构202a中的有效匹配。次级CJJ结构212a的调谐是通过编程接口221a来实现的，该编程接口可以被配置为将多个控制信号电感地耦联到次级CJJ结构212a上。另外，可以通过编程接口222a与223a来实现量子位200a的为了量子计算的目的的编程及处理，它们可以被配置为将多个控制信号对应地电感耦联到初级CJJ结构202a以及量子位回路201a上。
在一些应用中，可能有利的是使得能够对在一个量子位的初级CJJ结构中的至少两个约瑟夫逊结结构的行为进行额外的控制。
图2B是一种超导量子位200b的实施方案的示意图，该超导量子位包括一个量子位回路201b，该量子位回路被一个初级CJJ结构202b中断，该初级CJJ结构包括一对并行的电流路径，它们各自被一个对应的约瑟夫逊结结构211b和212b中断。在量子位200b中，这些约瑟夫逊结结构各自是由一个对应的次级CJJ结构211b和212b实现的。因此，来自量子位200a的单个的约瑟夫逊结211a被量子位200b中的另一个次级CJJ结构211b所替代。量子位200b中的初级CJJ结构202b被两个次级CJJ结构211b和212b中断，它们各自对应地通过编程接口224b和221b是可调谐的。通过将次级CJJ结构211b和212b的这些特征调谐为彼此实质性地匹配，初级CJJ结构202a中的约瑟夫逊结不对称性的负面影响可以被减弱。可以通过编程接口222b与223b来实现量子位200b的为了量子计算的目的的编程及处理，它们可以被配置为将多个控制信号对应地电感耦联到初级CJJ结构202b以及量子位回路201b上。
本领域的技术人员将认识到在此说明的并且在图2A与2B的实施方案中展示的用于有效地补偿约瑟夫逊结不对称性的这些系统、方法及装置可以被用于在量子计算之前或者在其期间减少或产生约瑟夫逊结的不对称性。在一些实施方案中，可能有利的是调谐每个次级CJJ结构(例如，212a、211b、和/或212b)以便在运行量子计算之前消除每个初级CJJ结构(例如，202a、202b)中的不对称性。在一些实施方案中，一个编程接口(如编程接口221a至223a、以及221b至224b中的任何一个)可以包括如在美国专利公开2008-0215850以及PCT申请序列号PCT/US2009/044537中说明的至少一个数字到模拟的转换器。
典型地令人希望的是量子处理器中的所有量子位的行为彼此间实质性地相同。因此，尽管如在图2A与2B中说明的在初级CJJ结构中的次级CJJ结构的实现方式可以被用于克服在任何给定的量子位中的约瑟夫逊结的不对称性的影响，但是同样重要的是注意这个途径可以使之能够调谐(即，同步化)一个多量子位量子处理器中的所有量子位的行为。例如，在包括来自图2B的多个量子位200b的一个量子处理器中，编程接口221b和224b(用于每个对应的量子位)可以被用于补偿在每个量子位200b内的两个约瑟夫逊结结构211b与212b之间的不对称性，并且编程接口221b、222b、以及224b(再次，用于每个对应的量子位)可以一起被用于使处理器内的所有量子位的行为同步。
本领域的技术人员将认识到在一个初级CJJ结构内使用至少一个次级CJJ结构用作一个有效的约瑟夫逊结用于补偿约瑟夫逊结的不对称性的目的可以被结合在CJJ结构的任何应用中而不限于一般性地用在超导量子位或量子计算中。
除约瑟夫逊结的不对称性之外，总的量子位电容是另一个容易受因为制造变化而引起的不希望的偏差的影响的参数。在每个具体的量子位中实现的单量子位隧道分裂Δi典型地对于量子位电容是敏感的，因为制造的变化，它可能从一个量子位到下一个量子位而不同。因此，本申请的系统、方法及装置的另一方面提供了一种机构用于通过实现一种可调谐的电容来有效地补偿在量子处理器中的每个量子位(或一个量子位的子组)的量子位电容中的偏差。在一个实施方案中，这是在量子位水平上通过将一个串联LC电路与量子位的CJJ结构(例如，初级CJJ结构)并联地耦联来实现的，其中该L(即，电感)本身是由一个可调谐的CJJ结构来实施的。
图3是一个超导通量量子位300的实施方案的示意图，该超导通量量子位被适配为使得量子位电容的可调谐性成为可能。量子位300包括一个量子位回路301以及一个第一CJJ结构302，并且在那方面，量子位300类似于来自图1的电路100。然而，为了使得量子位300中的量子位电容能够有可调谐性，一个串联LC电路(由虚线框350环绕)与第一CJJ结构302并联地耦联。在LC电路350中，电感L是由一个第二CJJ结构351来实现的并且这个电感L的大小可以使用编程接口361来调谐。编程接口361可以被配置为将多个控制信号电感地耦联到第二CJJ结构351上并且编程接口361可以包括或可以不包括一个数字到模拟的转换器。因此，第二CJJ结构351的电感可以被调整为在量子位的等离子体频率处调谐有效阻抗，该有效阻抗可以影响这种单量子位隧道分裂Δi。当谐振频率从量子位等离子体频率以上移动到以下时，CJJ结构302可见的有效负载阻抗可以从电容性移动到电感性。也就是说，尽管运行在量子位等离子体频率以上的一个谐振频率处，LC电路350可以因为电容352向量子位300贡献一个电容性阻抗。使用编程接口361，CJJ结构351的有效电感可以被增加到谐振频率变得小于量子位等离子体频率的点上，在该点处，LC电路350可以向量子位300贡献一个电感性阻抗。因此，在一个特定的参数范围内，LC电路350并且因此量子位300的有效电容可以被有效地调谐为补偿制造的变化并且产生所希望的单量子位隧道分裂Δi。尽管电容352在图3中被展示为一个分立的电容器，在一些实施方案中，电容352可以采取寄生或固有电容的形式。
本领域的技术人员将认识到在此说明并在图3的实施方案中展示的用于调谐量子位电容的这些系统、方法及装置可以被用于在量子计算之前或其期间改变量子位中的隧穿速率。在一些实施方案中，可能令人希望的是在运行一个量子计算之前对量子处理器中的每个量子位电容进行调谐以便对应用在每个量子位上的演算无序项提供实质上一致的响应。
另一个可能令人不希望地因为制造的变化而从量子位到量子位而不同的参数是量子位电感。另外，每个量子位的电感可以至少部分地取决于量子处理器的编程配置，并且当量子处理器的配置被重新编程时，这些电感可以改变。因此，本申请的系统、方法及装置的另一方面提供了一种机构用于有效地补偿在量子处理器中的每个量子位(或一个量子位的子组)的量子位电感中的偏差。在一个实施方案中，这是通过引入至少一个专用的可调谐式耦联器来实现的，该耦联器耦联到量子位上(例如，耦联到量子位回路上)并且可以进行调谐以补偿量子位电感中的任何变化和/或偏差。在另一个实施方案中，这可以通过在量子位回路中引入至少一个CJJ结构(以下称为“L调谐器CJJ结构”)来实现，其中该至少一个L调谐器CJJ结构的约瑟夫逊电感可以进行调谐以补偿量子位电感中的任何变化和/或偏差。在M.J.Feldman的“约瑟夫逊结作为一个可变电感调谐器”，第四次国际超导电子装置会议的扩展文摘的第32至33页(1993年8月)说明了约瑟夫逊器件调谐电感的能力。
图4A是一个超导通量量子位400a的实施方案的示意图，该超导通量量子位具有一个第一专用的可调谐式耦联器410a用于调谐量子位电感。耦联器410a可以采取任何超导量子位耦联器的形式，包括但不限于在美国专利公开2006-0147154、美国专利公开2008-0238531、以及美国专利公开2008-0274898中说明的耦联器。量子位400a包括一个量子位回路401a，该量子位回路被一个CJJ结构402a中断。同样在图4A中示出了两个示例性的量子位间耦联器451a与452a，它们可以各自被配置为将量子位400a的量子位回路401a可联通地耦联到额外的第一和第二其他量子位(未示出)中的一个对应的量子位上。如在图4A中展示的，除了耦联器410a被配置为单独地可联通地耦联到量子位400a上并且未实质性地耦联到任何其他一个或多个量子位上，耦联器410a在结构上可以与用作量子位间耦联器451a、452a的这些器件实质性地相似。也就是说，耦联器410a未实质性地将量子位400a通信地连接到任何其他量子位上或从其他量子位上通信地连接，而是用作量子位400a的一个可调整的扩展用于调谐量子位400a的有效电感。在多个可替代实施方案中，用于耦联器410a的耦联器结构可能不同于用于量子位间耦联器451a与452a的耦联器结构。耦联器410a的电感，以及通过引申还有量子位400a的电感，是通过调整编程接口431a来调谐的。因此，如果量子位间耦联的一种特定配置(例如，通过量子位间耦联器451a与452a)对量子位400a的电感具有一种不希望的影响，那么编程接口431a可以被用于调谐耦联器410a并且有效地补偿量子位电感中的不希望的变化，由此将量子位400a的电感设定为所希望的水平。类似地，如果某个或某些制造变化导致量子位401a的电感不同于量子处理器内的其他量子位的电感，那么可调谐式耦联器410a可以被用于补偿这个偏差并且将量子位401a的电感调整到一个所希望的水平。在一些实施方案中，编程接口431a可以被配置为电感地耦联到耦联器410a上。在一些实施方案中，编程接口431a可以被配置为电感地耦联到耦联器410a中的CJJ结构441a上。本领域的技术人员将认识到任何数目的耦联器件(如耦联器410a)可以类似地耦联到量子位400a上用于调谐量子位电感的目的。
可替代地，图4B是一种超导通量量子位400b的实施方案的示意图，该超导通量量子位包括一个量子位CJJ结构411b以及一个L调谐器CJJ结构421b，这个L调谐器CJJ结构串联地连接在量子位回路401b中以便使之能够调谐量子位电感。在图4B中示出的实施方案中，除了量子位电感是在量子位回路401b内直接地调谐并且与间接地通过电感耦联到一个可调谐式耦联器(即，来自图4A的耦联器410a)相反，量子位电感的调谐是以与在图4A中示出的实施方案所说明的实质上相似的方式来实现的。可以使用编程接口431b调谐量子位400b的量子位回路401b中的L调谐器CJJ结构421b的约瑟夫逊电感。在一些实施方案中，编程接口431b可以被配置为将多个控制信号电感地耦联到L调谐器CJJ结构421b上。这些控制信号可以被用于调谐L调谐器CJJ结构421b的约瑟夫逊电感，由此调谐量子位400b的电感。本领域的技术人员将认识到任何数目的L调谐器CJJ结构可以被类似地插入量子位回路401b中。在一些实施方案中(并且如图4B中所展示的)，在L调谐器CJJ结构421b中的这些约瑟夫逊结可以优选地大于在量子位CJJ结构411b中的这些约瑟夫逊结。
本领域的技术人员将认识到在此说明并在图4A和4B的实施方案中展示的用于调谐量子位电感的这些系统、方法及装置可以被用于在量子计算之前或之中改变量子位中的电感。在一些实施方案中，可能令人希望的是，在已经对量子位间耦联器配置进行编程之后，在运行量子计算之前对量子处理器内的每个量子位的电感进行调谐。
本领域的技术人员将认识到在此说明的提供了量子处理器元件的不同形式的有效补偿的这些不同实施方案能够以不同的方式组合到一个单一系统中。例如，一个系统可以将这些机构的所有或任何组合结合用于调谐约瑟夫逊结的不对称性、量子位电容、以及量子位电感。也就是说，一个单个的量子位可以包括在本申请的系统、方法及装置中所说明的这些机构的所有的或任何的组合。
本领域的技术人员将认识到本申请的系统、方法及装置可以总体上应用于量子处理器的任何实现方式而不限于超导实现方式。因为在实际的物理器件之间固有的参数偏差，大多数量子计算系统同样在量子位之间展现了不希望的参数偏差。根据在此说明的不同实施方案，可以通过实施包括以下各项的一种量子处理器来减弱此类偏差的负面影响：一个第一量子位，该第一量子位具有与一个参数相关联的一个第一特征；一个第二量子位，该第二量子位具有与该参数相关联的一个第二特征，其中该第一量子位的该第一特征不同于该第二量子位的该第二特征；一个耦联系统，该耦联系统选择性地可配置为在该第一量子位与该第二量子位之间提供通信耦联；以及至少一个器件，该器件选择性地可运行用于调谐该第一量子位的该参数，这样使得该第一量子位的该第一特征与该第二量子位的该第二特征相匹配。
根据本领域的现状，如果一种超导材料被冷却到作为所讨论的具体材料的特征的一个临界温度以下，它可以总体上仅用作一个超导体。贯穿本说明书及所附权利要求书，用来说明一种物理结构如“超导回路”时，术语“超导”用来表明在一个适当的温度处(即，在一个临界温度以下)能够表现为一个超导体的一种材料。一种超导材料不是必须在本申请的系统、方法及装置的所有实施方案中在所有时刻都起超导体的作用。
对所展示的实施方案的以上说明(包括在摘要中所说明的)并非旨在是穷尽的或者旨在把这些实施方案限定到所披露的确切的形式。虽然为了解说的目的在此说明了具体的实施方案和实例，但是正如相关领域的技术人员将会认识到的，无须偏离本披露的精神和范围即可以做出不同的等效修改。在此提供的不同实施方案的传授内容可以应用到其他量子计算的系统、方法及装置上，并不一定是以上总体性说明的示例性的量子计算系统、方法及装置。
可将上述不同的实施方案进行组合以提供多个进一步的实施方案。所有在本说明书中引用的和/或在申请数据清单上列出的美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请以及非专利申请，包括但不限于于2008年9月3日提交的题为“用于量子处理器元件的有效补偿的系统、方法及装置”的美国临时专利申请序列号61/094,002；美国专利7,533,068；美国专利公开2008-0176750；美国专利公开2009-0121215；PCT专利申请序列号PCT/US2009/037984；美国专利公开2008-0215850；PCT申请序列号PCT/US2009/044537；美国专利公开2006-0147154；美国专利公开2008-0238531；以及美国专利公开2008-0274898，其内容通过引用以其全文结合在此。如有必要的话，可以对这些实施方案的多个方面进行修改，以利用不同的专利、申请和公开文件中的系统、电路及概念来提供更进一步的实施方案。
鉴于以上的详细说明，对这些实施方案可做出这些及其他的改变。总之，在以下权利要求中，所使用的术语不应当解释为将权利要求限制为本说明书和这些权利要求所披露的特定实施方案，而是应当解释为包括所有可能的实施方案，连同这些权利要求有权获得的等效物的全部范围。因此，这些权利要求并不限于本披露。

Claims (4)

1.一种具有用于有效补偿约瑟夫逊结不对称性的机构的超导量子位，所述超导量子位包括：
一个量子位回路，该量子位回路是由一个第一电流路径形成的，该第一电流路径在一个临界温度处或以下是超导的；
第一编程接口，该第一编程接口将控制信号耦联到该量子位回路上；
一个将该量子位回路中断的初级复合约瑟夫逊结结构，该初级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，其中该初级复合约瑟夫逊结结构的这两个并行的电流路径各自包括一个对应的约瑟夫逊结结构；
第二编程接口，该第二编程接口被配置为将控制信号耦联到该初级复合约瑟夫逊结结构上；以及
其中用于有效补偿约瑟夫逊结不对称性的机构包括：
在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第一路径中的约瑟夫逊结结构包括嵌入在该初级复合约瑟夫逊结结构中的一个第一次级复合约瑟夫逊结结构，该第一次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断了该第一次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径，以及
第三编程接口，被配置为将控制信号耦联到该第一次级复合约瑟夫逊结结构上，并且由此将该第一次级复合约瑟夫逊结结构的特征调谐为与该初级复合约瑟夫逊结结构的两个并行电流路径中的第二路径中的约瑟夫逊结结构的特征相匹配。
2.根据权利要求1所述的超导量子位，其中该超导量子位是一个超导通量量子位。
3.根据权利要求1所述的超导量子位，其中该初级复合约瑟夫逊结结构的这两个并行的电流路径中的第二路径中的约瑟夫逊结结构包括一个单个的约瑟夫逊结，该单个的约瑟夫逊结中断了该初级复合约瑟夫逊结结构的这两个并行的电流路径中的该第二路径。
4.根据权利要求1所述的超导量子位，其中用于有效补偿约瑟夫逊结不对称性的机构还包括：
在该初级复合约瑟夫逊结结构的这两个并行的电流路径中的一个第二路径中的约瑟夫逊结结构包括嵌入在该初级复合约瑟夫逊结结构中的一个第二次级复合约瑟夫逊结结构，该第二次级复合约瑟夫逊结结构包括两个并行的电流路径，这两个并行的电流路径各自是由在一个临界温度以下超导的一种材料形成的，以及至少两个约瑟夫逊结，这两个约瑟夫逊结各自中断了该第二次级复合约瑟夫逊结结构的这两个并行的电流路径中的一个对应的路径，以及
第四编程接口，该第四编程接口被配置为将控制信号耦联到该第二次级复合约瑟夫逊结结构上并且由此将该第二次级复合约瑟夫逊结结构的特征调谐为与该第一次级复合约瑟夫逊结结构的特征相匹配。
CN200980141676.XA 2008-09-03 2009-09-03 用于量子处理器元件的有效补偿的系统、方法及装置 Active CN102187489B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9400208P 2008-09-03 2008-09-03
US61/094,002 2008-09-03
PCT/US2009/055939 WO2010028183A2 (en) 2008-09-03 2009-09-03 Systems, methods and apparatus for active compensation of quantum processor elements

Publications (2)

Publication Number Publication Date
CN102187489A CN102187489A (zh) 2011-09-14
CN102187489B true CN102187489B (zh) 2014-02-26

Family

ID=41797864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980141676.XA Active CN102187489B (zh) 2008-09-03 2009-09-03 用于量子处理器元件的有效补偿的系统、方法及装置

Country Status (6)

Country Link
US (6) US8536566B2 (zh)
EP (1) EP2340572B1 (zh)
JP (1) JP5513507B2 (zh)
CN (1) CN102187489B (zh)
CA (4) CA2976901C (zh)
WO (1) WO2010028183A2 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
WO2008122127A1 (en) 2007-04-05 2008-10-16 D-Wave Systems Inc. Systems, methods and apparatus for anti-symmetric qubit-coupling
CN102187489B (zh) 2008-09-03 2014-02-26 D-波系统公司 用于量子处理器元件的有效补偿的系统、方法及装置
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
US8631367B2 (en) 2010-12-16 2014-01-14 Northrop Grumman Systems Corporation Methods of increasing fidelity of quantum operations
JP6326379B2 (ja) 2012-03-08 2018-05-16 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法
US8975912B2 (en) 2012-07-30 2015-03-10 International Business Machines Corporation Multi-tunable superconducting circuits
US9041427B2 (en) 2012-12-13 2015-05-26 International Business Machines Corporation Quantum circuit within waveguide-beyond-cutoff
US9727823B2 (en) 2013-07-23 2017-08-08 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US9495644B2 (en) 2013-07-24 2016-11-15 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor by reducing errors
WO2015013532A1 (en) 2013-07-24 2015-01-29 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US10496934B2 (en) 2014-02-28 2019-12-03 Rigetti & Co, Inc. Housing qubit devices in an electromagnetic waveguide system
US10002107B2 (en) 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
US9369133B2 (en) 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
US9344092B2 (en) 2014-08-07 2016-05-17 International Business Machines Corporation Tunable superconducting notch filter
US9685935B2 (en) 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
US9501748B2 (en) 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
CN107580752B (zh) 2015-05-14 2023-03-24 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出
US10467545B2 (en) 2015-08-13 2019-11-05 D-Wave Systems Inc. Systems and methods for creating and using higher degree interactions between quantum devices
JP6873120B2 (ja) * 2015-10-27 2021-05-19 ディー−ウェイブ システムズ インコーポレイテッド 量子プロセッサにおける縮退軽減のためのシステムと方法
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US10789540B2 (en) 2016-04-18 2020-09-29 D-Wave Systems Inc. Systems and methods for embedding problems into an analog processor
JP6945553B2 (ja) 2016-05-03 2021-10-06 ディー−ウェイブ システムズ インコーポレイテッド 超伝導回路及びスケーラブルな計算において使用される超伝導デバイスのためのシステム及び方法
KR102393472B1 (ko) 2016-06-07 2022-05-03 디-웨이브 시스템즈, 인코포레이티드 양자 프로세서 토폴로지를 위한 시스템 및 방법
WO2018004634A1 (en) 2016-07-01 2018-01-04 Intel Corporation Flux bias lines below qubit plane
WO2018004636A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate bonding
WO2018004635A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate doping
WO2018063168A1 (en) * 2016-09-28 2018-04-05 Intel Corporation On-chip frequency tuning of resonator structures in quantum circuits
NL2018253B1 (en) * 2017-01-27 2018-08-07 Univ Delft Tech A qubit apparatus and a qubit system
WO2018144601A1 (en) 2017-02-01 2018-08-09 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US10255557B2 (en) 2017-02-15 2019-04-09 Northrop Grumman Systems Corporation XX Coupler for flux qubits
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10826713B2 (en) * 2017-05-18 2020-11-03 International Business Machines Corporation Qubit network secure identification
US10608157B2 (en) 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US10122351B1 (en) 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
CN107704649A (zh) * 2017-08-23 2018-02-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结电路模型和超导集成电路结构及建立方法
US10491178B2 (en) 2017-10-31 2019-11-26 Northrop Grumman Systems Corporation Parametric amplifier system
US10592814B2 (en) 2017-12-01 2020-03-17 International Business Machines Corporation Automatic design flow from schematic to layout for superconducting multi-qubit systems
US10599805B2 (en) 2017-12-01 2020-03-24 International Business Machines Corporation Superconducting quantum circuits layout design verification
CN108038549B (zh) * 2017-12-05 2021-11-02 姜年权 一种通用量子计算机中央处理器及其操纵方法
CN111788588A (zh) * 2017-12-20 2020-10-16 D-波系统公司 量子处理器中耦合量子位的系统和方法
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
US10158343B1 (en) * 2018-01-11 2018-12-18 Northrop Grumman Systems Corporation Push-pull tunable coupling
CN111989686B (zh) 2018-01-22 2023-12-29 D-波系统公司 用于提高模拟处理器的性能的系统和方法
US10749096B2 (en) 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
CN111903057A (zh) * 2018-02-27 2020-11-06 D-波系统公司 用于将超导传输线耦合到谐振器阵列的系统和方法
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
EP3815007A4 (en) * 2018-05-11 2022-03-23 D-Wave Systems Inc. SINGLE-FLOW QUANTUM SOURCE FOR PROJECTIVE MEASUREMENTS
WO2019222514A1 (en) * 2018-05-16 2019-11-21 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US10852366B2 (en) * 2018-06-26 2020-12-01 Northrop Grumman Systems Corporation Magnetic flux source system
US10510943B1 (en) 2018-08-28 2019-12-17 International Business Machines Corporation Structure for an antenna chip for qubit annealing
US10475983B1 (en) 2018-08-28 2019-11-12 International Business Machines Corporation Antenna-based qubit annealing method
US11050009B2 (en) 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
CN112956129A (zh) 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US10700257B2 (en) * 2018-10-15 2020-06-30 International Business Machines Corporation Flux-biasing superconducting quantum processors
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
CN109784493B (zh) * 2018-11-19 2022-10-28 中国科学技术大学 相邻比特耦合强度可调的超导量子比特结构
US10886049B2 (en) 2018-11-30 2021-01-05 Northrop Grumman Systems Corporation Coiled coupled-line hybrid coupler
US11288073B2 (en) 2019-05-03 2022-03-29 D-Wave Systems Inc. Systems and methods for calibrating devices using directed acyclic graphs
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
US11581472B2 (en) 2019-08-07 2023-02-14 International Business Machines Corporation Superconductor-semiconductor Josephson junction
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11790259B2 (en) 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
US11514223B2 (en) 2019-11-04 2022-11-29 D-Wave Systems Inc. Systems and methods to extract qubit parameters
EP4078470A4 (en) * 2019-12-20 2024-01-31 D Wave Systems Inc SYSTEMS AND METHODS FOR TUNING THE CAPACITY OF QUBITS
US11937516B2 (en) * 2020-03-04 2024-03-19 International Business Machines Corporation Fabrication of a flux bias line local heating device
US20210280633A1 (en) * 2020-03-04 2021-09-09 International Business Machines Corporation Flux bias line local heating device
CN111626428A (zh) * 2020-05-29 2020-09-04 合肥本源量子计算科技有限责任公司 一种超导量子比特的电路结构的显示方法及装置
US11569821B2 (en) 2021-06-22 2023-01-31 Northrop Grumman Systems Corporation Superconducting exclusive-OR (XOR) gate system
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication
WO2024050333A1 (en) * 2022-09-02 2024-03-07 1372934 B.C. Ltd. Systems and methods for active noise compensation of qubits

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947118A (en) * 1988-11-21 1990-08-07 Fujitsu Limited Digital squid system adaptive for integrated circuit construction and having high accuracy
JP2593131B2 (ja) * 1993-12-28 1997-03-26 株式会社超伝導センサ研究所 Ｓｑｕｉｄ装置
JPH0933626A (ja) * 1995-07-24 1997-02-07 Daikin Ind Ltd Ｓｑｕｉｄ素子
JPH0983027A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd 超電導回路
AUPO926897A0 (en) * 1997-09-17 1997-10-09 Unisearch Limited Quantum computer
US6608581B1 (en) * 2000-06-20 2003-08-19 Hypres, Inc. Superconductor modulator with very high sampling rate for analog to digital converters
US20030121028A1 (en) * 2001-12-22 2003-06-26 Michael Coury Quantum computing integrated development environment
US6900454B2 (en) * 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
US7364923B2 (en) * 2003-03-03 2008-04-29 The Governing Council Of The University Of Toronto Dressed qubits
US6984846B2 (en) * 2003-08-27 2006-01-10 International Business Machines Corporation Gradiometer-based flux qubit for quantum computing and method therefor
US7129870B2 (en) * 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
US20050250651A1 (en) * 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
US7268576B2 (en) * 2004-11-08 2007-09-11 D-Wave Systems Inc. Superconducting qubit with a plurality of capacitive couplings
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) * 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
JP4769938B2 (ja) * 2005-10-04 2011-09-07 国立大学法人横浜国立大学 大規模単一磁束量子論理回路
AU2007209712A1 (en) * 2006-01-27 2007-08-02 D-Wave Systems, Inc. Methods of adiabatic quantum computation
CA2669816C (en) * 2006-12-05 2017-03-07 D-Wave Systems, Inc. Systems, methods and apparatus for local programming of quantum processor elements
US8195596B2 (en) * 2007-01-12 2012-06-05 D-Wave Systems Inc. Systems, devices, and methods for interconnected processor topology
CA2672695A1 (en) * 2007-01-23 2008-07-31 D-Wave Systems, Inc. Systems, devices, and methods for controllably coupling qubits
WO2008122127A1 (en) * 2007-04-05 2008-10-16 D-Wave Systems Inc. Systems, methods and apparatus for anti-symmetric qubit-coupling
JP2010525431A (ja) * 2007-04-19 2010-07-22 ディー−ウェイブ システムズ，インコーポレイテッド 自動画像認識用のシステム、方法、および装置
US7800395B2 (en) * 2007-05-02 2010-09-21 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7498832B2 (en) * 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US8190548B2 (en) * 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
EP2263166B1 (en) 2008-03-24 2020-02-19 D-Wave Systems Inc. Systems, devices, and methods for analog processing
WO2009143166A2 (en) 2008-05-20 2009-11-26 D-Wave Systems Inc. Systems, methods, and apparatus for calibrating, controlling, and operating a quantum processor
CN102187489B (zh) * 2008-09-03 2014-02-26 D-波系统公司 用于量子处理器元件的有效补偿的系统、方法及装置

Also Published As

Publication number Publication date
JP2012502563A (ja) 2012-01-26
CA3029949C (en) 2020-06-02
EP2340572A4 (en) 2014-07-23
EP2340572A2 (en) 2011-07-06
US20110057169A1 (en) 2011-03-10
US8536566B2 (en) 2013-09-17
CA2976901C (en) 2019-02-26
JP5513507B2 (ja) 2014-06-04
US9152923B2 (en) 2015-10-06
CA2736116C (en) 2017-09-26
CA3077980A1 (en) 2010-03-11
US20150379418A1 (en) 2015-12-31
US10290798B2 (en) 2019-05-14
US20170162778A1 (en) 2017-06-08
WO2010028183A3 (en) 2010-07-01
US20130313526A1 (en) 2013-11-28
CN102187489A (zh) 2011-09-14
CA2736116A1 (en) 2010-03-11
US20190305206A1 (en) 2019-10-03
CA3029949A1 (en) 2010-03-11
US20220020913A1 (en) 2022-01-20
WO2010028183A2 (en) 2010-03-11
US9607270B2 (en) 2017-03-28
CA2976901A1 (en) 2010-03-11
CA3077980C (en) 2023-06-13
EP2340572B1 (en) 2017-07-26
US11031537B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
CN102187489B (zh) 用于量子处理器元件的有效补偿的系统、方法及装置
CN109376870B (zh) 一种超导量子比特芯片
US20190042967A1 (en) Quantum circuit assemblies with josephson junctions utilizing resistive switching materials
EP2556538B1 (en) Phase quantum bit
KR20170044137A (ko) 조정가능한 트랜스몬 회로 어셈블리
JP2022126663A (ja) 超伝導回路間のロバストなチューナブル結合
US20220247407A1 (en) Resonator, oscillator, and quantum computer
CN107463724A (zh) 用于设计和制造半导体器件的方法以及相应的半导体器件
US11429887B2 (en) Tunable current-mirror qubit system
AU2021290959B2 (en) Layered hybrid quantum architecture for quantum computing applications
US9837994B2 (en) Stacked delay element and method of assembling same
CN114254754A (zh) 用于控制具有共享通道的多个量子比特的有效脉冲整形
WO2024066730A1 (zh) 一种量子芯片、量子计算电路及量子计算机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant