CN107704649A - 约瑟夫森结电路模型和超导集成电路结构及建立方法 - Google Patents
约瑟夫森结电路模型和超导集成电路结构及建立方法 Download PDFInfo
- Publication number
- CN107704649A CN107704649A CN201710727195.3A CN201710727195A CN107704649A CN 107704649 A CN107704649 A CN 107704649A CN 201710727195 A CN201710727195 A CN 201710727195A CN 107704649 A CN107704649 A CN 107704649A
- Authority
- CN
- China
- Prior art keywords
- circuit
- integrated circuit
- building
- superconducting integrated
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种约瑟夫森结电路模型和超导集成电路结构及建立方法，所述电路模型建立方法包括：在仿真软件中定义nano‑bridge约瑟夫森结的结类型定义语句，并根据结类型定义语句建立初级电路模型；对初级电路模型进行测试，得到相应测试曲线；提供一基于nano‑bridge约瑟夫森结的超导器件，并通过对其进行测试，得到相应测试曲线；通过将得到的测试曲线进行对比拟合，并根据对比拟合结果修改初级电路模型，进而得到所述电路模型。通过本发明所述结构和建立方法，解决了现有仿真软件中没有nano‑bridge约瑟夫森结电路模型及无法使用nano‑bridge约瑟夫森结实现超导集成电路设计的问题。
Description
技术领域
本发明属于超导集成电路的设计领域，特别是涉及一种约瑟夫森结电路模型和超导集成电路结构及建立方法。
背景技术
根据量子力学的隧穿效应可知，如果两层金属之间夹的绝缘层足够薄，则电流可以从一侧金属层穿过绝缘层流到另一侧金属层。这种MIM(金属-绝缘层-金属)的叠层结构被称为隧道结；在这种叠层结构中，一个或者两个金属是超导体，则称为超导隧道结；根据Josephson效应，在超导隧道结中，绝缘层具有超导体的一些性质，但与常规超导体相比具有较弱的超导电性，被称为“弱连接超导体”。
除了常见的三层膜结构的弱连接，还有一种Dayem桥式约瑟夫森弱连接，我们称之为nano-bridge约瑟夫森结，其中“横跨”部分的宽度和厚度都远远小于两边的超导电极部分。相比于传统的三层膜结构，Nano-bridge结构除了具有低临界电流和低电容外，还具有更小的尺寸，即nano-bridge约瑟夫森结的结尺寸在nm量级，而传统的三层膜结构的结尺寸则在um量级，可见，使用nano-bridge结构可以显著增加电路集成度，从而可提升RSFQ电路的优势。
然而，由于nano-bridge约瑟夫森结的制备工艺还不够成熟，它的一些特性还处于研究阶段，所以在超导电路的仿真软件中都还没有建立其电路模型，也因此无法使用nano-bridge约瑟夫森结实现超导集成电路的设计。
鉴于此，有必要设计一种新的约瑟夫森结电路模型和超导集成电路结构及建立方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种约瑟夫森结电路模型和超导集成电路结构及建立方法，用于解决现有仿真软件中没有nano-bridge约瑟夫森结电路模型以及无法使用nano-bridge约瑟夫森结实现超导集成电路设计的问题。
为实现上述目的及其他相关目的，本发明提供一种约瑟夫森结电路模型的建立方法，所述建立方法包括：
S1：在仿真软件中定义nano-bridge约瑟夫森结的结类型定义语句，并根据所述结类型定义语句建立初级电路模型；
S2：在仿真软件中对所述初级电路模型进行测试，得到所述初级电路模型的测试曲线；
S3：提供一基于nano-bridge约瑟夫森结的超导器件，并通过对所述超导器件进行测试，得到所述超导器件的测试曲线；
S4：通过将所述初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，并根据对比拟合结果对所述初级电路模型进行修改，得到nano-bridge约瑟夫森结的电路模型。
优选地，所述结类型定义语句为J＝VB(IC,VC,BET)＝VB(IC*XJ*A,XJ*XR*A*M,XJ*XR*XR*A*A*M*M*N)，其中，VC＝IC*RN，BET＝IC*C*RN2，J表示nano-bridge约瑟夫森结，VB表示仿真软件中基于结RCSJ模型的函数，IC表示临界电流，VC表示特征电压，BET表示阻尼参数，RN表示正常态电阻，C表示结电容，XJ表示临界电流密度JC的变化量，XR表示单位面积电阻变化量，A表示面积，M表示RN调控变量，N表示结电容调控变量。
优选地，所述测试曲线包括I-V曲线和曲线。
优选地，所述S4得到所述nano-bridge约瑟夫森结的电路模型的方法包括：
S41：通过修改结类型定义语句中的调控变量，修改初级电路模型；
S42：将修改后的初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，若拟合误差大于设定拟合误差，则跳至S41；若拟合误差小于或等于设定拟合误差，则所述修改后的初级电路模型为所述nano-bridge约瑟夫森结的电路模型。
优选地，所述仿真软件包括PSCAN仿真软件，SPICE仿真软件或Spectre仿真软件中的一种。
本发明还提供一种约瑟夫森结电路模型结构，所述电路模型结构包括采用上述任一项所述建立方法建立的nano-bridge约瑟夫森结的电路模型。
本发明还提供一种超导集成电路的建立方法，所述建立方法包括：
S5：利用如权利要求6所述的nano-bridge约瑟夫森结的电路模型在仿真软件中搭建一超导集成电路的电路原理图，并对所述超导集成电路的临界电流值和电路电感值进行设置；
S6：利用所述电路原理图，分别对所述超导集成电路的波形逻辑及SFQ硬件描述语言验证逻辑进行仿真，若任一仿真结果不正确，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值；
S7：提供nano-bridge约瑟夫森结的单个结版图，并根据所述nano-bridge约瑟夫森结的单个结版图，搭建与所述电路原理图对应的初级版图；
S8：通过对所述初级版图中的电感进行电感值提取，将提取的电感值与所述电路原理图中设定的电路电感值进行比较，并根据比较结果修正所述初级版图，使得提取的最终电感值在所述电路电感值的允许误差范围内，进而得到所述超导集成电路的最终版图。
优选地，所述建立方法还包括：
S9：将所述电路原理图中的电路电感值修改为最终电感值，得到最终电路原理图；
S10：向仿真软件中输入设定参数的理想最值浮动范围，通过将所述理想最值浮动范围与所述最终电路原理图的实际最值浮动范围进行比较，若比较结果在浮动误差范围内，则所述超导集成电路的电路性能良好；若比较结果超出浮动误差范围，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值。
优选地，S10中所述设定参数包括电流密度变化量XI、nano-bridge约瑟夫森结临界电流密度变化量XJ或单位面积电感变化量XL中的一种或多种。
优选地，S5中设置所述临界电流值和电路电感值的方法包括：确定所述超导集成电路中临界电流IC与电路电感L的乘积值，并通过改变临界电流值计算得到所述电路电感值。
优选地，S6中对所述超导集成电路进行波形逻辑仿真的方法包括：
S51a：建立与所述超导集成电路对应的测试电路，并通过所述测试电路对所述超导集成电路提供一输入信号；
S52a：所述超导集成电路在所述输入信号的作用下，输出一对应波形图；
S53a：通过将所述波形图与所述超导集成电路的理论波形进行对比分析，若波形图与理论波形的误差小于或等于设定波形误差，则所述波形逻辑的仿真结果正确；若波形图与理论波形的误差大于设定波形误差，则所述波形逻辑的仿真结果不正确。
优选地，S6中对所述超导集成电路进行SFQ硬件描述语言验证逻辑仿真的方法包括：
S51b：采用SFQ硬件描述语言向所述仿真软件中输入一输入向量及一验证向量；
S52b：在所述输入向量的作用下，所述超导集成电路产生一输出向量；
S53b：将所述输出向量与所述验证向量进行比较，若比较结果小于或等于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果正确；若比较结果大于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果不正确。
优选地，S7中所述nano-bridge约瑟夫森结的单个结版图的建立方法包括：根据所述超导器件中的nano-bridge约瑟夫森结的结构图，建立与所述结构图对应的单个结版图。
本发明还提供一种超导集成电路，所述超导集成电路包括采用如上述任一项所述建立方法建立的超导集成电路。
如上所述，本发明的一种约瑟夫森结电路模型和超导集成电路结构及建立方法，具有以下有益效果：本发明通过建立nano-bridge约瑟夫森结的电路模型，解决了现有仿真软件中没有其电路模型的问题，并且通过nano-bridge约瑟夫森结的电路模型进行超导集成电路设计，在大大提升了电路集成度的同时，更解决了基于nano-bridge约瑟夫森结的超导集成电路的设计空缺。
附图说明
图1显示为本实施例一所述建立方法的流程图。
图2显示为修改后的初级电路模型的I-V曲线与所述超导器件的I-V曲线的对比拟合图。
图3显示为修改后的初级电路模型的曲线与所述超导器件的曲线的对比拟合图。
图4显示为本实施例二所述建立方法的流程图。
图5显示为测试电路的电路图。
图6显示为nano-bridge约瑟夫森结的结构图。
图7显示为nano-bridge约瑟夫森结的单个结版图。
图8显示为约瑟夫森传输线的电路原理图。
图9显示为约瑟夫森传输线的最终版图。
元件标号说明
S1～S10 步骤
S41～S42 步骤
S51a～S53a 步骤
S51b～S53b 步骤
P 脉冲源
L1、L2、L3、L4、L5 电感
J1、J2 nano-bridge约瑟夫森结
I 偏置电流
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种约瑟夫森结电路模型的建立方法，所述建立方法包括：
S1：在仿真软件中定义nano-bridge约瑟夫森结的结类型定义语句，并根据所述结类型定义语句建立初级电路模型；
S2：在仿真软件中对所述初级电路模型进行测试，得到所述初级电路模型的测试曲线；
S3：提供一基于nano-bridge约瑟夫森结的超导器件，并通过对所述超导器件进行测试，得到所述超导器件的测试曲线；
S4：通过将所述初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，并根据对比拟合结果对所述初级电路模型进行修改，得到nano-bridge约瑟夫森结的电路模型。
作为示例，所述仿真软件包括PSCAN仿真软件，SPICE仿真软件或Spectre仿真软件中的一种。
作为示例，所述结类型定义语句为J＝VB(IC,VC,BET)＝VB(IC*XJ*A,XJ*XR*A*M,XJ*XR*XR*A*A*M*M*N)，其中，VC＝IC*RN，BET＝IC*C*RN2，J表示nano-bridge约瑟夫森结，VB表示仿真软件中基于结RCSJ模型的函数，IC表示临界电流，VC表示特征电压，BET表示阻尼参数，RN表示正常态电阻，C表示结电容，XJ表示临界电流密度JC的变化量，XR表示单位面积电阻变化量，A表示面积，M表示RN调控变量，N表示结电容调控变量。
作为示例，所述测试曲线包括I-V曲线和曲线。
需要说明的是，由于所述I-V曲线和曲线根据温度的变化会发生变化，且所述I-V曲线根据磁场的变化也会发生变化，即在不同的温度和磁场下，所述初级电路模型和超导器件的I-V曲线和曲线是不同的，故当对所述初级电路模型和所述超导器件的I-V曲线和曲线进行对比拟合时，需在相同的温度和磁场环境中进行。而且，对所述初级电路模型和所述超导器件的I-V曲线和曲线进行对比拟合时，也可以根据实际需求选择不同的温度和磁场。
作为示例，所述S4得到所述nano-bridge约瑟夫森结的电路模型的方法包括：
S41：通过修改结类型定义语句中的调控变量，修改初级电路模型；
S42：将修改后的初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，若拟合误差大于设定拟合误差，则跳至S41；若拟合误差小于或等于设定拟合误差，则所述修改后的初级电路模型为所述nano-bridge约瑟夫森结的电路模型。
优选地，在本实施例中，修改后的初级电路模型的I-V曲线与所述超导器件的I-V曲线的对比拟合如图2所示，其中，V(SIM)表示所述初级电路模型的I-V曲线，V(EXP)表示所述超导器件的I-V曲线；在不同偏置电流下，修改后的初级电路模型的曲线与所述超导器件的曲线的对比拟合如图3所示，其中，SIM表示所述初级电路模型的曲线，EXP表示所述超导器件的曲线；可见，由于拟合误差均小于或等于设定拟合误差，故修改后的初级电路模型即为所述nano-bridge约瑟夫森结的电路模型。
本实施例还提供一种约瑟夫森结电路模型结构，所述电路模型结构包括采用如上述所述建立方法建立的nano-bridge约瑟夫森结的电路模型。
实施例二
如图4所示，本实施例提供一种超导集成电路设计方法，所述建立方法包括：
S5：利用如实施例一所述的nano-bridge约瑟夫森结的电路模型在仿真软件中搭建一超导集成电路的电路原理图，并对所述超导集成电路的临界电流值和电路电感值进行设置；
S6：利用所述电路原理图，分别对所述超导集成电路的波形逻辑及SFQ硬件描述语言验证逻辑进行仿真，若任一仿真结果不正确，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值；
S7：提供nano-bridge约瑟夫森结的单个结版图，并根据所述nano-bridge约瑟夫森结的单个结版图，搭建与所述电路原理图对应的初级版图；
S8：通过对所述初级版图中的电感进行电感值提取，将提取的电感值与所述电路原理图中设定的电路电感值进行比较，并根据比较结果修正所述初级版图，使得提取的最终电感值在所述电路电感值的允许误差范围内，进而得到所述超导集成电路的最终版图。
作为示例，S5中设置所述临界电流值和电路电感值的方法包括：确定所述超导集成电路中临界电流IC与电路电感L的乘积值，并通过改变临界电流值计算得到所述电路电感值。
需要说明的是，不同的超导集成电路，其电路功能不同，故其临界电流IC与电路电感L的乘积值也不同，包括IC*L＝Φ0，IC*L＞Φ0，及IC*L＜Φ0三种情况；而且对于IC*L＞Φ0和IC*L＜Φ0两种情况，通常以传统三层膜结构的超导集成电路为参考，设置临界电流IC与电路电感L的乘积值Φ0。而且由于临界电流IC的值一般非常小，故在对其进行数值选择时，常不同于传统三层膜结构的超导集成电路中的临界电流值，其数值选择范围为22.5～72.5uA，一般优选为50uA左右。
作为示例，S6中对所述超导集成电路进行波形逻辑仿真的方法包括：
S51a：建立与所述超导集成电路对应的测试电路，并通过所述测试电路对所述超导集成电路提供一输入信号；
S52a：所述超导集成电路在所述输入信号的作用下，输出一对应波形图；
S53a：通过将所述波形图与所述超导集成电路的理论波形进行对比分析，若波形图与理论波形的误差小于或等于设定波形误差，则所述波形逻辑的仿真结果正确；若波形图与理论波形的误差大于设定波形误差，则所述波形逻辑的仿真结果不正确。
作为示例，所述测试电路用于向所述超导集成电路提供一脉冲信号，通常由脉冲源P、电感L1、超导约瑟夫森传输线和负载构成，其具体电路连接如图5所示。
作为示例，S6中对所述超导集成电路进行SFQ硬件描述语言验证逻辑仿真的方法包括：
S51b：采用SFQ硬件描述语言向所述仿真软件中输入一输入向量及一验证向量；
S52b：在所述输入向量的作用下，所述超导集成电路产生一输出向量；
S53b：将所述输出向量与所述验证向量进行比较，若比较结果小于或等于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果正确；若比较结果大于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果不正确。
作为示例，S7中所述nano-bridge约瑟夫森结的单个结版图的建立方法包括：根据如图6所示的超导器件中的nano-bridge约瑟夫森结的结构图，建立如图8所示的单个结版图。
需要说明的是，所述单个结版图中超导体的长度及宽度、桥长、桥宽及桥厚的数值设置均与所述结构图中的数值相同，且由于图6所示结构图中电流的流向是平面化的，故本实施例中所述单个结版图的电流是从上方流入，下方打孔接地，如图7所示，其中，所述nano-bridge约瑟夫森结的桥长为L。
作为示例，如图2所示，所述建立方法还包括：
S9：将所述电路原理图中的电路电感值修改为最终电感值，得到最终电路原理图；
S10：向仿真软件中输入设定参数的理想最值浮动范围，通过将所述理想最值浮动范围与所述最终电路原理图的实际最值浮动范围进行比较，若比较结果在浮动误差范围内，则所述超导集成电路的电路性能良好；若比较结果超出浮动误差范围，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值。
作为示例，S10中所述设定参数包括电流密度变化量XI、nano-bridge约瑟夫森结临界电流密度变化量XJ或单位面积电感变化量XL中的一种或多种。
本实施例还提供一种超导集成电路，所述超导集成电路包括采用如上述所述建立方法建立的超导集成电路。优选地，采用本实施例所述建立方法在仿真软件中建立一JTL(超导约瑟夫森传输线)，其电路原理图如图8所示，最终版图如图9所示。
需要说明的是，采用上述建立方法可实现任一种超导集成电路的设计，并不仅限于JTL。
综上所述，本发明的一种约瑟夫森结电路模型和超导集成电路结构及建立方法，具有以下有益效果：本发明通过建立nano-bridge约瑟夫森结的电路模型，解决了现有仿真软件中没有其电路模型的问题，并且通过nano-bridge约瑟夫森结的电路模型进行超导集成电路设计，在大大提升了电路集成度的同时，更解决了基于nano-bridge约瑟夫森结的超导集成电路的设计空缺。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种约瑟夫森结电路模型的建立方法，其特征在于，所述建立方法包括：
S1：在仿真软件中定义nano-bridge约瑟夫森结的结类型定义语句，并根据所述结类型定义语句建立初级电路模型；
S2：在仿真软件中对所述初级电路模型进行测试，得到所述初级电路模型的测试曲线；
S3：提供一基于nano-bridge约瑟夫森结的超导器件，并通过对所述超导器件进行测试，得到所述超导器件的测试曲线；
S4：通过将所述初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，并根据对比拟合结果对所述初级电路模型进行修改，得到nano-bridge约瑟夫森结的电路模型。
2.根据权利要求1所述的约瑟夫森结电路模型的建立方法，其特征在于，所述结类型定义语句为J＝VB(IC,VC,BET)＝VB(IC*XJ*A,XJ*XR*A*M,XJ*XR*XR*A*A*M*M*N)，其中，VC＝IC*RN，BET＝IC*C*RN2，J表示nano-bridge约瑟夫森结，VB表示仿真软件中基于结RCSJ模型的函数，IC表示临界电流，VC表示特征电压，BET表示阻尼参数，RN表示正常态电阻，C表示结电容，XJ表示临界电流密度JC的变化量，XR表示单位面积电阻变化量，A表示面积，M表示RN调控变量，N表示结电容调控变量。
3.根据权利要求1所述的约瑟夫森结电路模型的建立方法，其特征在于，所述测试曲线包括I-V曲线和曲线。
4.根据权利要求1所述的约瑟夫森结电路模型的建立方法，其特征在于，所述S4得到所述nano-bridge约瑟夫森结的电路模型的方法包括：
S41：通过修改结类型定义语句中的调控变量，修改初级电路模型；
S42：将修改后的初级电路模型的测试曲线与所述超导器件的测试曲线进行对比拟合，若拟合误差大于设定拟合误差，则跳至S41；若拟合误差小于或等于设定拟合误差，则所述修改后的初级电路模型为所述nano-bridge约瑟夫森结的电路模型。
5.根据权利要求1所述的约瑟夫森结电路模型的建立方法，其特征在于，所述仿真软件包括PSCAN仿真软件，SPICE仿真软件或Spectre仿真软件中的一种。
6.一种约瑟夫森结电路模型结构，其特征在于，所述电路模型结构包括采用如权利要求1～5任一项所述建立方法建立的nano-bridge约瑟夫森结的电路模型。
7.一种超导集成电路的建立方法，其特征在于，所述建立方法包括：
S5：利用如权利要求6所述的nano-bridge约瑟夫森结的电路模型在仿真软件中搭建一超导集成电路的电路原理图，并对所述超导集成电路的临界电流值和电路电感值进行设置；
S6：利用所述电路原理图，分别对所述超导集成电路的波形逻辑及SFQ硬件描述语言验证逻辑进行仿真，若任一仿真结果不正确，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值；
S7：提供nano-bridge约瑟夫森结的单个结版图，并根据所述nano-bridge约瑟夫森结的单个结版图，搭建与所述电路原理图对应的初级版图；
S8：通过对所述初级版图中的电感进行电感值提取，将提取的电感值与所述电路原理图中设定的电路电感值进行比较，并根据比较结果修正所述初级版图，使得提取的最终电感值在所述电路电感值的允许误差范围内，进而得到所述超导集成电路的最终版图。
8.根据权利要求7所述的超导集成电路的建立方法，其特征在于，所述建立方法还包括：
S9：将所述电路原理图中的电路电感值修改为最终电感值，得到最终电路原理图；
S10：向仿真软件中输入设定参数的理想最值浮动范围，通过将所述理想最值浮动范围与所述最终电路原理图的实际最值浮动范围进行比较，若比较结果在浮动误差范围内，则所述超导集成电路的电路性能良好；若比较结果超出浮动误差范围，则跳至S5，重新设置所述超导集成电路的临界电流值和电路电感值。
9.根据权利要求8所述的超导集成电路的建立方法，其特征在于，S10中所述设定参数包括电流密度变化量XI、nano-bridge约瑟夫森结临界电流密度变化量XJ或单位面积电感变化量XL中的一种或多种。
10.根据权利要求7所述的超导集成电路的建立方法，其特征在于，S5中设置所述临界电流值和电路电感值的方法包括：确定所述超导集成电路中临界电流IC与电路电感L的乘积值，并通过改变临界电流值计算得到所述电路电感值。
11.根据权利要求7所述的超导集成电路的建立方法，其特征在于，S6中对所述超导集成电路进行波形逻辑仿真的方法包括：
S51a：建立与所述超导集成电路对应的测试电路，并通过所述测试电路对所述超导集成电路提供一输入信号；
S52a：所述超导集成电路在所述输入信号的作用下，输出一对应波形图；
S53a：通过将所述波形图与所述超导集成电路的理论波形进行对比分析，若波形图与理论波形的误差小于或等于设定波形误差，则所述波形逻辑的仿真结果正确；若波形图与理论波形的误差大于设定波形误差，则所述波形逻辑的仿真结果不正确。
12.根据权利要求7所述的超导集成电路的建立方法，其特征在于，S6中对所述超导集成电路进行SFQ硬件描述语言验证逻辑仿真的方法包括：
S51b：采用SFQ硬件描述语言向所述仿真软件中输入一输入向量及一验证向量；
S52b：在所述输入向量的作用下，所述超导集成电路产生一输出向量；
S53b：将所述输出向量与所述验证向量进行比较，若比较结果小于或等于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果正确；若比较结果大于设定向量误差，则所述SFQ硬件描述语言验证逻辑的仿真结果不正确。
13.根据权利要求7所述的超导集成电路的建立方法，其特征在于，S7中所述nano-bridge约瑟夫森结的单个结版图的建立方法包括：根据所述超导器件中的nano-bridge约瑟夫森结的结构图，建立与所述结构图对应的单个结版图。
14.一种超导集成电路，其特征在于，所述超导集成电路包括采用如权利要求7～13任一项所述建立方法建立的超导集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727195.3A CN107704649A (zh) | 2017-08-23 | 2017-08-23 | 约瑟夫森结电路模型和超导集成电路结构及建立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727195.3A CN107704649A (zh) | 2017-08-23 | 2017-08-23 | 约瑟夫森结电路模型和超导集成电路结构及建立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107704649A true CN107704649A (zh) | 2018-02-16 |
Family
ID=61170256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710727195.3A Pending CN107704649A (zh) | 2017-08-23 | 2017-08-23 | 约瑟夫森结电路模型和超导集成电路结构及建立方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107704649A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110032792A (zh) * | 2019-04-09 | 2019-07-19 | 中国科学院上海微系统与信息技术研究所 | 一种超导数字电路设计方法 |
| CN111460749A (zh) * | 2020-04-23 | 2020-07-28 | 中国科学院上海微系统与信息技术研究所 | 超导数字单元的精细优化方法及电路 |
| CN111682022A (zh) * | 2020-05-12 | 2020-09-18 | 中国科学院上海微系统与信息技术研究所 | 基于异层jtl布局布线的超导集成电路设计方法 |
| CN113239548A (zh) * | 2021-05-18 | 2021-08-10 | 北京理工大学 | 一种基于高温超导约瑟夫森结的混频建模方法 |
| CN113627120A (zh) * | 2021-09-17 | 2021-11-09 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路布局优化方法和装置、存储介质和终端 |
| CN115697027A (zh) * | 2022-10-20 | 2023-02-03 | 合肥本源量子计算科技有限责任公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467291A (en) * | 1991-09-09 | 1995-11-14 | Hewlett-Packard Company | Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range |
| CN101349712A (zh) * | 2008-07-31 | 2009-01-21 | 南京大学 | 一种利用超导约瑟夫森结检测太赫兹信号频谱的装置 |
| CN102187489A (zh) * | 2008-09-03 | 2011-09-14 | D-波系统公司 | 用于量子处理器元件的有效补偿的系统、方法及装置 |
| CN105984840A (zh) * | 2015-03-17 | 2016-10-05 | 国际商业机器公司 | 用于纳米桥弱链接的硅化纳米线 |
-
2017
- 2017-08-23 CN CN201710727195.3A patent/CN107704649A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467291A (en) * | 1991-09-09 | 1995-11-14 | Hewlett-Packard Company | Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range |
| CN101349712A (zh) * | 2008-07-31 | 2009-01-21 | 南京大学 | 一种利用超导约瑟夫森结检测太赫兹信号频谱的装置 |
| CN102187489A (zh) * | 2008-09-03 | 2011-09-14 | D-波系统公司 | 用于量子处理器元件的有效补偿的系统、方法及装置 |
| CN105984840A (zh) * | 2015-03-17 | 2016-10-05 | 国际商业机器公司 | 用于纳米桥弱链接的硅化纳米线 |
Non-Patent Citations (2)
| Title |
|---|
| 宿非凡 等: "全铌超导Josephson结的EWB仿真模型", 《大学物理实验》 * |
| 沙宏泉 等: "约瑟夫森结的电路模型及其在超导电子学中的应用", 《中国电子科学研究院学报》 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110032792A (zh) * | 2019-04-09 | 2019-07-19 | 中国科学院上海微系统与信息技术研究所 | 一种超导数字电路设计方法 |
| CN111460749B (zh) * | 2020-04-23 | 2022-12-06 | 中国科学院上海微系统与信息技术研究所 | 超导数字单元的精细优化方法及电路 |
| CN111460749A (zh) * | 2020-04-23 | 2020-07-28 | 中国科学院上海微系统与信息技术研究所 | 超导数字单元的精细优化方法及电路 |
| CN111682022A (zh) * | 2020-05-12 | 2020-09-18 | 中国科学院上海微系统与信息技术研究所 | 基于异层jtl布局布线的超导集成电路设计方法 |
| US11881855B2 (en) | 2020-05-12 | 2024-01-23 | Shanghai Institute of Microsystem and Information Technology Chinese Academy of Sciences | Superconducting integrated circuit design method based on placement and routing by different-layer JTLs |
| CN111682022B (zh) * | 2020-05-12 | 2023-10-31 | 中国科学院上海微系统与信息技术研究所 | 基于异层jtl布局布线的超导集成电路设计方法 |
| WO2021227659A1 (zh) * | 2020-05-12 | 2021-11-18 | 中国科学院上海微系统与信息技术研究所 | 基于异层jtl布局布线的超导集成电路设计方法 |
| CN113239548B (zh) * | 2021-05-18 | 2022-03-15 | 北京理工大学 | 一种基于高温超导约瑟夫森结的混频建模方法 |
| CN113239548A (zh) * | 2021-05-18 | 2021-08-10 | 北京理工大学 | 一种基于高温超导约瑟夫森结的混频建模方法 |
| CN113627120B (zh) * | 2021-09-17 | 2023-09-12 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路布局优化方法和装置、存储介质和终端 |
| CN113627120A (zh) * | 2021-09-17 | 2021-11-09 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路布局优化方法和装置、存储介质和终端 |
| CN115697027A (zh) * | 2022-10-20 | 2023-02-03 | 合肥本源量子计算科技有限责任公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
| CN115697027B (zh) * | 2022-10-20 | 2024-05-07 | 本源量子计算科技（合肥）股份有限公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107704649A (zh) | 约瑟夫森结电路模型和超导集成电路结构及建立方法 | |
| Brandt | Susceptibility of superconductor disks and rings with and without flux creep | |
| Ryu et al. | Masses in graphenelike two-dimensional electronic systems: Topological defects in order parameters and their fractional exchange statistics | |
| US9129224B2 (en) | Systems and methods for increasing the energy scale of a quantum processor | |
| Whan et al. | Effect of inductance in externally shunted Josephson tunnel junctions | |
| EP2660738A1 (en) | Distribution power flow analysis system and method | |
| Loison et al. | Antiferromagnetic stacked triangular lattices with Heisenberg spins: Phase transition and effect of next-nearest-neighbor interaction | |
| US11409426B2 (en) | User in interface, programmer and/or debugger for embedding and/or modifying problems on quantum processors | |
| Shafraniuk et al. | Modeling computer memory based on ferromagnetic/superconductor multilayers | |
| Chatzieleftheriou et al. | Mott quantum critical points at finite doping | |
| Fourie et al. | Experimental verification of moat design and flux trapping analysis | |
| Thakurathi et al. | Majorana modes and transport across junctions of superconductors and normal metals | |
| Jackman et al. | Flux trapping experiments to verify simulation models | |
| McCaughan et al. | A kinetic-inductance-based superconducting memory element with shunting and sub-nanosecond write times | |
| Bares et al. | Charge-spin recombination in the one-dimensional supersymmetric t-J model | |
| CN105702849A (zh) | 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 | |
| KR101386847B1 (ko) | 스핀트로닉 집적 회로들을 모델링하고 시뮬레이션하기 위한 방법들 및 장치들 | |
| CN110032792A (zh) | 一种超导数字电路设计方法 | |
| Eliashberg | Nonstationary equations for superconductors with low concentration of paramagnetic impurities | |
| Brandel et al. | RSFQ electronics for controlling superconducting polarity switches | |
| Joe et al. | Manipulation of resonances in an open three-terminal interferometer with an embedded quantum dot | |
| Bakurskiy et al. | Dynamic properties of asymmetric double Josephson junction stack with quasiparticle imbalance | |
| Correa et al. | Doped holographic superconductor in an external magnetic field | |
| Mukherjee et al. | Phase Transitions in the Blume–Capel Model with Trimodal and Gaussian Random Fields | |
| Gao et al. | Josephson junction parameters extraction method for the RCLSJ model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180216 |
|
| RJ01 | Rejection of invention patent application after publication |