JP4769938B2 - 大規模単一磁束量子論理回路 - Google Patents

大規模単一磁束量子論理回路 Download PDF

Info

Publication number
JP4769938B2
JP4769938B2 JP2005291605A JP2005291605A JP4769938B2 JP 4769938 B2 JP4769938 B2 JP 4769938B2 JP 2005291605 A JP2005291605 A JP 2005291605A JP 2005291605 A JP2005291605 A JP 2005291605A JP 4769938 B2 JP4769938 B2 JP 4769938B2
Authority
JP
Japan
Prior art keywords
circuit
logic circuit
flux quantum
superconducting
sfq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005291605A
Other languages
English (en)
Other versions
JP2007104332A (ja
Inventor
信行 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokohama National University NUC
Original Assignee
Yokohama National University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokohama National University NUC filed Critical Yokohama National University NUC
Priority to JP2005291605A priority Critical patent/JP4769938B2/ja
Publication of JP2007104332A publication Critical patent/JP2007104332A/ja
Application granted granted Critical
Publication of JP4769938B2 publication Critical patent/JP4769938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、大規模単一磁束量子論理回路に関する。
超伝導ループ中の単一磁束量子(Single Flux Quantum: SFQ)を情報担体とするSFQ論理回路は、半導体COMS集積回路等の半導体論理回路に比べてきわめて高速(例えば約10倍以上)、かつ低消費電力(例えば約千分の1以下)で動作可能であり、次世代の集積回路技術として期待されている。
このSFQ論理回路を、例えばジョセフソン接合の総接合数が1万接合以上の大規模な回路で実現するには様々な問題がある。このSFQ論理回路の大規模化に際して考慮すべき問題として、DCバイアス電流の影響である。SFQ論理回路は、その特性から磁界に対して非常に敏感な回路であり、また、SFQ論理回路を動作させるためには、原理上DCバイアス電流を供給する必要である。
SFQ論理回路の大規模化に伴ってDCバイアス電流の供給量が増大すると、このDCバイアス電流が発生する磁界が回路に大きな影響を与え、回路のバイアスマージン(動作バイアス範囲)が顕著に減少するなどによって大規模回路が正常動作しないという問題がある。
このようなDCバイアス電流によって発生する磁場が顔路動作に及ぼす影響を防止する回路構成として、例えば特許文献1が提案されている。
この特許文献1で提案される構成では、回路を駆動するバイアス電流か供給される線路を、絶縁層を介して超伝導グランド層に上部に形成し、この絶縁層の厚さを絶縁性を確保できる範囲内で薄く構成し、バイアス電流供給線路と超伝導グランド層との距離を微小とするものである。
特開2004−64004号公報 特開2001−251179号公報 N. Yoshikawa, K. Yoda and J. Koshiyama, "A Resistively-Coupled-Cell-Based Design Approach for RSFQ Logic Circuits", Extended Abstract of 8th International Superconductive Electronics Conference (ISEC'01), Osaka, Japan, June, 2001, pp. 465-466.
単一磁束量子(SFQ)は、超伝導リングの一部にジョセフソン接合を設けることで形成され、SFQ論理回路は、このSFQを組み合わせることで構成される。SFQ論理回路の回路規模は、例えばこのジョセフソン接合の接合数で表すことができる。
このジョセフソン接合を数千接合以上含む大規模なSFQ論理回路では、DCバイアス電流の総供給量が1A以上に達する。前記したようにDCバイアス電流の総供給量が大きくなると回路動作に大きく影響する。
上記したDCバイアス電流等、これまで知られている回路動作に影響する要因をまとめると、以下のものがある。
(1)チップ上のバイアス供給線に流れる電流が発生する磁界の影響。
(2)ボンディングワイヤやチップキャリア等に流れる電流が発生する磁界の影響。
(3)グラウンドプレインを流れる鏡像電流の影響。
上記した(1)の影響については、バイアス供給線を超伝導シールドによって覆うことにより完全に排除できる。
また、上記した(2)の影響については、ボンディングワイヤやチップキャリアへの電流供給を全て差動供給とすることで、磁界の発生をキャンセルすることが知られている。
また、上記した(3)についても、超伝導配線とグラウンドプレインの間に鏡像電流が流れることを利用して、電流供給パッドのすぐ隣のパッドから等量の電流を引き抜く(差動電流供給)ことで、その影響をかなり低減できることがこれまでに知られている。
しかしながら、上記した各対策を講じても1万接合を超える回路の正常動作は難しいことが指摘されている。
図9は、大規模SFQ論理回路のグラウンドプレイン電流が回路動作に与える影響を説明するための図である。なお、図10は、SFQ回路の断面図を示し、グラウンドプレイン上に、COU層やBAS層によってSFQ回路のバイアス電流供給線路やSFQ伝送線路を構成している。
図9は、1万2千接合(12k JTL(Josephson Transmission Line)で構成されたジョセフソン線路に、外部からグラウンドプレイン電流を流した時の回路動作に与える影響を示し、表1は正常な回路動作が得られる最大のグラウンドプレイン電流に一実験例を示している。
図9に示す大規模SFQ論理回路において、ジョセフソン線路は横方向(水平方向)に配置されている。ここで、グラウンドプレイン電流はパッドaから供給され、等量の電流が各パッドb〜hから引き抜かれる。
例えば、パッドaから供給しパッドbから引き抜く場合には、最大210mAのグラウンドプレイン電流を流すことができるが、パッドaから供給しパッドeやパッドfから引き抜く場合には、最大13mAあるいは17mA等の微小なグラウンドプレイン電流で回路動作が不安定となる。なお、ここでは、全バイアス電流を1.78Aとし、DCバイアス電流マージンを−33.8%〜+27.7%に設定している。
SFQ論理回路は、磁界に対して高感度なセンサー(SQUID)として作用することが知られており、上述したグラウンドプレイン電流が発生する磁場は、回路動作に影響を及ぼすと考えられる。しかしながら、グラウンドプレイン電流20mAが、1つのSQUID構造に対して誘起する磁束量は、高々0.1Φ以下であり、図9及び表1に示す実験結果に示すような大きな影響があるとは考えられない。
SFQ論理回路に影響する磁界として、上記した回路自体のバイアス電流が発生する磁場の他に、外部磁界も考えられる。
このSFQ論理回路に対する外部磁界の影響を除去するには、回路全体を超伝導シールドで覆い、外部磁界を完全に除去すれば良いが、外部磁界を完全にシールドすることは困難であり、また、回路自体のバイアス電流が発生する磁場が、少なからず回路に影響する。
したがって、大規模SFQ論理回路では、上記したように磁気シールドや差動電流供給等の対策によっても、正常な回路動作を得ることができないという問題がある。
本発明は前記した従来の問題点を解決し、大規模単一磁束量子論理回路を正常動作させることを目的とする。また、大規模単一磁束量子論理回路において、磁気シールドや差動電流供給によっても解決されない外部磁場の影響を低減することを目的とする。
本発明の大規模単一磁束量子論理回路は、単一磁束量子(SFQ)を情報担体とする単一磁束量子論理回路において、ジョセフソン接合の接合数が例えば1万接合を超える回路規模とするものであり、この大規模な回路を小規模な回路ブロックに分割し、各回路ブロック間において超伝導電流を分断することによって、外部磁界により各回路ブロックがSQUIDとしての作用を制限し、これによって、外部磁界による回路動作への影響を低減させる。
本発明の大規模単一磁束量子論理回路の一態様は、分割された複数の回路ブロックと、回路ブロック間を抵抗接続する接続ブロックとを備えた構成とし、接続ブロックは回路ブロック間のみを抵抗接続する。
この回路ブロック間のみを抵抗接続する構成によって、各回路ブロック内の超伝導電流は他の回路ブロックと分断される。
各回路ブロックは、単一磁束量子(SFQ)を用いた論理回路を複数有すると共に、回路ブロック内の電流を超伝導電流とする。接続ブロックは、前記回路ブロック間を抵抗接続して各回路ブロック間の超伝導電流を分断し、回路ブロックを単位とする超伝導ループを形成する。
この超伝導電流の分断によって、外部磁界は各回路ブロックを単位として作用し、大規模単一磁束量子論理回路の回路全体はSQUIDとして作用しない。これによって、大規模単一磁束量子論理回路の磁界に対する感度が減少し、回路規模が1万接合を超えるような大規模単一磁束量子論理回路であっても、回路を正常動作させることができる。
回路ブロック間を接続する抵抗の抵抗値は、その抵抗によって減衰したSFQパルスが他の回路ブロックに伝搬された際に、その回路ブロック内での動作が有効である範囲内とする値である。
これによって、回路ブロック間においてSFQパルスの伝搬を可能とすると共に、回路全体がSQUIDとして作用することによる外部磁界の影響を低減することができる。
また、分割する回路ブロックの規模は、その回路ブロック内に含まれるジョセフソン接合の総接合数Nを2000から10000程度とすることができ、例えば、5000程度に定めることができる。
また、分割する回路ブロックの規模は、外部磁束密度Bにその外部磁束が回路ブロック内の超伝導ループと鎖交する面積Sを乗じたB・Sを、その回路ブロックに含まれるジョセフソン接合の接合数Nで除した値B・S/Nが所定磁束ΦA以上となる接合数Nで定めてもよい。また、この所定磁束ΦAは、単一磁束量子Φの磁束のN分の1の十分の一程度で定めることができる。
上記した回路ブロックは、本発明では単に回路規模を小さくして外部磁界による影響を低減するためのものであって、その回路ブロックが奏する機能とは独立させて設定させることができるが、各回路ブロックに各種機能を対応付けてもよい。例えば、複数の論理ゲートを組み合わせて所定に機能を奏する回路ブロックを構成してもよい。
抵抗は、その抵抗をループ内に持つジョセフソン線路や、その抵抗をループ内に持つ超伝導受動線路に設けることで、回路ブロック間に設けることができる。
上記した論理回路は、複数の論理ゲートを備えもよい。論理ゲートは、例えば論理積ゲート、論理和ゲート、排他的論理和ゲート、否定ゲート、Dフリップフロップ、RSフリップフロップ、DC/SFQ変換回路、SFQ−DC変換回路、分岐回路、合流回路、マルチプレサ回路、デマルチプレサ回路等がある。
また、上記した外部磁界は、大規模単一磁束量子論理回路の外部からこの大規模単一磁束量子論理回路に作用する磁界に限らず、グラウンドプレイン電流によって発生する磁界でこの大規模単一磁束量子論理回路に作用する磁界とすることもできる。
なお、大規模単一磁束量子論理回路において、回路内に抵抗を設ける構成は、例えば非特許文献1や特許文献2に記載されている。
この非特許文献1や特許文献2には、大規模単一磁束量子論理回路が備える各SFQ論理回路において、信号伝達経路の抵抗が零であることにより、ジョセフソン接合に供給するためのバイアス電流が、そのジョセフソン接合の前段及び後段の回路に流れて干渉が生じて動作が不安定となるという問題を解決するものであり、本発明のように、外部磁場による回路動作に及ぼす影響を低減するものではない。
また、非特許文献1や特許文献2の抵抗の設置位置は、各基本論理ゲート間での直流バイアス電流の干渉を避けるために、各基本論理ゲート間設ける必要があり、本発明のように回路ブロック間に設けるものではない。
本発明の大規模単一磁束量子論理回路では、基本論理ゲート間設ける必要は無く、回路ブロック間にのみ設ければよいため、回路設計及び積層処理等による回路形成が容易であるほか、SFQパルスのパルスレベルの低下の影響を避けることができる。
以上説明したように、本発明によれば、規模単一磁束量子論理回路を正常動作させることができる。
また、大規模単一磁束量子論理回路において、磁気シールドや差動電流供給によっても解決されない外部磁場の影響を低減することができる。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
はじめに、図1を用いて本発明の大規模単一磁束量子論理回路が備える超伝導ループについて説明する。
図1に示す超伝導ループ10は、超伝導リング11の一部にジョセフソン接合12a,12bを形成して構成される。この超伝導ループ10に外部から微小な磁界を加えると、超伝導リング11の中には単一磁束量子(SFQ)Φ =2.07mVpsを単位として、量子化された磁束が進入する。この単一磁束量子(SFQ)は非常に小さい物理量であり、これを情報の1ビットに対応させることで高性能な演算回路を構成することができる。
なお、Φはh/2eで定義される定数であり、hはプランク定数、eは電子の電荷の大きさであり、Φはほぼ2×10−5V・sに等しい。
図2は、上記した超伝導ループ10を接続して形成されるジョセフソン伝送線路を説明するための図である。
図2において、ジョセフソン伝送線路20は、超伝導リング11(11a〜11g)を1列に並べて超伝導線で接続することによって形成することができる。このジョセフソン伝送線路20にDCバイアス電流(図中で上方から下方に向かう矢印で示している)を流し、次に例えば左端の超伝導リング11aに微小な磁場を加えると、超伝導リング11aにSFQが1つ入る。超伝導リング11a中に進入したSFQは、超伝導リング11aに流れる電流から力を受け、隣の超伝導リング11bに移動する。このSFQの移動に要する時間は、2〜3ピコ秒と極めて短い時間である。SFQが超伝導リングを通過すると、電気的には図2に示すような電圧パルス(SFQパルス)が発生する。
図2では、超伝導ループ10を1列に並べる構成例を示し、SFQを一方向に伝搬する例を示しているが、このSFQの伝搬は、回路の構造やパラメータ値を工夫することにより自由に制御することができ、基本的には任意の論理演算を行うことができる。
前記したように、前記図1に示した超伝導ループ10の構造は、磁界に対する高感度な磁界センサー(SQUID)として動作することが知られている。
前記図10で示したように、回路のバイアスマージン(動作バイアス範囲)の顕著な減少による大規模回路の異常動作は、グラウンドプレイン電流により発生する磁場がSFQ論理回路の回路動作に影響を及ぼしたことによるものと考えられる。しかしながら、グラウンドプレイン電流20mAは、1つのSFQ論理回路を1つのSQUID構造として見たとき、このSQUIDに誘起される磁束量は高々0.1Φ以下に過ぎず、このわずかな磁束量によって表1の実験結果に示すような大きな影響があるとは考えられない。
そこで、この微小磁束による回路動作への影響について、図3及び図4の多接合SFQ論理回路の磁界応答を用いて検討する。ここで、多接合SFQ論理回路の磁界応答は、多接合SFQ論理回路を多接合SQUIDとして扱うことで検討することができる。
図3(a)は、1つの超伝導リングに2つのジョセフソン接合12a,12bを形成して構成される超伝導ループ10を示し、この超伝導ループ10は2つのジョセフソン接合を備える2接合SQUIDとして扱うことができる。なお、図3(a)中の “×”はジョセフソン接合12a,12bを示している。
この2接合SQUIDに外部磁束が印加されると、超伝導リング内を通る磁束に応答して流れる最大電流Icが変化する。なお、図3では、磁束密度Bextが印加される場合を示し、このとき超伝導リング内を通る磁束Φは、超伝導リング内の面積をSとすると、Φ=B・Sで表される。
図4(a)は、この2接合SQUIDに流れる最大電流Icの磁束変化を示している。2接合SQUIDでは、外部磁束の印加に対して2接合SQUIDの最大電流は周期的に変調され、その1周期は磁束量子Φに対応している。
図3(b)は、2つの超伝導リングに3つのジョセフソン接合12a,12b,12cを形成して構成されるジョセフソン伝送線路20Aを示し、このジョセフソン伝送線路20Aは3つのジョセフソン接合を備える3接合SQUIDとして扱うことができる。なお、図3(b)中の“×”はジョセフソン接合12a,12b,12cを示している。
この3接合SQUIDに外部磁束が印加されると、超伝導ループ10a,10b、及び超伝導ループ10aと10bで構成される大きな超伝導ループ10ab内を通る磁束に応答して流れる最大電流Icが変化する。
図4(b)は、この3接合SQUIDに流れる最大電流Icの磁束変化を示している。3接合SQUIDでは、外部磁束の印加に対して大小2つの周期性が生じる。大きな周期は各SQUIDループ(超伝導ループ10a,10b)に1つのSFQが侵入したことに対応し、小さな周期はSQUIDループ全体(大きな超伝導ループ10ab)に1つのSFQが侵入したことに相当する。
外部磁束の印加に対して3接合SQUIDの最大電流は周期的に変調され、その大きな1周期は磁束量子Φに対応している。
図3(c)は、(n−1)個の超伝導リングにn個のジョセフソン接合12a〜12nを形成して構成されるジョセフソン伝送線路20Bを示し、このジョセフソン伝送線路20Bはn個のジョセフソン接合を備えるn接合SQUIDとして扱うことができる。なお、図3(b)中の“×”はジョセフソン接合12a〜12nを示している。
このn接合SQUIDに外部磁束が印加されると、超伝導ループ10a〜10n-1、及び超伝導ループ10a〜10n-1で構成される大きな超伝導ループ10a〜n-1内を通る磁束に応答して流れる最大電流Icが変化する。
図4(c)は、このn接合SQUIDに流れる最大電流Icの磁束変化を示している。n接合SQUIDでは、外部磁束の印加に対してn-1個の周期性が生じる。大きな周期は各SQUIDループ(超伝導ループ10a〜10n-1)に1つのSFQが侵入したことに対応し、小さな周期はSQUIDループ全体(大きな超伝導ループ10a〜n-1)に1つのSFQが侵入したことに相当する。
外部磁束の印加に対してn接合SQUIDの最大電流は周期的に変調され、その大きな1周期は磁束量子Φに対応している。
図4に示す最大電流の磁束特性は、ジョセフソン接合の結合数が多いほど最大電流の変調の周期が短くなることを示し、また、多接合SQUID(多接合SFQ論理回路)では、SQUID(SFQ論理回路)に流すことができる最大電流は、微小な外部磁界の印加により影響を受け、SQUIDループ(超伝導ループ)の増加に伴って、SQUIDの外部磁界による影響は著しく大きくなる。
また、最大電流の磁束特性は、変調の周期が短いほど、小さな外部磁束で磁束量子SFQがSQUIDに励磁されることを意味し、変調の周期はループを構成する結合数が大きいほど短くなることを意味している。
大規模単一磁束量子論理回路は、巨大な多接合SQUIDと等価な回路構造を持つ。そのため、回路規模の増大に対してグラウンドプレイン電流が発生する磁界や外部磁界への影響が著しく増大する。
そこで、本発明の大規模単一磁束量子論理回路は、上記の見地に鑑み、大規模単一磁束量子論理回路を小回路ブロックあるいは論理回路に分けることで、各回路ブロックあるいは論理回路のループを小さくし、最大電流の変調の周期を長くすることによって、磁束量子SFQがSQUIDに励磁され難くし、これによって、外部磁界やグラウンドプレイン電流の影響を軽減する。
図5は、本発明の大規模単一磁束量子論理回路の構成を説明するための概略図である。図5(a)は、全体で一つのループを形成する大規模単一磁束量子論理回路100を示している。図5(b)は、この大規模単一磁束量子論理回路100を複数の回路ブロック2に分割した状態を示している。なお、図2(b)では4つの回路ブロック2A〜2Dに分割する例を示しているが、分割する回路ブロックの個数は、大規模単一磁束量子論理回路100の回路規模や外部磁場の大きさ等によって定まる。分割する回路ブロックの個数については後述する。
大規模単一磁束量子論理回路100を単に複数の回路ブロック2に分割しただけでは、依然として全体で一つのループを形成する。また、各回路ブロック2を電気的に絶縁すると、大規模単一磁束量子論理回路の機能を奏することができない。そこで、各回路ブロック2は全体で一つのループを形成せずにそれぞれでループを形成し、かつ、各回路ブロック間においてSQFパルスが伝搬してする大規模単一磁束量子論理回路の機能を奏するように、各回路ブロック2は、単一磁束量子(SFQ)を用いた論理回路を複数有すると共に、回路ブロック2内の電流を超伝導電流とし、回路ブロック2間は、各回路ブロック2内の超伝導電流を分断して接続する。
大規模単一磁束量子論理回路1は、この回路ブロック2間において、各回路ブロック2内の超伝導電流を分断して接続する構成として接続ブロック3を備える。図5(b)では、例えば回路ブロック2Aと回路ブロック2Bとの間は接続ブロック3Aによって接続し、回路ブロック2Bと回路ブロック2Cとの間は接続ブロック3Bによって接続している。なお、この接続ブロックによる接続状態は、図示する構成に限らず、他の構成としてもよい。
また、図5(c)は、分割した回路ブロック内において、その回路ブロックが備える複数の論理回路4(図5(c)中の論理回路4A〜4D)を接続回路5(図5(c)中の接続回路5A〜5D)で接続する。ここで、各論理回路4は、単一磁束量子(SFQ)を用いた論理ゲートを複数有すると共に、論理回路4内の電流を超伝導電流とし、論理回路4間は、各論理回路4内の超伝導電流を分断して接続する。
図6は大規模単一磁束量子論理回路を複数の回路ブロックに分け、各回路ブロック内の超伝導電流を分断して接続することによる、外部磁束に対する最大電流の特性を示している。
図6(a)は、大規模単一磁束量子論理回路を一つのループとした場合の特性を示し、図6(b)は、大規模単一磁束量子論理回路を複数の回路ブロックに分けて複数のループとしたときにおいて、1つのループを形成する回路ブロックにおける特性を示している。
大規模単一磁束量子論理回路を一つのループとした場合には、図6(a)に示すように、最大電流の外部磁束の変調周期は短く、磁束量子SFQがSQUIDに励磁され易く、外部磁界やグラウンドプレイン電流の影響を受けやすい。
この大規模単一磁束量子論理回路を複数の回路ブロックに分け、各論回路ブロック内の超伝導電流を分断して接続して、一つのループを複数のループに分けると、各ループの最大電流特性は、図6(b)に示すように、最大電流の外部磁束の変調周期は長くなり、磁束量子SFQがSQUIDに励磁され難くなり、外部磁界やグラウンドプレイン電流の影響を受け難くなる。
図6(c)は、図6(a)と図6(b)の最大電流特性を比較して示している。
最大電流が零となる外部磁束は、単一磁束量子SQF“Φ”をその回路ループが備えるジョセフソン接合の結合数Nで除した“Φ/N”で表される。
大規模単一磁束量子論理回路を一つのループとした場合に、そのループが備えるジョセフソン接合の結合数をLとすると、最大電流が零となる外部磁束は“Φ/L”で表され、大規模単一磁束量子論理回路を複数のループとした場合に、その1つのループが備えるジョセフソン接合の結合数をSとすると、最大電流が零となる外部磁束は“Φ/S”で表される。L>Sの関係があるため、Φ/L<Φ/Sの関係が得られる。
したがって、図6(c)に示すように、同じ大きさの外部磁束ΦAが印加された場合に、複数の回路ブロックに分けた場合の最大電流Icsは、大規模単一磁束量子論理回路を一つのループとした場合の最大電流IcLよりも大きくすることができ、外部磁界による最大電流への影響を低減させることができる。
ここで、外部磁束密度Bとし、その外部磁束が回路ブロックを通過する面積Sとしたとき、この回路ブロックを通る外部磁束Φは“B・S”で表される。また、この回路ブロックに含まれるジョセフソン接合の接合数をNとすると、外部磁束Φ=B・Sを接合数Nで除した値B・S/Nが所定磁束ΦA以上とするような接合数Nを定める。この所定磁束ΦAは、例えば単一磁束量子Φの磁束のN分の1で定めても良い。
また、回路ブロックは、その回路ブロック内に含まれるジョセフソン接合の総接合数Nを例えば5000以下で設定してもよい。
このジョセフソン接合の総接合数5000は、SFQ論理回路の回路規模が接合数で1万以上の場合に正常な回路動作が阻害されることから、接合数がこの1万を確実に下回割らせる値とすることから定めたものであるが、2000から10000程度とすることができ、1000以下であればより確実となる。
次に、回路ブロック間を接続する接続ブロック、あるいは論理回路間を接続する回路ブロックの構成について、図7を用いて説明する。
ここでは、回路ブロック間を接続する接続ブロックを例として説明する。接続ブロックは微小抵抗によって回路ブロック間を接続する。この微小抵抗の抵抗値は、この抵抗によるSFQパルスの減衰したとき、減衰したSFQパルスが通過後の回路ブロック内で有効に動作する範囲内となる値とする。
これによって、各回路ブロック内では超伝導電流が流れるが、各ブロック間においては超伝導電流を分断し、各回路ブロック内でのみ超伝導ループを形成させ、全体の大規模単一磁束量子論理回路では超伝導ループを形成させないようにする。
図7(a)は接続ブロック3の一構成例であり、抵抗3aをループ内に持つジョセフソン線路で構成する。図示するジョセフソン線路は、インダクタンス3bとジョセフソン接合3eを含むループとインダクタンス3cとジョセフソン接合3fを含むループを微小抵抗3aとインダクタンス3gで接続して構成される。
また、図7(b)は接続ブロック3の他の構成例であり、抵抗3aをループ内に持つ超伝導受動線路で構成する。図示する伝導受動線路は、ジョセフソン接合3eとジョセフソン接合3fの間を微小抵抗3aと伝導受動線路3dで結ぶループで構成される。
各回路ブロック間での信号のやり取りには、この微小抵抗をループ内に持つジョセフソン線路、あるいは微小抵抗をループ内に持つ超伝導受動線路を介して行われる。抵抗値が十分に小さければ、SFQパルスは減衰を受けずに抵抗を通過できる。一方、微小抵抗によるDC超伝導電流の分断により、回路全体が高感度SQUIDとして働くことはなくなる。
図8は、前記した図9の回路構成に本発明を適用した一例であり、複数の回路ブロックA〜Dに分け、これらの回路ブロック間を微小抵抗で接続する。
なお、回路ブロックの分け方は図示する分割の個数や区切り方に限らず、他の分割の個数や区切り方としてもよい。
本発明は、例えばマルチプレサ回路、デマルチプレサ回路、演算回路、デコーダ回路、スイッチ回路、メモリ回路等の様々なデジタル回路、並びにA/D変換回路等のアナログ/デジタル混載回路に適用することができる。
規模単一磁束量子論理回路が備える超伝導ループを説明するための図である。 超伝導ループを接続して形成されるジョセフソン伝送線路を説明するための図である。 微小磁束による回路動作への影響を検討するための多接合SFQ論理回路例である。 微小磁束による回路動作への影響を検討するための多接合SFQ論理回路の磁界応答 例である。 本発明の大規模単一磁束量子論理回路の構成を説明するための概略図である。 大規模単一磁束量子論理回路を複数の回路ブロックに分けた場合の外部磁束に対する最大電流の特性を示す図である。 回路ブロック間を接続する接続ブロックの構成を説明するための図である。 本発明の大規模単一磁束量子論理回路の一適用例である。 大規模単一磁束量子論理回路の一例である。 大規模SFQ論理回路のグラウンドプレイン電流が回路動作に与える影響を説明するための図である。
符号の説明
1…大規模単一磁束量子論理回路
2…回路ブロック
3…接続ブロック
3a…微小抵抗
4…論理回路
5…接続回路
10…超伝導ループ
11…超伝導リング
12…ジョセフソン接合
20…ジョセフソン伝送線路

Claims (7)

  1. 複数の単一磁束量子(SFQ)を情報担体とする大規模単一磁束量子論理回路において、
    当該大規模単一磁束量子論理回路は、
    分割された複数の回路ブロックと、前記回路ブロック間を接続する接続ブロックとを備え、
    前記各回路ブロックは、単一磁束量子(SFQ)を用いた論理回路を複数有すると共に、回路ブロック内の電流を超伝導電流とし、
    前記接続ブロックは、前記回路ブロック間を抵抗接続して各回路ブロックの超伝導電流を分断し、
    前記回路ブロックを単位とする超伝導ループを形成することを特徴とする、大規模単一磁束量子論理回路。
  2. 前記接続ブロックの抵抗接続を形成する抵抗の抵抗値は、当該抵抗によるSFQパルスの減衰を、通過後の回路ブロック内での動作を有効とする範囲内とする値であることを特徴とする、請求項に記載の大規模単一磁束量子論理回路。
  3. 前記回路ブロックは、当該回路ブロック内に含まれるジョセフソン接合の総接合数Nを5000以下とすることを特徴とする、請求項1又は2に記載の大規模単一磁束量子論理回路。
  4. 前記回路ブロックは、外部磁束密度Bに、その外部磁束が回路ブロック内の超伝導ループと鎖交する面積Sを乗じたB・Sを、その回路ブロックに含まれるジョセフソン接合の接合数Nで除した値B・S/Nが所定磁束ΦA以上とする接合数Nを備えることを特徴とする、請求項1から請求項3の何れか一つに記載の大規模単一磁束量子論理回路
  5. 前記所定磁束ΦAは、単一磁束量子Φの磁束のN分の1の十分に一のオーダーであることを特徴とする請求項に記載の大規模単一磁束量子論理回路。
  6. 前記抵抗は、当該抵抗をループ内に持つジョセフソン線路、及び/又は当該抵抗をループ内に持つ超伝導受動線路により構成されることを特徴とする請求項1から請求項5の何れか一つに記載の大規模単一磁束量子論理回路。
  7. 前記論理回路は、複数の論理ゲートを備えることを特徴とする、請求項1から請求項6の何れか一つに記載の大規模単一磁束量子論理回路。
JP2005291605A 2005-10-04 2005-10-04 大規模単一磁束量子論理回路 Active JP4769938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005291605A JP4769938B2 (ja) 2005-10-04 2005-10-04 大規模単一磁束量子論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291605A JP4769938B2 (ja) 2005-10-04 2005-10-04 大規模単一磁束量子論理回路

Publications (2)

Publication Number Publication Date
JP2007104332A JP2007104332A (ja) 2007-04-19
JP4769938B2 true JP4769938B2 (ja) 2011-09-07

Family

ID=38030827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291605A Active JP4769938B2 (ja) 2005-10-04 2005-10-04 大規模単一磁束量子論理回路

Country Status (1)

Country Link
JP (1) JP4769938B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101868802B (zh) * 2007-09-24 2013-12-25 D-波系统公司 用于量子位状态读出的系统、方法以及装置
CN102187489B (zh) * 2008-09-03 2014-02-26 D-波系统公司 用于量子处理器元件的有效补偿的系统、方法及装置
CA3029935A1 (en) * 2008-10-09 2010-04-15 D-Wave Systems Inc. Systems, methods and apparatus for measuring magnetic fields
JP5674603B2 (ja) * 2011-09-09 2015-02-25 富士通株式会社 超電導単一磁束量子集積回路装置
JP2013058705A (ja) * 2011-09-09 2013-03-28 Fujitsu Ltd 超電導単一磁束量子集積回路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705252B2 (ja) * 2002-08-01 2005-10-12 日本電気株式会社 超電導配線およびその設計方法

Also Published As

Publication number Publication date
JP2007104332A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
Takeuchi et al. Adiabatic quantum-flux-parametron cell library adopting minimalist design
US4371796A (en) Josephson logic gate device
JP4769938B2 (ja) 大規模単一磁束量子論理回路
JPH0413312A (ja) 非ヒステリシス性超電導論理回路
Gheewala Josephson-logic devices and circuits
JP2013058705A (ja) 超電導単一磁束量子集積回路装置
JP2002344307A (ja) 単一磁束量子論理回路および単一磁束量子出力変換回路
SE512591C2 (sv) Anordning och förfarande avseende digital information
EP3192176B1 (en) Ground grid for superconducting circuits
China et al. Demonstration of signal transmission between adiabatic quantum-flux-parametrons and rapid single-flux-quantum circuits using superconductive microstrip lines
Terai et al. The effects of DC bias current in large-scale SFQ circuits
China et al. Design and demonstration of interface circuits between rapid single-flux-quantum and adiabatic quantum-flux-parametron circuits
JP2013058998A (ja) 複数磁束量子出力ドライバ及び電子デバイス
Miyajima et al. Single-flux-quantum based event-driven encoder for large-pixel superconducting nanowire single-photon detector array
WO2013035512A1 (ja) 超電導単一磁束量子集積回路装置
US6486694B1 (en) Universal delay-insensitive logic cell
JPS59139728A (ja) 超伝導磁束量子論理回路
US3987309A (en) Superconductive sensing circuit for providing improved signal-to-noise
JP5674603B2 (ja) 超電導単一磁束量子集積回路装置
JP3931759B2 (ja) 超電導分周回路
JP4116978B2 (ja) 超電導ラッチ・ドライバ回路
JP2550587B2 (ja) ジヨセフソンゲ−ト
Yorozu et al. Sub-Kelvin single flux quantum control circuits and multi-chip packaging for supporting superconducting qubit
Hosoya et al. Margin analysis of quantum flux parametron logic gates
DE19741483C2 (de) Supraleitende Single-Flux-Quantum-Schnittstellen-Schaltung zur Umwandlung einer "Return-to-Zero"-Signaldarstellung in eine "Non-Return-to-Zero"-Signaldarstellung

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350