JP3705252B2 - 超電導配線およびその設計方法 - Google Patents
超電導配線およびその設計方法 Download PDFInfo
- Publication number
- JP3705252B2 JP3705252B2 JP2002224408A JP2002224408A JP3705252B2 JP 3705252 B2 JP3705252 B2 JP 3705252B2 JP 2002224408 A JP2002224408 A JP 2002224408A JP 2002224408 A JP2002224408 A JP 2002224408A JP 3705252 B2 JP3705252 B2 JP 3705252B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- pulse
- wiring
- circuit
- josephson junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、超伝導体装置の設計に関し、特にLSIの配線構造およびその設計方法に関する。
【0002】
【従来の技術】
従来、単一磁束量子回路では信号の伝送にジョセフソン伝送線路が使われている。ジョセフソン伝送線路は単一磁束量子回路の最も基本的なコンポーネントであり、図1に示すようにジョセフソン接合とインダクタンスから構成される。論理回路101から出力された情報担体である単一磁束量子パルスは、ジョセフソン接合110から113まで次々とそれらの臨界電流値を越え超電導状態から常伝導状態へスイッチさせて伝搬し、論理回路102へ達する。
【0003】
このジョセフソン伝送線路配線は、反射波の発生無しに単一磁束量子パルスを伝搬させることが可能である。しかし、ジョセフソン接合を用いているために次の欠点を持つ。(1)消費電力が配線長に比例して増大する。(2)伝搬遅延が論理遅延に比べて大きい。(3)素子パラメータのばらつきにより、試作したジョセフソン伝送線路配線の伝搬遅延時間が設計値からずれる。
【0004】
典型的なジョセフソン伝送線路を用いる単一磁束量子回路において配線に使用されている素子数は回路全体の素子数の約70〜80%に達する。そのため消費電力の大部分は配線で消費されている。さらに伝搬遅延に関して述べた上記(2)、(3)の性質により、ジョセフソン伝送線路配線の使用は単一磁束量子回路の大規模・高速化の妨げになる。
【0005】
この問題解決のためにジョセフソン伝送線路配線を受動配線回路よって置き換える提案がなされている。この受動配線回路は、例えば図2に示されるように、パルス送信回路201、パルス送信回路出力に直列に接続された抵抗体207、配線204及びパルス受信回路202により構成されている。配線204としては、マイクロストリップ線路もしくはストリップ線路が用いられる。論理回路210から出力される単一磁束量子パルスは、パルス送信回路201へ入力され、パルス送信回路内のジョセフソン接合205をスイッチさせた後に、抵抗体207、配線204を伝搬し、パルス受信回路202内のジョセフソン接合206をスイッチさせ、論理回路211へ入力される。この提案は例えば、Dengにより、1991年にIEEE Transactions on Applied Superconductivityの第9号第7項に掲載された論文「Self−Timing and Vector Processing in RSFQ Digital Circuit Technology」論文に記述されている。ジョセフソン伝送線路を受動配線に置き換えることにより、信号伝搬遅延時間を1/20以下に低減することができ、消費電力に関しては配線長が増大するほど受動配線への置き換えによる低減効果が顕著になると報告されている。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来の受動配線回路では、配線204と、パルス送信回路201とパルス受信回路202の間のインピーダンスマッチングをとることが出来ない。この理由は、ジョセフソン接合のインピーダンスが、ジョセフソン接合に流れている電流値により異なり、一定の値を持つ配線の特性インピーダンスとの整合を取ることが出来ないためである。
【0007】
さらにこの従来例では、ジョセフソン接合のマッカンバー係数が大きくこのため共振のQ値が高い。このため、反射や共振の影響を強く受け、動作マージンのクロック周波数依存性が強くなり、回路が安定に動作しないという問題が生じる。特に、配線長とパルスの伝搬速度で決まる配線の周期と同じ周期で発生するパルス列においては、バイアスマージンがゼロになることもありえる。この周期は典型的には20GHzから40GHz程度であり、単一磁束量子回路の典型的な動作周波数と同程度となる。したがって、例えば、20GHz相当の周期を持つ配線を用いている回路の場合、20GHzクロックでは回路動作が著しく不安定になる。
【0008】
さらに、反射の他に熱雑音やクロストークなどの雑音が存在し、受動配線回路の動作に影響を与える。しかし、従来技術では、これら反射や雑音の影響が考慮されず設計されているため、動作マージンの高い受動配線回路は得られなかった。
【0009】
そこで、本発明は、インピーダンスの不整合問題を考慮しつつ、実用に適した動作マージンを全周波数帯域で持つ受動配線回路の設計方法を提供する。本発明の目的の一つは、広い帯域にわたり、高い動作マージンを持つ、受動配線回路の構造とその設計方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、受動配線回路を構成する、パルス送信回路と、パルス受信回路とにおける、ジョセフソン接合に並列に抵抗を接続する構造をとる。抵抗値を変えることによりジョセフソン接合のマッカンバー係数βcを変え、受動配線回路の動作特性を変え、動作マージンの最適値を求める、という設計方法を特徴としている。これにより、受動配線回路を、広い帯域にわたり、高い動作マージンを得る。
【0011】
【発明の実施の形態】
ジョセフソン接合は単一磁束量子パルスに対してはアクティブなスイッチング素子として振舞うが、それ以外の反射波、雑音などの弱い信号に対しては近似的にパッシブなインピーダンスとして振舞う。このような弱い信号に対する受動配線回路の等価回路を、図3に示す。ここで 抵抗301、305、キャパシタ302、304、インダクタンス303、306はそれぞれジョセフソン接合のシャント抵抗、キャパシタンス、等価インダクタンスである。また、ここには直流バイアス電流310、311が加えられている。
【0012】
この系は、以下のふたつの特徴を持つ。(1)周期的ではない信号は多重反射を経て減衰する。(2)周期的な信号に対しては共振器として振舞うため、周期的な信号の周波数が共振周波数(あるいはそのハーモニクス)と一致すれば、その信号の振幅は増幅される。従って、反射や熱雑音、クロストークなどの弱い信号の、共振周波数あるいはそのハーモニクスと一致する周波数を持つ成分はこの系に蓄積される。そのような蓄積された弱い信号はパルス送信回路、パルス受信回路にかかるバイアス電流に揺らぎを生じさせる。このゆらぎは、パルス送信回路およびパルス受信回路の動作マージンの低下、タイミングジッタの増大を引き起こす。
【0013】
このような共振の影響について全ての雑音源、とりわけ偶発的に発生するクロストーク他の雑音まですべてを取り込んでシミュレーションすることは不可能であるため、受動配線回路の最適化設計においては、通常の超電導回路設計に用いられる、SPICEなどに代表されるタイムドメインダイナミックシミュレーションツールのみでは実用的でない。
【0014】
本発明者は、受動配線回路の動作マージンを評価するためには、受動配線回路を構成する、配線と、パルス送信回路と、パルス受信回路を、共振器とみなし、その共振の鋭さを表すQ値で特性を調べることが有用である、と判断した。Qは、以下の式で表される。
【0015】
Q(f)=−π/[ln(κREC(f)κDRV(f))] (1)
【0016】
ここで、κDRV、κRECはそれぞれパルス送信回路、パルス受信回路におけるパルスの反射係数であり、
【0017】
κDRV=‖ZDRV(f)−ρ‖/‖ZDRV(f)+ρ‖ (2)
【0018】
κREC=‖ZREC(f)−ρ‖/‖ZREC(f)+ρ‖ (3)
【0019】
である。ZDRV、ZRECはそれぞれ図2におけるパルス送信回路201のジョセフソン接合205、パルス受信回路202のジョセフソン接合206を、図3のように、パルス送信回路201を抵抗301,キャパシタ302,インダクタ303で、パルス受信回路202をキャパシタ304,抵抗305,インダクタ306で近似したときのインピーダンスである。ρは配線線路の特性インピーダンスである。
【0020】
このQにより、受動配線回路の特性について次の2点のように記述できる。(1)周期的でない信号の振幅がファクターexp(−1)だけ減衰するためには、Q/π回の多重反射を経なければならない。(2)共振周波数に等しい周波数をもつ周期的な信号の振幅は、1/(1-exp(-π/Q))倍に増幅される。すなわち、Qが高いほど反射や共振による影響が大きいといえる。したがって、本発明者は、動作マージンの広い回路を得るためには、Qを下げることを目標とすべきであると結論した。
【0021】
Qを下げる一つの方法として、図2の抵抗体207を挿入することがあげられる。抵抗207が大きいほど余分な信号が抵抗207で消費され、Qの値を減少させることが出来る。
【0022】
図4は、Qの、抵抗207の抵抗値に対する依存性を計算した例を示している。図4において、縦軸は計算されたQの値を表す。横軸は、配線の長さに相当する周波数を表す。横軸を、単一磁束量子回路の動作周波数と読み替えれば、ある動作周波数における受動配線回路のQの値であるとみなすことが出来る。
【0023】
この抵抗207は、受動配線回路で構成される超伝導ループ203を断ち切る作用も有する。超伝導ループのままでは、チップ冷却の過程や、回路を動作させているときに発生し得るパルス送信回路やパルス受信回路の誤動作により、大きなインダクタンスをもつ超伝導ループに磁束がトラップされ、それにより生成される永久電流がパルス送信回路とパルス受信回路にオーバーバイアスあるいはアンダーバイアスとして働き、バイアスマージンを減少させるからである。この磁束トラップ回避の目的から抵抗207は必要である。
【0024】
しかし、抵抗207での電圧降下により、パルス送信回路からの出力信号の電圧は減衰する。したがって207通過後のパルスが運ぶ磁束はΦ0よりも小さくなる。
【0025】
一方、パルス受信回路はこの減衰したパルスを受けて動作し、磁束量子Φ0に相当する電圧パルスを生成して、論理回路へ送る。この電圧パルス(あるいは磁束量子Φ0)は、論理回路ばかりでなく、パルス受信回路の前後に伝搬する。従ってパルス受信回路に入ってくる磁束とパルス受信回路からにパルス送信回路へ向かって出ていく磁束との間に差が生じ、この差が反射となってパルス送信回路に伝わっていく。以上により、抵抗値207が大きいほど反射は増大することとなる。ゆえに207挿入によるQの低減と単一磁束量子パルス伝送に関する整合の度合いとの間にはトレードオフが存在し、抵抗値207挿入によるQの低減には限界があり、回路動作の大きな改善は望めない。
【0026】
本発明は、受動配線回路のジョセフソン接合のマッカンバー係数に着目し、これを最適化させることでQを低減する。
【0027】
図5は、本発明の第1の実施の形態を示す図である。この実施形態は、配線で接続すべき二つの論理回路601、602と、配線610と、パルス送信回路620と、パルス受信回路630と、配線に直列に接続した抵抗640からなる。パルス送信回路620は、インダクタンス621と、ジョセフソン接合622と、このジョセフソン接合622に並列に接続された抵抗623よりなる。パルス受信回路630は、インダクタンス631と、ジョセフソン接合632と、このジョセフソン接合632に並列に接続された抵抗633よりなる。
【0028】
本受動配線回路の動作を説明する。論理回路601より出力された単一磁束量子パルス信号は621を流れ、ジョセフソン接合622と抵抗623に分流し、622の臨界電流値より大きな電流がジョセフソン接合622に流れた瞬間、超電導状態から常伝導状態へスイッチし、単一磁束量子パルスを発生し、抵抗640へ伝搬する。電圧パルスは配線610を伝搬し、ジョセフソン接合632と抵抗633へ分流し、ジョセフソン接合632をスイッチさせ、単一磁束量子パルスを発生する。単一磁束量子パルスは、631を通って論理回路602へ入力される。
【0029】
マッカンバー係数βcは、(4)式で表される。
【0030】
βc=(2πICCR2)/Φ0 (4)
ここでRは
R=(RJ・Rshunt)/(RJ+Rshunt) (5)
である。
【0031】
RJはジョセフソン接合の等価回路にあらわれる抵抗で、図3でいえば抵抗301および305の抵抗値である。Rshuntは挿入した抵抗623および633の抵抗値である。ICはジョセフソン接合の臨界電流値である。Cはジョセフソン接合の容量で、図3でいえば、容量302および305である。典型的な値としては、IC=0.1mA、C=0.24pF、RJ=500オームである。ここではジョセフソン接合のマッカンバー係数と、抵抗挿入により変えられたいわば等価的なジョセフソン接合のマッカンバー係数も同様にマッカンバー係数と記述することにする。
【0032】
このような回路構成をとることにより、前述した、ノイズなどの蓄積された弱い信号成分を効果的に除去することが出来る。それは、抵抗623,633を挿入することにより、ジョセフソン接合の等価抵抗成分が小さくなるためである。ジョセフソン接合は弱い信号に対して図3に示したように抵抗、キャパシタ、インダクタの並列接続で近似される。従って送信回路、受信回路において、ジョセフソン接合に到達した弱い信号はこの3つに分流し、このうち抵抗に分流した成分が消費され弱い信号の減衰に寄与する。ゆえにβcが小さいほど抵抗が小さいため、抵抗に分流する成分が相対的に多くなり、蓄積された弱い信号の減衰が早くなる効果があるためである。
【0033】
図6にQのβcに対する依存性を計算した結果を示す。図6において、縦軸はQの値を表す。横軸は配線の長さに相当した周波数を表す。βcを変える事で速やかにQが下がることがわかる。図中βc=20000は、従来技術における典型的な値である。これ以上のβcを用いることは従来技術の問題を深刻化することとなり適当でない。以上により、ジョセフソン接合のマッカンバー係数βcを小さくすることは、Qを低減し、受動配線回路の動作マージンを広げる効果をもつことが示された。
【0034】
しかし、βcを小さくしすぎると回路動作に影響を与える。βcを小さくすることによりジョセフソン接合のスイッチング時間が遅くなり、出力される単一磁束量子パルスがブロードになるためパルス出力回路の出力電圧のピーク値は下がる。パルス出力回路の出力電流は出力電圧をおよそρで割ったものであるため、これによりパルス出力回路の出力電流が減少し、低バイアスでのパルス受信回路の動作範囲を狭めることとなる。
【0035】
ところで、単一磁束量子回路においては、βc=1が使われている。これは、発生する単一磁束量子パルスの形が最も高速化するのに適しているためで、これ以下の値では、パルスがブロードになり高速動作は望めない。このことは例えば、1991年にIEEE Transactions on Applied Superconductivityの第1号第3項に掲載されたRSFQ logic/memory family: A new Josephson-junction digital technology for sub-terahertz-clock-frequency digital systemsと題するLikharevによる論文に記述されている。本実施例における論理回路601,602も同様に設計されている。したがってこのように周辺回路においてもβc=1が使われていることから、パルス送信回路、パルス受信回路のジョセフソン接合の、βcの下限は1以上とすることが適当である。
【0036】
以上をまとめると、本発明の構成上の特徴は、図5のような、構成しているジョセフソン接合のマッカンバー係数βcが1以上20000以下であるようにジョセフソン接合に並列に抵抗が挿入されているパルス送信回路と、構成しているジョセフソン接合のマッカンバー係数βcが1以上20000以下であるようにジョセフソン接合に並列に抵抗が挿入されているパルス受信回路と、配線と、配線と直列に挿入された抵抗からなる。また、この抵抗値は次のようにして決定すれば、受動配線回路の動作マージンを広げることができる。
【0037】
(1)受動配線回路に用いられているジョセフソン接合に並列に抵抗を挿入する。
(2)その抵抗値を、挿入しない場合の典型的な値βc=20000を上限とし、βc=1を下限とする範囲で、変化させる。
(3)その都度Qを求める。
(4)Qが最も小さくなるまで(2)と(3)の手続きを繰り返す。
【0038】
本発明における設計手法は、図5の場合に限らず適用可能である。
【0039】
図7は第2の実施形態を示す図である。周辺論理回路の構成次第では、パルス送信回路、パルス受信回路のジョセフソン接合数を二つ用いて設計した場合のほうが安定した動作を実現できる場合がある。このような場合でも本発明のようなβcの最適化をおこなうことにより動作マージンの向上が図れる。この場合ジョセフソン接合801から804のβcがそれぞれ異なる値をとっても同じ値をとっても良い。
【0040】
図8は第3の実施形態を示す図である。N段のジョセフソン接合により構成されているパルス送信回路、パルス受信回路においても、全てのジョセフソン接合のβcの最適化をおこなうことで最大マージンを得ることが出来る。この場合も、全てのジョセフソン接合のβcがそれぞれ異なる値をとっても同じ値をとっても良い。
【0041】
【発明の効果】
以上説明したように、本発明によれば、受動配線回路を構成するジョセフソン接合に抵抗を挿入し、その抵抗値をマッカンバー係数が1から20000の範囲で変化させることで、受動配線回路の動作マージンを広げることを実現することができる。
【図面の簡単な説明】
【図1】ジョセフソン伝送線路の構成を示す図である。
【図2】従来の受動配線回路の構成を示す図である。
【図3】従来の受動配線回路の等価回路を示す図である。
【図4】配線に直列に挿入された抵抗の値によるQ値の変化を示した図である。
【図5】本発明の第1の実施の形態を説明するための図である。
【図6】本発明の効果を説明するための図である。
【図7】本発明の第2の実施の形態を示す図である。
【図8】本発明の第3の実施の形態を示す図である。
【符号の説明】
101,102、210,211、601,602……論理回路
110,111,112,113、205,206、622、632、801,802,803,804……ジョセフソン接合
201、620……パルス送信回路
202、630……パルス受信回路
203……ループ
204、610……配線
301,305、623、633……抵抗体
302,304……キャパシタ
303,306、621、631……インダクタ
310,311、624、634……直流電流バイアス
Claims (7)
- パルス送信回路領域と抵抗成分領域と受動配線領域とパルス受信回路領域の直列接続で構成されている超伝導配線において、前記パルス送信回路領域と前記パルス受信回路領域の各々は、ジョセフソン接合を含み、前記ジョセフソン接合の等価マッカンバー係数が前記ジョセフソン接合に並列に挿入された抵抗の値を選択することにより1以上20000以下に調整されていることを特徴とする超伝導配線。
- 前記抵抗の抵抗値は、前記パルス送信回路領域と抵抗成分領域と受動配線領域とパルス受信回路領域との直列接続の共振の鋭さQが小となるように設定されていることを特徴とする請求項1記載の超伝導配線。
- 前記受動配線領域は、マイクロストリップ線路で構成される請求項1または2のいずれか一項に記載の超伝導配線。
- 前記受動配線領域は、ストリップ線路で構成される請求項1乃至3のいずれか一項に記載の超伝導配線。
- パルス送信回路領域と抵抗成分領域と受動配線領域とパルス受信回路領域の直列接続で構成されている超伝導配線において、前記パルス送信回路領域と前記パルス受信回路領域はそれぞれ、ジョセフソン接合とこのジョセフソン接合に並列接続された抵抗とを含み、前記抵抗の抵抗値は、ジョセフソン接合と抵抗との並列回路の等価マッカンバー係数が1以上20000以下の範囲で、前記パルス送信回路領域と抵抗成分領域と受動配線領域とパルス受信回路領域との直列接続の共振の鋭さQが小となるように設定されていることを特徴とする超伝導配線。
- パルス送信回路領域と抵抗成分領域と受動配線領域とパルス受信回路領域の直列接続で構成されている超伝導配線において、前記パルス送信回路領域と前記パルス受信回路領域の各々は、複数のジョセフソン接合とこの複数のジョセフソン接合のそれぞれに並列接続された抵抗とを含み、前記ジョセフソン接合の等価マッカンバー係数が前記抵抗の値を選択することにより1以上20000以下に調整されていることを特徴とする超伝導配線。
- 請求項1から6のいずれかに記載の超伝導配線の設計方法であり、ジョセフソン接合と抵抗との並列接続部の等価マッカンバー係数が1以上20000以下の範囲内で、且つ、パルス送信領域、抵抗成分領域、受動配線領域とパルス受信領域の直列接続の共振強度Q値が小になるように、前記抵抗の抵抗値を設定することを特徴とする超伝導配線の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224408A JP3705252B2 (ja) | 2002-08-01 | 2002-08-01 | 超電導配線およびその設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224408A JP3705252B2 (ja) | 2002-08-01 | 2002-08-01 | 超電導配線およびその設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004072141A JP2004072141A (ja) | 2004-03-04 |
JP3705252B2 true JP3705252B2 (ja) | 2005-10-12 |
Family
ID=32012372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224408A Expired - Fee Related JP3705252B2 (ja) | 2002-08-01 | 2002-08-01 | 超電導配線およびその設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3705252B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7505310B2 (en) | 2005-03-14 | 2009-03-17 | Nec Corporation | Method of configuring superconducting random access memory, device structure of the same, and superconducting drive circuit |
JP4769938B2 (ja) * | 2005-10-04 | 2011-09-07 | 国立大学法人横浜国立大学 | 大規模単一磁束量子論理回路 |
-
2002
- 2002-08-01 JP JP2002224408A patent/JP3705252B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004072141A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6580310B2 (en) | Double flux quantum superconductor driver | |
US6549059B1 (en) | Underdamped Josephson transmission line | |
US6378080B1 (en) | Clock distribution circuit | |
CA3077090C (en) | Large fan-in rql gates | |
CA3087681C (en) | Rql majority gates, and gates, and or gates | |
JP2002330065A (ja) | マルチチップ超伝導体回路用の高感度自己クロック式受信機 | |
WO2021188231A1 (en) | Inverting wpl gates with edge-triggered readout | |
JP3705252B2 (ja) | 超電導配線およびその設計方法 | |
Suzuki et al. | Characteristics of driver and receiver circuits with a passive transmission line in RSFQ circuits | |
WO2022192140A1 (en) | Trap circuits for use with differential capacitively-coupled resonant clock networks | |
Chan et al. | 1.1 to 1.6 GHz distributed differential oscillator global clock network | |
Akl et al. | An effective staggered-phase damping technique for suppressing power-gating resonance noise during mode transition | |
US5841333A (en) | Minimal delay conductive lead lines for integrated circuits | |
US6011441A (en) | Clock distribution load buffer for an integrated circuit | |
Veenstra | 1-58 Gb/s PRBS generator with< 1.1 ps RMS jitter in InP technology | |
WO2021021398A1 (en) | Superconducting clock conditioning system | |
WO2006004705A2 (en) | Dynamic-to-static logic converter | |
US6414538B1 (en) | Circuit to reduce AC component of bias currents in high speed transistor logic circuits | |
TW202241051A (zh) | 具有級間濾波器的超導輸出放大器 | |
US20070229115A1 (en) | Method and apparatus for correcting duty cycle error in a clock distribution network | |
US6753715B2 (en) | System for symmetric pulse generator flip-flop | |
US20100001804A1 (en) | System to improve a voltage-controlled oscillator and associated methods | |
Sathe et al. | A 0.8-1.2 GHz single-phase resonant-clocked FIR filter with level-sensitive latches | |
Tarutani et al. | Oscillation of SFQ pulse in oxide JTL [Josephson transmission line] | |
Jiao et al. | Circuit techniques for enhancing the clock data compensation effect under resonant supply noise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |