TW202241051A

TW202241051A - 具有級間濾波器的超導輸出放大器

Info

Publication number: TW202241051A
Application number: TW111106778A
Authority: TW
Inventors: 德瑞克雷斯禮尼; 強納森Ｄ伊根
Original assignee: 美商微軟技術授權有限責任公司
Priority date: 2021-03-26
Filing date: 2022-02-24
Publication date: 2022-10-16
Also published as: US20220311401A1; EP4315610A1; WO2022203803A1; US11533032B2

Abstract

描述了具有級間濾波器的超導輸出放大器及相關方法。示例超導輸出放大器包括第一超導輸出放大器級及第二超導輸出放大器級。超導輸出放大器可進一步包括第一端子，用於接收第一單磁通量子(SFQ)脈衝串並將SFQ脈衝串耦合到第一超導輸出放大器級及第二超導輸出放大器級中的每一個。超導輸出放大器可進一步包括級間濾波器，該級間濾波器包括耦合在第一超導輸出放大器級及第二超導輸出放大器級之間的阻尼約瑟夫接面(JJ)，其中級間濾波器經佈置成減少由超導輸出放大器回應於至少第一SFQ脈衝串而產生的輸出電壓波形的畸變。

Description

具有級間濾波器的超導輸出放大器

本揭示案係關於具有級間濾波器的超導輸出放大器。

電子元件中使用的基於半導體的積體電路包括基於互補金屬氧化物半導體(complimentary metal-oxide semiconductor; CMOS)技術的數位電路。然而，CMOS技術在元件尺寸上已達到了極限。此外，基於CMOS的數位電路中的漏電流導致高功耗，即使並未存取該等電路亦如此。

例如，資料中心的伺服器越來越多地消耗大量功率。即使當CMOS電路不活動時，功耗亦部分是能量耗散造成的功率損失的結果。此是因為即使當諸如隨機存取記憶體的此種電路不活動且不消耗任何動態功率時，由於需要維持CMOS電晶體的狀態，該等電路仍然消耗功率。此外，即使CMOS電路不活動，亦會有一定量的電流洩漏。因此，即使當此種電路不進行諸如讀/寫之處理操作時，功率亦被浪費，此不僅因為需要維持CMOS電晶體的狀態，而且因為電流洩漏。

基於CMOS技術的系統的替代方法是使用基於超導邏輯的系統。此種基於超導邏輯的系統亦可與基於CMOS技術的部件結合使用。基於超導邏輯的系統可包括輸出放大器，此需要針對此種輸出放大器可能具有的各種缺點進行改進。

在一個實例中，本揭示案係關於超導輸出放大器，其包括第一超導輸出放大器級及第二超導輸出放大器級。超導輸出放大器可進一步包括第一端子，用於接收第一單磁通量子(single flux quantum; SFQ)脈衝串並將SFQ脈衝串耦合到第一超導輸出放大器級及第二超導輸出放大器級中的每一者。超導輸出放大器可進一步包括級間濾波器，該級間濾波器包括耦合在第一超導輸出放大器級與第二超導輸出放大器級之間的阻尼約瑟夫接面(Josephson junction; JJ)，其中級間濾波器經佈置成減少由超導輸出放大器回應於至少第一SFQ脈衝串而產生的輸出電壓波形的畸變。

在另一態樣中，提供了用於超導輸出放大器的方法，該超導輸出放大器包括複數個超導輸出放大器級的堆疊。該方法可包括接收包括第一複數個單磁通量子(single flux quantum; SFQ)脈衝的第一脈衝串。該方法可進一步包括使用複數個超導輸出放大器級的堆疊，將第一複數個SFQ脈衝轉換成輸出電壓波形。該方法可進一步包括使用佈置在複數個超導輸出放大器級之間的級間濾波器，減少輸出電壓波形的畸變，其中每個級間濾波器包括一阻尼約瑟夫接面(Josephson junction; JJ)。

在又一態樣中，本揭示案係關於超導輸出放大器，包括N個超導輸出放大器級，其中N為等於或大於2的整數。超導輸出放大器可進一步包括第一端子，用於接收第一單磁通量子(single flux quantum; SFQ)脈衝串，並將第一SFQ脈衝串耦合到N個超導輸出放大器級中的每一者。超導輸出放大器可進一步包括級間濾波器，其中每個級間濾波器包括耦合在N個超導輸出放大器級的至少一個子集之間的阻尼約瑟夫接面(Josephson junction; JJ)，並且其中每個級間濾波器皆經佈置成減少由超導輸出放大器回應於至少第一SFQ脈衝串而產生的輸出電壓波形的畸變。

提供本概述是為了以簡化形式介紹一些概念，該等概念將在下文的詳細說明中進一步描述。本概述不意欲標識所主張標的的關鍵特徵或必要特徵，亦不意欲用於限制所主張標的的範圍。

本揭示案中描述的示例係關於帶有級間濾波器的超導輸出放大器。某些實例係關於具有堆疊直流(direct current; DC)-超導量子干涉裝置(superconducting quantum interference device; SQUID)的輸出放大器，其中DC-SQUID輸出放大器級具有級間濾波器。具有級間濾波器的超導輸出放大器可使用任何單磁通量子(single flux quantum; SFQ)相容邏輯來實現。此種邏輯的一個實例是量子通量參變管(quantum flux parametron; QFP)。此種邏輯的另一個實例是反量子邏輯(reciprocal quantum logic; RQL)。因此，某些實例進一步涉及反量子邏輯(reciprocal quantum logic; RQL)相容輸出放大器。與CMOS電晶體不同，RQL電路是使用基於約瑟夫接面的元件的超導電路。示例性的約瑟夫接面可包括透過阻礙電流的區域耦合的兩個超導體。阻礙電流的區域可能是超導體本身的物理縮窄、金屬區域或薄的絕緣阻障。例如，超導體-絕緣體-超導體(Superconductor-Insulator-Superconductor; SIS)型約瑟夫接面可作為RQL電路的一部分來實現。例如，超導體是一種在沒有電場的情況下可攜帶直流電(direct current; DC)的材料。此種材料的電阻為零。例如，在低於Tc的溫度下（例如9.3 K），鈮是超導的；然而，在高於Tc的溫度下，鈮表現為具有電阻的普通金屬。因此，在SIS型約瑟夫接面中，超導體可為鈮超導體，而絕緣體可為Al ₂O ₃阻擋層。在SIS型接面中，超導電子由量子力學波函數描述。兩個超導體之間的超導電子波函數的相位時間的變化相位差對應於兩個超導體之間的電勢差。在一個實例中，在RQL電路中，SIS型接面可為超導迴路的一部分。當兩個超導體之間的電勢差在一個相變週期內對時間進行積分時，穿過迴路的磁通量改變單量子磁通量的整數倍。與單量子磁通量相關的電壓脈衝被稱為單磁通量子(single flux quantum; SFQ)脈衝。例如，過阻尼約瑟夫接面可產生單個的單磁通量子(single flux quantum; SFQ)脈衝。在RQL電路中，每個約瑟夫接面可能是一或更多個超導迴路的一部分。接面上的相位差可由施加到迴路上的磁通量來調變。

各種RQL電路，包括傳輸線，可根據需要透過電感器或其他部件耦合多個約瑟夫接面而形成。SFQ脈衝可在至少一個時鐘的控制下透過該等傳輸線行進。SFQ脈衝可為正的或負的。例如，當正弦偏置電流提供給一個接面時，則正脈衝及負脈衝都可在相反的時鐘相位期間在傳輸線上向右行進。由於沒有偏置電阻器，RQL電路可有利地具有零靜態功耗。此外，RQL電路可使用交流(alternating current; AC)電源供電。交流電源亦可充當RQL電路的穩定時鐘參考信號。在一個實例中，可使用一對正及負（反）SFQ脈衝對數位資料進行編碼。例如，邏輯1位元可被編碼為在正弦時鐘的正相位及負相位中產生的SFQ脈衝的反對。可透過在時鐘週期期間沒有正/負脈衝對而編碼邏輯0位元。正SFQ脈衝可能在時鐘的正部分期間到達，而負脈衝可能在時鐘的負部分期間到達。

示例性RQL電路的構建塊可包括各種類型的邏輯閘。示例性邏輯閘包括及閘、或閘、邏輯「與非(AanB)」閘及邏輯「與或(AndOr)」閘。AanB閘可有兩個輸入及一個輸出(Q)。除非輸入脈衝B先出現，否則輸入脈衝A可能傳播到輸出Q。AndOr閘可能有兩個輸入及兩個輸出（Q1及Q2）。第一個輸入脈衝，即輸入脈衝A或輸入脈衝B，到達輸出Q1，而第二個輸入脈衝到達輸出Q2。該等閘的邏輯行為可基於前文提及的反資料編碼。例如，正脈衝改變感應迴路的內部通量狀態，但是尾隨的負脈衝在每個時鐘週期擦除內部狀態，此又產生組合邏輯行為。

對於RQL，使用RZ資料編碼，可將邏輯「1」編碼為正SFQ脈衝，繼之以半個週期後出現的負SFQ脈衝，且可將邏輯「0」編碼為無脈衝。或者，對於在「相位模式」下工作的RQL，負SFQ脈衝可被延遲任意數量的時鐘週期，但是負SFQ脈衝仍然可與正脈衝分開奇數個半時鐘週期。

在基於超導邏輯的系統中，輸出放大器將正向單磁通量子SFQ輸入脈衝轉換為DC電壓。隨後的負向SFQ禁用該輸出電壓。由於在基於超導邏輯的系統中沒有可控制的電阻器，所以透過過濾直流(direct current; DC)超導量子干涉裝置(superconducting quantum interference device; SQUID)輸出放大器級的輸出振盪來產生DC電壓。DC-SQUID輸出放大器級可由兩個約瑟夫接面(Josephson junction; JJ)組成，該兩個接面透過兩個電感器連接成一個迴路。外部DC電流源可在特定的DC工作點偏置DC-SQUID輸出放大器級，使得當額外的磁通量透過電感耦合被耦合到由JJ形成的迴路中時，將會發生振盪。當其中一個JJ觸發時，會導致迴路中的另一個JJ觸發，從而啟動一個正回饋序列，導致DC-SQUID迴路振盪。DC-SQUID輸出放大器級的每次振盪可釋放SFQ電壓脈衝，該脈衝隨後可透過低通濾波器(low-pass filter; LPF)被平均，以產生平滑的DC電壓。DC-SQUID輸出放大器級可串聯堆疊，以產生由輸出放大器輸出的更大的總輸出電壓。

第1圖為根據一個實例的超導輸出放大器的操作示意圖。使用超導輸出放大器的等效電路100來說明超導輸出放大器的操作。等效電路100示出了幾個串聯的超導輸出放大器(output amplifier; OA)級，包括超導OA級110、超導OA級120及超導OA級160。級間濾波器130被示為耦合在超導OA級110與超導OA級120之間。另一個級間濾波器140被示為耦合在超導OA級120與下一個超導OA級（未示出）之間。最後一個超導OA級160可耦合到其相應的級間濾波器（未示出）。每個超導OA級可使用一或更多個DC超導量子干涉裝置(DC-superconducting quantum interference device; DC-SQUID)來實現。稍後將提供超導OA級的更多細節。

繼續參考第1圖，級間濾波器130可包括耦合在節點N1與N2之間的電感器132。級間濾波器130可進一步包括耦合在節點N1與N2之間的約瑟夫接面(Josephson junction; JJ) 134，使得其與電感器132並聯佈置。級間濾波器130可進一步包括耦合在節點N1與N2之間的電阻器136，使得其與電感器132及JJ 134並聯耦合。JJ 134及電阻器136的組合形成了阻尼JJ。級間濾波器130可進一步包括耦合在節點N2與接地端子之間的電容器138。類似地，級間濾波器140可包括耦合在節點N3與N4之間的電感器142。級間濾波器140可進一步包括耦合在節點N3與N4之間的JJ 144，使得其與電感器142並聯佈置。級間濾波器140可進一步包括耦合在節點N3與N4之間的電阻器146，使得其與電感器142及JJ 144並聯耦合。JJ 144及電阻器146的組合形成了阻尼JJ。級間濾波器140可進一步包括耦合在節點N4及接地端子之間的電容器148。

就超導輸出放大器的操作而言，每個超導OA級可處於兩種狀態之一：「開」或「關」。在「開」狀態，當其組成DC-SQUID振盪時，超導OA級產生「高」輸出電壓。在「關閉」狀態下，超導OA級是不活動的。在「開」狀態，與超導OA級相關的電阻項可表示為具有一定量的電阻。在第1圖中，該電阻被標記為RSQUID_ON。該電阻降低了超導OA級的等效電路的Q因數，且因此在「開」狀態期間功率被耗散。另一方面，在「關」狀態下，電阻項可表示為「短路」，此增加了超導OA級的Q因數，且因此只有很少或沒有功耗。

在從低到高信號轉換相對從高到低信號轉換期間，Q因數的變化導致不同的振鈴量。此種振鈴差異會使輸出放大器產生的輸出波形畸變。過量振鈴的另一個影響是，輸出放大器產生的電流可能「反向」耦合到驅動器，該驅動器將輸入信號耦合到超導OA級。此種電流的反向耦合會導致驅動器失效，並「重新觸發」超導OA級中的一或更多者，從而增加輸出波形的畸變。然而，參考第1圖描述的級間濾波器的使用減少了由超導輸出放大器產生的輸出波形的畸變。由於與相應電感器並聯連接的每個阻尼JJ充當與流經阻尼JJ的電流成函數的非線性電感器，所以減少了過量振鈴。隨著流經阻尼JJ的電流增加，其電感以非線性方式增加。因此，隨著流經阻尼JJ的電流增加，阻尼JJ的電感增大，並進而改變相應LC濾波器的等效諧振。例如，當阻尼JJ的電感改變時，由電感器132及電容器138形成的LC濾波器的等效諧振改變。然而，當流經阻尼JJ的電流超過與阻尼JJ相關的約瑟夫接面的臨界電流時，會觸發阻尼JJ，導致電感實際上消失。此外，每個阻尼JJ的臨界電流亦被設定成使得對應的電阻器（例如，電阻器136或電阻器146）吸收由阻尼JJ的狀態變化所產生的能。在一個實例中，可選擇電阻器136及146的電阻值以實現某個βc數。β _c數可由等式

表示，其中R _n對應於電阻值（例如，電阻器136或146的電阻值），C對應於阻尼的約瑟夫接面JJ的電容，L對應於阻尼的約瑟夫接面JJ的電感，I _c對應於阻尼的約瑟夫接面JJ的臨界電流，且Φ ₀對應於磁通量子。在一個實例中，可透過調整電阻值（例如，電阻器136及146的電阻值）或臨界電流值(I _c)來實現βc數的適當值，使得臨界電流(I _c)乘以電阻值的值小於以毫伏為單位的特定值（例如，0.785 mV）。透過βc數的適當值，級間濾波器有助於降低超導OA級等效電路的Q因數變化，從而減少振鈴且波形畸變更小。

第2圖顯示了比較不具有第1圖所示類型的級間濾波器的超導輸出放大器的輸出波形210與具有第1圖所示類型的級間濾波器的超導輸出放大器的輸出波形230的圖200。輸出波形210及230中每一者示出了以毫伏為單位的輸出電壓對以奈秒為單位的時間。如虛線橢圓212突出顯示，輸出波形210比虛線橢圓232突出顯示的輸出波形230的對比部分具有更高的畸變量。

第3圖顯示了根據一個實例的帶有級間濾波器的超導輸出放大器300。超導輸出放大器300可包括串聯的超導輸出放大器(output amplifier; OA)級310、330、350及370的堆疊。級間濾波器316可耦合在超導OA級310與330之間。另一個級間濾波器336可耦合在超導OA級330與350之間。超導OA級310可進一步經由LC濾波器382耦合到正輸出電壓端子(positive output voltage terminal; OUTP)。超導OA級370可經由另一個LC濾波器384耦合到負輸出電壓端子(negative output voltage terminal; OUTN)。與超導輸出放大器300相關的負載被表示為電阻負載(resistive load; RL)。此外，如第3圖所示，DC電流源可經配置為向超導輸出放大器300的超導OA級提供DC偏置電流(DC bias current; IPDC)。

繼續參考第3圖，具有0度相位的輸入單磁通量子(single flux quantum; SFQ)脈衝串可透過輸入端子(IN)以第3圖所示的方式耦合至每個超導輸出放大器級。SFQ脈衝串可對需要使用輸出放大器放大的數位資料進行編碼。在一個實例中，可使用一對正及負（反）SFQ脈衝對數位資料進行編碼。例如，邏輯1位元可被編碼為在正弦時鐘的正相位及負相位中產生的SFQ脈衝的反對。可透過在時鐘週期期間沒有正/負脈衝對來編碼邏輯0位元。正SFQ脈衝可能在時鐘的正部分期間到達，而負脈衝可能在時鐘的負部分期間到達。SFQ脈衝串可透過約瑟夫傳輸線(Josephson transmission line; JTL) 302耦合到超導OA放大器級310。SFQ脈衝串可透過JTL 322耦合到超導OA放大器級330。SFQ脈衝串可透過JTL 342耦合到超導OA放大器級350。SFQ脈衝串可透過JTL 362耦合到超導OA放大器級370。

仍參考第3圖，相對於另一個SFQ脈衝串具有180度相位延遲的另一個SFQ脈衝串可透過輸入端子(IN)以第3圖所示的方式耦合至每個超導輸出放大器級。例如，180度延遲的SFQ脈衝串可透過JTL 304耦合到超導OA放大器級310。180度延遲的SFQ脈衝串可透過JTL 324耦合到超導OA放大器級330。180度延遲的SFQ脈衝串可透過JTL 344耦合到超導OA放大器級350。180度延遲的SFQ脈衝串可透過JTL 364耦合到超導OA放大器級370。如前所述，關於第1圖，每個超導OA級可基於與DC-SQUID相關的振盪產生電壓輸出。IPDC電流經設置為足以預偏置DC-SQUID但不足以觸發作為DC-SQUID一部分而包括的約瑟夫接面的值。額外的電流透過經由輸入端子接收的SFQ脈衝耦合到DC-SQUID。當流經DC-SQUID的電流超過作為DC-SQUID一部分而包括的JJ的臨界電流時，DC-SQUID就會觸發。DC-SQUID的週期性觸發導致振盪，該等振盪經平滑以產生輸出電壓波形。

如上文第1圖所述，級間濾波器可減少超導輸出放大器300產生的輸出波形畸變。LC濾波器可平滑輸出電壓。儘管第3圖示出了以特定方式佈置的超導輸出放大器300的特定數量的部件，但是可有更多或更少的不同佈置的部件。儘管第3圖示出了使用複合DC-SQUID實現的超導OA級，但是該等超導輸出放大器級中的每一個都可使用單個DC-SQUID來實現。例如，儘管第3圖示出了耦合在所有超導OA級之間的級間濾波器，但是級間濾波器可僅耦合在超導OA級的子集之間。在一個實例中，假設超導輸出放大器300包括32個堆疊的超導OA級，級間濾波器可僅耦合在朝向堆疊中間的彼等超導OA級之間（例如，從頂部開始計數，級間濾波器可僅耦合在級10與11、11與12、12與13、14與15、15與16、16與17、17與18、18與19、19與20、20與21之間）。此外，儘管第3圖示出超導輸出放大器300接收兩個SFQ脈衝串，其中一個相對於另一個被延遲，但是相同的SFQ脈衝串可被耦合到每個輸入端子，使得與超導輸出放大器300相關聯的其他部件可用來產生相同的有效延遲。亦可使用相位相差90度的兩個時鐘。或者，可使用四相時鐘。四相時鐘可透過以纏繞或反向纏繞方式將時鐘線耦合到各個超導電路的閘極中的約瑟夫接面來獲得。時鐘的四個相位可為單磁通量子(single flux quantum; SFQ)脈衝提供方向性。因此，作為一個實例，對於四相時鐘，正脈衝可從一個相位到下一個相位跨越時鐘的前沿，並在一個延遲週期之後到達輸出，而負脈衝可跟隨半個間隔週期。此外，輸入SFQ脈衝可經由樹狀分佈網路、藤狀分佈網路或者包括樹狀分佈網路及藤狀分佈網路兩者的某種組合的混合分佈網路來分佈。此種網路可使用多個JTL來形成。此外，在SFQ脈衝與相應的DC-SQUID耦合之前，可使用相應的驅動器來驅動脈衝。

第4圖顯示了與第1圖的超導輸出放大器300一起使用的示例超導OA級400的電路圖。在該實例中，超導OA級400可經由輸入端子(IN)接收包括單磁通量子(single flux quantum; SFQ)脈衝的第一脈衝串。超導OA級400可經由另一個輸入端子(IN)接收包括SFQ脈衝的第二脈衝串。第二脈衝串可相對於第一脈衝串延遲半個時鐘週期。關於反量子邏輯(reciprocal quantum logic; RQL)相容的SFQ脈衝，此可對應於兩個脈衝串之間的180度相位差。在一個實例中，諧振器時鐘源可提供正弦或交流(alternating current; AC)時鐘，該時鐘可對複合超導OA級400進行計時及供電。超導OA級400可包括DC-SQUID 410及DC-SQUID 450，該兩者可透過電感器402耦合。輸入SFQ脈衝可透過變壓器412及414耦合到DC-SQUID 410。輸入SFQ脈衝可透過變壓器452及454耦合到DC-SQUID 450。超導OA級400可在OUTP端子提供正輸出電壓，而在OUTN端子提供負輸出電壓。DC-SQUID 410可包括兩個約瑟夫接面(Josephson junction; JJ) 422及424，其可透過電感器426及428耦合成迴路。DC-SQUID 450可包括兩個JJ 462及466，其可透過電感器466及468耦合成迴路。外部DC電流源（未示出）可在特定的工作點偏置DC-SQUID 410及DC-SQUID 450中的每一個，使得DC-SQUID可在額外的磁通量被施加到相應的迴路時振盪。電感器416及426之間的感應耦合及電感器418及428之間的感應耦合可向DC-SQUID 410提供額外的磁通量。當JJ中的一個（例如，JJ 422或JJ 424中的一個）啟動時，導致迴路（例如，對應於DC-SQUID 410的迴路）中的另一個JJ（例如，JJ 422或JJ 424中的一個）啟動，此啟動了正回饋序列，導致DC-SQUID迴路振盪。電感器456與466之間的電感耦合及電感器458與468之間的電感耦合可向DC-SQUID 410提供額外的磁通量。當JJ中的一個（例如，JJ 462或JJ 464中的一個）啟動時，導致迴路（例如，對應於DC-SQUID 450的迴路）中的另一個JJ（例如，JJ 462或JJ 464中的一個）啟動，此啟動了正回饋序列，導致DC-SQUID迴路振盪。DC-SQUID的每一次振盪都會釋放一個電壓脈衝。儘管第4圖示出了以特定方式排列的超導OA級400的特定數量的部件，但是可有更多或更少數量的部件以不同方式佈置。

第5圖顯示了根據一個實例的帶有級間濾波器的超導輸出放大器500。超導輸出放大器500可包括串聯連接的超導輸出放大器(output amplifier; OA)級510、530、550及570的堆疊。級間濾波器512可耦合在超導OA級510與530之間。另一個級間濾波器532可耦合在超導OA級530與550之間。超導OA級510可進一步經由LC濾波器582耦合到正輸出電壓端子(positive output voltage terminal; OUTP)。超導OA級570可經由另一個LC濾波器584耦合到負輸出電壓端子(negative output voltage terminal; OUTN)。與超導輸出放大器500相關的負載被表示為電阻負載(R _L)。此外，如第5圖所示，DC電流源可經配置為向超導輸出放大器500的超導OA級提供DC偏置電流(DC bias current; IPDC)。

繼續參考第5圖，具有0度相位的輸入單磁通量子(single flux quantum; SFQ)脈衝串可透過輸入端子(IN)以第5圖所示的方式耦合至每個超導輸出放大器級。SFQ脈衝串可對需要使用輸出放大器放大的數位資料進行編碼。在一個實例中，可使用一對正及負（反）SFQ脈衝對數位資料進行編碼。例如，邏輯1位元可被編碼為在正弦時鐘的正相位及負相位中產生的SFQ脈衝的反對。可透過在時鐘週期期間沒有正/負脈衝對來編碼邏輯0位元。正SFQ脈衝可能在時鐘的正部分期間到達，而負脈衝可能在時鐘的負部分期間到達。SFQ脈衝串可透過約瑟夫傳輸線(Josephson transmission line; JTL) 502耦合到超導OA放大器級510。SFQ脈衝串可透過JTL 522耦合到超導OA放大器級530。SFQ脈衝串可透過JTL 542耦合到超導OA放大器級550。SFQ脈衝串可透過JTL 562耦合到超導OA放大器級570。在該實例中，每個超導OA放大器級僅包括單個DC-SQUID，其振盪被轉換成電壓波形。IPDC電流經設置為足以預偏置每個DC-SQUID，但是不足以觸發作為DC-SQUID一部分而包括的約瑟夫接面的值。額外的電流透過經由輸入端子接收的SFQ脈衝耦合到DC-SQUID。當流經DC-SQUID的電流超過作為DC-SQUID一部分而包括的JJ的臨界電流時，DC-SQUID就會觸發。DC-SQUID的週期性觸發導致振盪，該振盪經平滑以產生輸出電壓波形。

如上文第1圖所述，級間濾波器可減少超導輸出放大器500產生的輸出波形畸變。LC濾波器可進一步平滑輸出電壓。儘管第5圖示出了以特定方式佈置的超導輸出放大器500的特定數量的部件，但是可有更多或更少的不同佈置的部件。作為實例，儘管第5圖示出了耦合在所有超導OA級之間的級間濾波器，但是級間濾波器可僅耦合在超導OA級的子集之間。在一個實例中，假設超導輸出放大器500包括32個堆疊的超導OA級，級間濾波器可僅耦合在朝向堆疊中間的彼等超導OA級之間（例如，從頂部開始計數，級間濾波器可僅耦合在級10與11、11與12、12與13、14與15、15與16、16與17、17與18、18與19、19與20、20與21之間）。此外，輸入SFQ脈衝可經由樹狀分佈網路、藤狀分佈網路或者包括樹狀分佈網路及藤狀分佈網路兩者的某種組合的混合分佈網路來分佈。此種網路可使用多個JTL來形成。此外，在SFQ脈衝與相應的DC-SQUID耦合之前，可使用相應的驅動器來驅動脈衝。

第6圖顯示了根據一個實例的與超導輸出放大器相關的方法的流程圖600。在該實例中，該方法可由參考第3圖或第5圖描述的超導輸出放大器中的任一個來執行。步驟610可包括超導輸出放大器接收包括第一複數個單磁通量子(single flux quantum; SFQ)脈衝的第一脈衝串。

步驟620可包括使用複數個超導輸出放大器級的堆疊，將第一複數個SFQ脈衝轉換成輸出電壓波形。如前所述，超導輸出放大器300及超導輸出放大器500包括超導放大器OA級，其可使用DC-SQUID將SFQ脈衝轉換成輸出電壓波形。

步驟630可包括使用佈置在複數個超導輸出放大器級之間的級間濾波器，減少輸出電壓波形的畸變，其中每個級間濾波器包括阻尼約瑟夫接面(Josephson junction; JJ)。上文參照第1-5圖解釋了級間級間濾波器的功能及佈置。任何先前描述的具有級間濾波器的超導輸出放大器都可用於執行該步驟。

總之，在一個實例中，本揭示案係關於一種超導輸出放大器，包括第一超導輸出放大器級及第二超導輸出放大器級。該超導輸出放大器可進一步包括第一端子，用於接收第一單磁通量子(single flux quantum; SFQ)脈衝串，並將SFQ脈衝串耦合到第一超導輸出放大器級及第二超導輸出放大器級中的每一者。超導輸出放大器可進一步包括級間濾波器，該級間濾波器包括耦合在第一超導輸出放大器級及第二超導輸出放大器級之間的阻尼約瑟夫接面(Josephson junction; JJ)，其中級間濾波器經佈置成減少由超導輸出放大器回應於至少第一SFQ脈衝串而產生的輸出電壓波形的畸變。

阻尼JJ可包括與電阻器並聯耦合的約瑟夫接面(Josephson junction; JJ)。級間濾波器可進一步包括與阻尼JJ並聯耦合的電感器。級間濾波器可進一步包括耦合到電感器的電容器，以形成LC濾波器。

第一超導輸出放大器級可包括至少第一直流超導量子干涉裝置(direct current-superconducting quantum interference device; DC-SQUID)，第二超導輸出放大器級可包括至少第二DC-SQUID。超導輸出放大器可進一步包括外部直流(direct current; DC)源，其經配置為預偏置第一DC-SQUID及第二DC-SQUID中的每一個。超導輸出放大器可進一步包括用於接收第二SFQ脈衝串的第二端子，其中第二SFQ脈衝串相對於第一SFQ脈衝串延遲了時鐘週期的預定部分，且其中超導輸出放大器回應於至少第一SFQ脈衝串及第二SFQ脈衝串兩者而產生輸出電壓波形。

在另一態樣中，提供了一種用於超導輸出放大器的方法，該超導輸出放大器包括複數個超導輸出放大器級的堆疊。該方法可包括接收包括第一複數個單磁通量子(single flux quantum; SFQ)脈衝的第一脈衝串。該方法可進一步包括使用複數個超導輸出放大器級的堆疊，將第一複數個SFQ脈衝轉換成輸出電壓波形。該方法可進一步包括使用佈置在複數個超導輸出放大器級之間的級間濾波器，減少輸出電壓波形的畸變，其中每個級間濾波器包括阻尼約瑟夫接面(Josephson junction; JJ)。

複數個超導輸出放大器級中的每一個可包括至少一個直流超導量子干涉裝置(DC-SQUID)。該方法可進一步包括使用外部直流(direct current; DC)源預偏置該至少一個DC-SQUID。該方法可進一步包括接收包括第二複數個SFQ脈衝的第二脈衝串，其中第二脈衝串相對於第一脈衝串延遲了時鐘週期的預定部分。

在另一態樣中，本揭示案係關於一種超導輸出放大器，包括N個超導輸出放大器級，其中N為等於或大於2的整數。超導輸出放大器可進一步包括第一端子，用於接收第一單磁通量子(single flux quantum; SFQ)脈衝串並將第一SFQ脈衝串耦合到N個超導輸出放大器級中的每一個。超導輸出放大器可進一步包括級間濾波器，其中每個級間濾波器包括耦合在N個超導輸出放大器級的至少一個子集之間的阻尼約瑟夫接面(Josephson junction; JJ)，並且其中每個級間濾波器經佈置成減少由超導輸出放大器回應於至少第一SFQ脈衝串而產生的輸出電壓波形的畸變。

阻尼JJ可包括與電阻器並聯耦合的約瑟夫接面(Josephson junction; JJ)。每個級間濾波器可進一步包括與阻尼JJ並聯耦合的電感器。每個級間濾波器可進一步包括耦合到電感器的電容器，以形成LC濾波器。

N個超導輸出放大器級中的每一級可包括至少一個直流超導量子干涉裝置(direct current-superconducting quantum interference device; DC-SQUID)。超導輸出放大器可進一步包括用於接收第二SFQ脈衝串的第二端子，其中第二SFQ脈衝串相對於第一SFQ脈衝串被延遲了時鐘週期的預定部分，並且其中超導輸出放大器回應於至少第一SFQ脈衝串及第二SFQ脈衝串兩者而產生輸出電壓波形。

應理解，本文描述的方法、模組及部件僅是示例性的。替代地或附加地，本文描述的功能可至少部分地由一或更多個硬體邏輯部件來執行。例如，但不限於，可使用的硬體邏輯部件的說明性類型包括現場可程式化閘陣列(Field-Programmable Gate Array; FPGA)、特殊應用積體電路(Application-Specific Integrated Circuit; ASIC)、特殊應用標準產品(Application-Specific Standard Product; ASSP)、片上系統(System-on-a-Chip; SOC)、複雜可程式化邏輯元件(Complex Programmable Logic Device; CPLD)等。在抽象但仍然明確的意義上，實現相同功能的組件的任何佈置都被有效地「關聯」，從而實現期望的功能。因此，在此組合以實現特定功能的任何兩個部件可被視為彼此「關聯」，從而實現期望的功能，而不考慮架構或中間組件。同樣，如此關聯的任何兩個部件亦可被視為彼此「可操作地連接」或「耦合」，以實現期望的功能。

與本揭示案所述示例相關的功能可進一步包括儲存在非暫時性媒體中的指令。本文使用的術語「非暫時性媒體」指的是儲存資料及/或指令的任何媒體，該等資料及/或指令使得機器以特定的方式操作。示例性非暫時性媒體包括非揮發性媒體及/或揮發性媒體。非揮發性媒體包括例如硬碟、固態驅動器、磁碟或磁帶、光碟或磁帶、快閃記憶體、EPROM、NVRAM、PRAM或其他此種媒體，或者此種媒體的網路版本。揮發性媒體包括例如動態儲存裝置器，如DRAM、SRAM、快取記憶體或其他此種媒體。非暫時性媒體不同於傳輸媒體，但可與傳輸媒體結合使用。傳輸媒體用於向機器或從機器傳輸資料及/或指令。示例性傳輸媒體包括同軸電纜、光纖電纜、銅線及無線媒體，例如無線電波。

此外，本領域技藝人士將認識到，上述操作的功能之間的界限僅是說明性的。多個操作的功能可組合成單個操作，及/或單個操作的功能可分佈在額外操作中。此外，替代實施例可包括特定操作的多個實例，且操作的順序可在各種其他實施例中改變。

儘管本揭示案提供了具體實例，但在不脫離以下專利申請範圍所述的本揭示案範疇的情況下，可進行各種修改及變更。因此，認為說明書及附圖是說明性的，而不是限制性的，且所有此種修改都意欲包括在本揭示案的範圍內。本文針對特定示例描述的任何益處、優點或問題的解決方案並不意欲被解釋為任何或所有請求項的關鍵的、必需的或必要的特徵或元素。

此外，本文使用的術語「一」或「一個」定義為一個或一個以上。此外，在請求項中使用諸如「至少一個」及「一或更多個」的引導性短語不應被解釋為暗示由不定冠詞「一」或「一個」引入另一個請求項要素將包含此種引入的請求項要素的任何特定請求項限制為僅包含一個此種要素的發明，即使當同一請求項包括引導性短語「一或更多個」或「至少一個」及不定冠詞諸如「一」或「一個」時亦是如此同樣適用於定冠詞的使用。定冠詞的使用亦是如此。

除非另有說明，術語如「第一」及「第二」用於任意區分該等術語描述的元素。因此，該等術語不一定意在指示該等元素的時間或其他優先順序。

100:等效電路 110:超導OA級 120:超導OA級 130:級間濾波器 132:電感器 134:約瑟夫接面 136:電阻器 138:電容器 140:級間濾波器 142:電感器 144:約瑟夫接面 146:電阻器 148:電容器 160:超導OA級 200:比較圖 210:輸出波形 212:虛線橢圓 230:輸出波形 232:虛線橢圓 300:超導輸出放大器 302:約瑟夫傳輸線 304:約瑟夫傳輸線 310:超導OA級 316:級間濾波器 322:約瑟夫傳輸線 324:約瑟夫傳輸線 330:超導OA級 336:級間濾波器 342:約瑟夫傳輸線 344:約瑟夫傳輸線 350:超導OA級 362:約瑟夫傳輸線 364:約瑟夫傳輸線 370:超導OA級 382:LC濾波器 384:LC濾波器 400:超導OA級 402:電感器 410:DC-SQUID 412:變壓器 414:變壓器 416:電感器 418:電感器 422:約瑟夫接面 424:約瑟夫接面 426:電感器 428:電感器 450:DC-SQUID 452:變壓器 454:變壓器 456:電感器 458:電感器 462:約瑟夫接面 464:約瑟夫接面 466:電感器 468:電感器 500:超導輸出放大器 502:約瑟夫傳輸線 510:超導OA級 512:級間濾波器 522:約瑟夫傳輸線 530:超導OA級 532:級間濾波器 542:約瑟夫傳輸線 550:超導OA級 562:約瑟夫傳輸線 570:超導OA級 582:LC濾波器 584:LC濾波器 600:流程圖 610:步驟 620:步驟 630:步驟 IPDC:DC偏置電流 N1:節點 N2:節點 N3:節點 N4:節點 OUTN:負輸出電壓端子 OUTP:正輸出電壓端子 R _L:電阻負載

本揭示案以示例的方式進行說明，不受附圖的限制，附圖中相同的元件符號表示相似的元件。附圖中的元件是為了簡單及清楚而示出，並非一定按比例繪製。

第1圖為根據一個實例的超導輸出放大器的操作示意圖；

第2圖顯示了比較不具有第1圖所示類型的級間濾波器的超導輸出放大器的輸出波形與具有第1圖所示類型的級間濾波器的超導輸出放大器的輸出波形的圖；

第3圖顯示了根據一個實例的帶有級間濾波器的超導輸出放大器；

第4圖顯示了與第3圖的超導輸出放大器一起使用的示例超導OA級的電路圖；

第5圖顯示了根據另一個實例的帶有級間濾波器的超導輸出放大器；及

第6圖顯示了根據一個實例的與超導輸出放大器相關的方法的流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

300:超導輸出放大器

302:約瑟夫傳輸線

304:約瑟夫傳輸線

310:超導OA級

316:級間濾波器

322:約瑟夫傳輸線

324:約瑟夫傳輸線

330:超導OA級

336:級間濾波器

342:約瑟夫傳輸線

344:約瑟夫傳輸線

350:超導OA級

362:約瑟夫傳輸線

364:約瑟夫傳輸線

370:超導OA級

382:LC濾波器

384:LC濾波器

Claims

一種超導輸出放大器，包括：一第一超導輸出放大器級；一第二超導輸出放大器級；一第一端子，用於接收一第一單磁通量子(SFQ)脈衝串並將該SFQ脈衝串耦合到該第一超導輸出放大器級及該第二超導輸出放大器級中的每一個；及一級間濾波器，包括耦合在該第一超導輸出放大器級與該第二超導輸出放大器級之間的一阻尼約瑟夫接面(JJ)，其中該級間濾波器被佈置成減少由該超導輸出放大器回應於至少該第一SFQ脈衝串而產生的一輸出電壓波形中的畸變。
如請求項1所述的超導輸出放大器，其中該阻尼JJ包括與一電阻器並聯耦合的一約瑟夫接面(JJ)。
如請求項2所述的超導輸出放大器，其中該級間濾波器包括與該阻尼JJ並聯耦合的一電感器。
如請求項3所述的超導輸出放大器，其中該級間濾波器進一步包括耦合到該電感器以形成一LC濾波器的一電容器。
如請求項1所述的超導輸出放大器，其中該第一超導輸出放大器級包括至少一第一直流超導量子干涉裝置(DC-SQUID)，且其中該第二超導輸出放大器級包括至少一第二DC-SQUID。
如請求項5所述的超導輸出放大器，進一步包括一外部直流(DC)源，其經配置為預偏置該第一DC-SQUID及該第二DC-SQUID中的每一個。
如請求項1所述的超導輸出放大器，進一步包括用於接收一第二SFQ脈衝串的一第二端子，其中該第二SFQ脈衝串相對於該第一SFQ脈衝串被延遲了一時鐘週期的一預定部分，並且其中該輸出電壓波形由該超導輸出放大器回應於至少該第一SFQ脈衝串及該第二SFQ脈衝串而產生。
一種用於超導輸出放大器的方法，該超導輸出放大器包括複數個超導輸出放大器級的一堆疊，該方法包括以下步驟：接收包括一第一複數個單磁通量子(SFQ)脈衝的一第一脈衝串；使用該複數個超導輸出放大器級的該堆疊，將該第一複數個SFQ脈衝轉換成一輸出電壓波形；及使用佈置在複數個超導輸出放大器級之間的級間濾波器，減少該輸出電壓波形的畸變，其中每個級間濾波器包括一阻尼約瑟夫接面(JJ)。
如請求項8所述的方法，其中該阻尼JJ包括與一電阻器並聯耦合的一約瑟夫接面(JJ)。
如請求項9所述的方法，其中該級間濾波器包括與該阻尼JJ並聯耦合的一電感器。
如請求項10所述的方法，其中該級間濾波器進一步包括耦合到該電感器以形成一LC濾波器的一電容器。
如請求項8所述的方法，其中該複數個超導輸出放大器級中的每一個包括至少一個直流超導量子干涉裝置(DC-SQUID)。
如請求項12所述的方法，進一步包括以下步驟：使用一外部直流(DC)源，用於預偏置該至少一個DC-SQUID。
如請求項8所述的方法，進一步包括以下步驟：接收包括第二複數個SFQ脈衝的一第二脈衝串，其中該第二脈衝串相對於該第一脈衝串延遲了一時鐘週期的一預定部分。
一種超導輸出放大器，包括： N個超導輸出放大器級，其中N是等於或大於2的一整數；一第一端子，用於接收一第一單磁通量子(SFQ)脈衝串並將該第一SFQ脈衝串耦合到N個超導輸出放大器級中的每一個；及級間濾波器，其中每個級間級間濾波器包括一阻尼約瑟夫接面(JJ)，耦合在該N個超導輸出放大器級的至少一個子集之間，且其中每個級間濾波器被佈置成減少由該超導輸出放大器回應於至少該第一SFQ脈衝串產生的一輸出電壓波形中的畸變。
如請求項15所述的超導輸出放大器，其中該阻尼JJ包括與一電阻器並聯耦合的一約瑟夫接面(JJ)。
如請求項16所述的超導輸出放大器，其中每個級間濾波器包括與該阻尼JJ並聯耦合的一電感器。
如請求項17所述的超導輸出放大器，其中每個級間濾波器進一步包括耦合到該電感器的一電容器，以形成一LC濾波器。
如請求項15所述的超導輸出放大器，其中該N個超導輸出放大器級中的每一個包括至少一個直流超導量子干涉裝置(DC-SQUID)。
如請求項15所述的超導輸出放大器，進一步包括用於接收一第二SFQ脈衝串的一第二端子，其中該第二SFQ脈衝串相對於該第一SFQ脈衝串被延遲了一時鐘週期的一預定部分，且其中該輸出電壓波形由該超導輸出放大器回應於至少該第一SFQ脈衝串及該第二SFQ脈衝串而產生。