JP3931759B2 - 超電導分周回路 - Google Patents
超電導分周回路 Download PDFInfo
- Publication number
- JP3931759B2 JP3931759B2 JP2002225711A JP2002225711A JP3931759B2 JP 3931759 B2 JP3931759 B2 JP 3931759B2 JP 2002225711 A JP2002225711 A JP 2002225711A JP 2002225711 A JP2002225711 A JP 2002225711A JP 3931759 B2 JP3931759 B2 JP 3931759B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- node
- josephson junction
- junction
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＦＱ（Single Flux Quantum：単一磁束量子）回路から出力されるＳＦＱパルスからなるクロック信号を分周する場合に使用して好適な超電導分周回路に関する。
【０００２】
超電導回路のうち、ＳＦＱ回路は、超高速・低エネルギーという特徴を持っており、将来の高速情報処理システムの構成要素として期待されている。実際の情報処理システムを構成するためには、ＳＦＱ回路のデータ信号を何らかの手段で取り出して、室温の半導体機器に接続する必要がある。
【０００３】
この場合、ＳＦＱ回路と半導体機器との間の同期を取るためには、ＳＦＱ回路のクロック信号を分周して半導体機器に伝送する必要がある。本発明は、このような場合に使用して好適なものであり、具体的には、通信用ルーター、サーバー、ＡＤ変換器、磁束計（ＳＱＵＩＤ）、サンプラーなど、通信、コンピューター、計測の分野で利用が可能である。
【０００４】
【従来の技術】
図８は従来の超電導分周回路の一例の回路図である。この超電導分周回路は、フリップフロップ回路からなるものであり、図８中、ＩＮは入力クロック信号、１は入力ノード、２〜１０はインダクタンス、１１〜１６はジョセフソン接合、１７〜１９は直流電流源、２０、２１は出力ノード、ＯＵＴ１、ＯＵＴ２は出力クロック信号である。
【０００５】
本例の場合、ジョセフソン接合１４の臨界電流Ｊ１４＞ジョセフソン接合１３の臨界電流Ｊ１３＞ジョセフソン接合１２の臨界電流Ｊ１２＞ジョセフソン接合１１の臨界電流Ｊ１１とされている。
【０００６】
図９は図８に示す従来の超電導分周回路のレイアウト図である。図９中、２２は入力ノード１の前段に設けられているＪＴＬ（ジョセフソン・トランスミッション・ライン）、２３〜２５はジョセフソン接合、２６、２７はグランドプレイン（ＧＰ）である。
【０００７】
本例の場合、両端に直流電流源１７〜１９を必要としている関係上、グランドプレイン２６、２７を同一平面上に一体として形成することができず、これらを接続するための乗り越え配線を必要とする。
【０００８】
図１０は図８に示す従来の超電導分周回路の動作を説明するための波形図である。図８に示す従来の超電導分周回路においては、初期状態から、入力クロック信号ＩＮをなす１番目のＳＦＱパルスＰ１が入力すると、このＳＦＱパルスＰ１は、図８に矢印２８で示すようにトラップされる。
【０００９】
次に、２番目のＳＦＱパルスＰ２が入力すると、トラップされていたＳＦＱパルスＰ１が出力クロック信号ＯＵＴ１のＳＦＱパルスとして出力されると共に、ＳＦＱパルスＰ２が図８に矢印２９で示すようにトラップされる。
【００１０】
次に、３番目のＳＦＱパルスＰ３が入力すると、トラップされていたＳＦＱパルスＰ２が出力クロック信号ＯＵＴ２のＳＦＱパルスとして出力されると共に、ＳＦＱパルスＰ３が図８に矢印２８で示すようにトラップされる。以下、同様の動作が繰り返される。
【００１１】
即ち、図８に示す従来の超電導分周回路では、入力ノード１から入力されるＳＦＱパルスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち、奇数番目のＳＦＱパルスＰ１、Ｐ３、Ｐ５、…は、出力ノード２０側に振り分けられ、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴ１のＳＦＱパルスとなり、偶数番目のＳＦＱパルスＰ２、Ｐ４、…は、出力ノード２１側に振り分けられ、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴ２のＳＦＱパルスとなる。
【００１２】
【発明が解決しようとする課題】
図８に示す従来の超電導分周回路では、ジョセフソン接合１１〜１４の臨界電流Ｊ１１〜Ｊ１４のマージンが小さく、これが、しばしば、誤動作の原因になると共に、両端に直流電流源１７〜１９を必要とするため、グランドプレイン２６、２７間を接続するための乗り越え配線を必要とし、構造が複雑になるという問題点があった。
【００１３】
本発明は、かかる点に鑑み、回路の簡略化と動作の安定化を図ることができ、しかも、１出力構成とする場合には、グランドプレイン間を接続するための乗り越え配線を必要としないことによる構造の簡略化を図ることができ、また、２出力構成とする場合には、スプリット機能を持たせ、利便性の向上を図ることができるようにした超電導分周回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の超電導分周回路は、第１のノードと第２のノードとの間に設けられた第１のジョセフソン接合と、第１のノードと第３のノードとの間に設けられた第２のジョセフソン接合と、第２のノードと接地との間に設けられた第３のジョセフソン接合と、第３のノードと接地との間に設けられた第４のジョセフソン接合と、第２のノードと第３のノードとの間に設けられたインダクタンスを有し、第３のジョセフソン接合の臨界電流＞第４のジョセフソン接合の臨界電流＞第１、第２のジョセフソン接合の臨界電流とされたブリッジ回路を有し、第１のノードを入力ノード、第２のノードを出力ノードとし、第２のノードからブリッジ回路にバイアス電流を供給する構成とされているというものである。
【００１５】
本発明によれば、第２のノードからブリッジ回路にバイアス電流を供給する構成としているので、回路の簡略化を図ることができると共に、ブリッジ回路を構成する第１〜第４のジョセフソン接合の動作マージンを大きくすることができ、動作の安定化を図ることができる。
【００１６】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明の第１実施形態及び第２実施形態について説明する。
【００１７】
（第１実施形態・・図１〜図４）
図１は本発明の第１実施形態の回路図である。図１中、３０はブリッジ回路であり、ＩＮは入力クロック信号、３１は入力ノード、３２〜４０はインダクタンス、４１〜４４はジョセフソン接合である。
【００１８】
本実施形態では、ジョセフソン接合４３の臨界電流Ｊ４３（０.３３ｍＡ）＞ジョセフソン接合４４の臨界電流Ｊ４４（０.２４ｍＡ）＞ジョセフソン接合４１、４２の臨界電流Ｊ４１、Ｊ４２（０.２１ｍＡ）としている。
【００１９】
また、４５はＪＴＬであり、４６、４７はインダクタンス、４８はジョセフソン接合、４９は直流電流源、５０は出力ノード、ＯＵＴは出力クロック信号である。
【００２０】
本実施形態では、ＪＴＬ４５の後段に、臨界電流を０.３ｍＡとするジョセフソン接合からなるＪＴＬを接続することを前提としている。ＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡに設定する理由は、以下の通りである。
【００２１】
ＪＴＬの接合の臨界電流は、ループインダクタンスによって決定される。ＳＦＱパルスが伝搬するためには、ＬＩc＜Φ０であることが要求される。但し、Ｌはループインダクタンスの値、Ｉcはジョセフソン接合の臨界電流、Φ０はＳＦＱの値である。
【００２２】
本実施形態では、回路の下にインダクタンスを減少させるためのグランドプレイン層を特に設けていないため、ＹＢＣＯ超電導体を用いた場合のシートインダクタンスは、膜圧２００ｎｍで、およそ３ｐＨとなる。回路の微細加工の現状における限界は、およそ２μｍで、また、接合特性として接合周囲に電流が集中して流れる、いわゆる“大きな接合”とならず、電流密度分布を少なくするためには、接合幅を５μｍ程度にしたい。
【００２３】
以上の結果から、ループインダクタンスはおよそ５ｐＨ程度となる。つまり、ＬＩc＜Φ０を満たすためには、Ｉcが０.４ｍＡ以下でなくてはならない。また、接合特性のバラツキは、臨界電流密度Ｊcが大きいほど小さくなる傾向にあること、高速動作にはＩcＲn（Ｒnはジョセフソン接合のノーマル抵抗値）が大きいことが必要であり、臨界電流密度Ｊcが大きいほど、ＩcＲnが大きくなることの２つの観点から大きな電流密度が必要となり、大きなＩcが必要である。これらの条件を満たすＪＴＬの電流として０.３ｍＡが適当である。
【００２４】
ここで、直流電流源４９の電流（０.６１ｍＡ）は、ジョセフソン接合４８の臨界電流Ｊ４８（０.４５ｍＡ）に対して大きいので、直流電流源４９は、ジョセフソン接合４８のみならず、ブリッジ回路３０のジョセフソン接合４１〜４４のバイアス電流源として機能する。
【００２５】
また、５１はジョセフソン接合４４のスイッチ動作の安定化を図るための終端接合部であり、５２はインダクタンス、５３はジョセフソン接合である。
【００２６】
図２は本発明の第１実施形態のレイアウト図である。図２中、５４は入力ノード３１の前段に設けられているＪＴＬ、５５〜５７はジョセフソン接合、５８はグランドプレイン（ＧＰ）である。
【００２７】
図３及び図４は本発明の第１実施形態の動作を説明するための波形図及び回路図である。入力クロック信号ＩＮが入力する前の初期状態においては、ブリッジ回路３０には直流電流源４９によるバイアス電流のみが供給される。
【００２８】
この場合、ブリッジ回路３０にはジョセフソン接合４３側のみからバイアス電流が供給されるという構造的特徴によって、バイアス電流は、ジョセフソン接合４３に最も多く流入することになる。この時点で、ジョセフソン接合４３がスイッチしないために、ブリッジ回路３０においては、ジョセフソン接合４３の臨界電流Ｊ４３が最も大きく設定されている。
【００２９】
この初期状態は、ブリッジ回路３０の下部のループに小さな反時計回りのバイアス電流が流れている状態であり、ジョセフソン接合４３、４２には図上、下向きのバイアス電流が流れ、ジョセフソン接合４１、４４には図上、上向きのバイアス電流が流れている。
【００３０】
この初期状態から、入力クロック信号ＩＮをなす１番目のＳＦＱパルスＰ１が入力すると、このＳＦＱパルスＰ１は、ジョセフソン接合４１、４２に分流し、バイアス電流のバランスが変化する。すなわち、ブリッジ回路３０の中間を結んだインダクタンス３７、３８はＳＦＱパルスＰ１を遮断し、その結果、ジョセフソン接合４１、４２、４３、４４には下向きの電流が発生しようとする。
【００３１】
ここで、ジョセフソン接合４２、４３に発生する電流は、ＳＦＱパルスＰ１が入力する前のバイアス電流と向きが同じであるために、益々、スイッチする状態に近づくことになる。逆に、ジョセフソン接合４１、４４にはバイアス電流と逆向きの電流が加わるため、より安定になる。
【００３２】
この段階で、ジョセフソン接合４３、４２は、スイッチ準備が整った状態になるが、この状態は、ジョセフソン接合４３、４４とインダクタンス３７、３８とで形成する超電導ループ５９にＳＦＱパルスをトラップした状態である。なお、このような状態となるためには、バイアス電流がジョセフソン接合４３により多く流入するため、ジョセフソン接合４３の臨界電流Ｊ４３＞ジョセフソン接合４２の臨界電流Ｊ４２でなければならない。
【００３３】
次に、２番目のＳＦＱパルスＰ２が入力すると、１番目のＳＦＱパルスＰ１が入力した時と同様に、ジョセフソン接合４１、４２、４３、４４には下向きの電流が発生しようとする。すでに、スイッチ前状態に電流が増大していたジョセフソン接合４３、４２は、この２番目のＳＦＱパルスＰ２によって、ほぼ同時に、厳密には、ジョセフソン接合４３、４２の順にスイッチする。この時、ジョセフソン接合４３から出力パルスが生成される。
【００３４】
ここで、ジョセフソン接合４２に流入していた入力信号は、ジョセフソン接合４２のスイッチによってジョセフソン接合４１に流入し、ジョセフソン接合４１がスイッチする。バイアス電流は、抵抗状態のジョセフソン接合４１、４２を避けるようにインダクタンス３７、３８を介してジョセフソン接合４４に流入し、ジョセフソン接合４４が最後にスイッチして、パルスを放出し、初期状態のバイアスバランスに戻る。以下、同様の動作が繰り返され、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴが出力される。
【００３５】
このような一連の動作によってＳＦＱパルスが出力されるわけであるが、ジョセフソン接合４２、４１のスイッチを経由してジョセフソン接合４４がスイッチすることによって、ジョセフソン接合４３がスイッチしたためによる電流を一時的にジョセフソン接合４２、４１に逃し、ジョセフソン接合４３、４４のスイッチを安定させている。
【００３６】
ジョセフソン接合４１〜４４の大小関係はバイアス電流が集中するためにジョセフソン接合４３が最も大きい必要があり、次に、ジョセフソン接合４２、４１がジョセフソン接合４４より先にスイッチするために、ジョセフソン接合４１、４２がジョセフソン接合４４よりも小さい必要がある。その結果、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜４４の大小関係は、Ｊ４３＞Ｊ４４＞Ｊ４１、Ｊ４２となる。
【００３７】
また、ジョセフソン接合４３のスイッチによってジョセフソン接合４４のバイアス電流が変動してジョセフソン接合４４がスイッチしないようにするために、ジョセフソン接合４４がパルスを放出する際に、ブリッジ回路３０に電流が生じるのを防ぐために、終端接合部５１が機能する。
【００３８】
以上のように、本発明の第１実施形態によれば、ブリッジ回路３０で奇数番目のＳＦＱパルスをトラップする方向を一方向とし、しかも、偶数番目のＳＦＱパルスを入力して、出力クロック信号ＯＵＴをなすＳＦＱパルスを出力した後は、ブリッジ回路３０は初期状態に戻るので、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜Ｊ４４のマージンを大きくとることができる。したがって、安定した動作を確保することができる。
【００３９】
また、ブリッジ回路３０の出力ノード側だけに直流電流源４９を設けているので、入力ノード３１の前段に設けるＪＴＬ５４を構成するジョセフソン接合５５〜５７に必要なグランドプレインと、ブリッジ回路３０を構成するジョセフソン接合４３、４４に必要なグランドプレインを分離して設ける必要がなく、一体のグランドプレイン５８を設ければ足りる。したがって、構造の簡略化を図ることができる。
【００４０】
また、本発明の第１実施形態においては、ＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡとし、ＪＴＬ４５を構成するジョセフソン接合４８の臨界電流を０.４５ｍＡとしている。即ち、ジョセフソン接合４８の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしている。
【００４１】
したがって、ブリッジ回路３０から出力されるＳＦＱパルスを通過させることができると共に、ＪＴＬ４５の後段に接続するＪＴＬの動作のブリッジ回路３０に対する影響を遮断することができる。なお、本発明の第１実施形態では、ＪＴＬ４５の段数を１段としているが、複数の段数を設ける構成としても良い。
【００４２】
（第２実施形態・・図５〜図７）
図５は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、図１に示す終端接合部５１の代わりに、ＪＴＬ６０を設け、出力クロック信号として、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を出力することができるようにし、その他については、本発明の第１実施形態と同様に構成したものである。
【００４３】
ＪＴＬ６０において、６１、６２はインダクタンス、６３はジョセフソン接合、６４は直流電流源、６５は出力ノードである。ここで、直流電流源６４の電流（０.２５ｍＡ）は、ジョセフソン接合６３の臨界電流Ｊ６３（０.４５ｍＡ）に対して小さいので、直流電流源６４は、ブリッジ回路３０のバイアス電流源としては機能せず、ＪＴＬ６０のジョセフソン接合６３のバイアス電流源としてのみ機能する。
【００４４】
なお、本発明の第２実施形態では、ＪＴＬ４５の後段及びＪＴＬ６０の後段にそれぞれ臨界電流を０.３ｍＡとするジョセフソン接合からなるＪＴＬを接続することを前提としている。
【００４５】
図６及び図７は本発明の第２実施形態の動作を説明するための波形図及び回路図である。本発明の第２実施形態においても、ブリッジ回路３０は、本発明の第１実施形態の場合と同様の動作をするが、本発明の第１実施形態が設けている終端接合部５１の代わりに、ＪＴＬ６０を設けているので、出力ノード６５には、ジョセフソン接合４４がスイッチすることにより生成されるＳＦＱパルスを出力させることができ、入力クロック信号ＩＮを１／２に分周してなる、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を得ることができる。
【００４６】
以上のように、本発明の第２実施形態によれば、ブリッジ回路３０で奇数番目のＳＦＱパルスをトラップする方向を一方向とし、しかも、偶数番目のＳＦＱパルスを入力して、出力クロック信号ＯＵＴ１、ＯＵＴ２をなすＳＦＱパルスを出力した後は、ブリッジ回路３０は初期状態に戻るので、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜Ｊ４４のマージンを大きくとることができる。したがって、安定した動作を確保することができる。
【００４７】
また、ブリッジ回路３０の両端に２個のＪＴＬ４５、６０を設けるという簡単な構造でスプリット機能を持たせることができ、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を出力させることができる。したがって、利便性の向上を図ることができる。
【００４８】
また、本発明の第２実施形態においては、ＪＴＬ４５の後段及びＪＴＬ６０の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡとし、ＪＴＬ４５を構成するジョセフソン接合４８及びＪＴＬ６０を構成するジョセフソン接合６３の臨界電流を０.４５ｍＡとしている。
【００４９】
即ち、ジョセフソン接合４８の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとすると共に、ジョセフソン接合６３の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしている。
【００５０】
したがって、ブリッジ回路３０から出力されるＳＦＱパルスを通過させることができると共に、ＪＴＬ４５、６０の後段に接続するＪＴＬの動作のブリッジ回路３０に対する影響を遮断することができる。なお、本発明の第２実施形態では、ＪＬＴ４５、６０の段数を１段としているが、複数の段数を設ける構成としても良い。
【００５１】
【発明の効果】
以上のように、本発明によれば、第２のノードからブリッジ回路にバイアス電流を供給する構成としているので、回路の簡略化を図ることができると共に、ブリッジ回路を構成する第１〜第４のジョセフソン接合の動作マージンを大きくし、動作の安定化を図ることができる。しかも、１出力構成とする場合には、グランドプレイン間を接続するための乗り越え配線を必要としないことによる構造の簡略化を図ることができ、また、２出力構成とする場合には、スプリット機能を持たせることができ、利便性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の回路図である。
【図２】本発明の第１実施形態のレイアウト図である。
【図３】本発明の第１実施形態の動作を説明するための波形図である。
【図４】本発明の第１実施形態の動作を説明するための回路図である。
【図５】本発明の第２実施形態の回路図である。
【図６】本発明の第２実施形態の動作を説明するための波形図である。
【図７】本発明の第２実施形態の動作を説明するための回路図である。
【図８】従来の超電導分周回路の一例の回路図である。
【図９】図８に示す従来の超電導分周回路のレイアウト図である。
【図１０】図８に示す従来の超電導分周回路の動作を説明するための波形図である。
【符号の説明】
（図８）
１…入力ノード
２〜１０…インダクタンス
１１〜１６…ジョセフソン接合
１７〜１９…直流電流源
２０、２１…出力ノード
（図９）
２２…ＪＴＬ
２３〜２５…ジョセフソン接合
２６、２７…グランドプレイン
（図１）
３０…ブリッジ回路
３１…入力ノード
３２〜４０…インダクタンス
４１〜４４…ジョセフソン接合
４５…ＪＴＬ
４６、４７…インダクタンス
４８…ジョセフソン接合
４９…直流電流源
５０…出力ノード
５１…終端接合部
５２…インダクタンス
５３…ジョセフソン接合
（図２）
５４…ＪＴＬ
５５〜５７…ジョセフソン接合
５８…グランドプレイン
（図５）
６０…ＪＴＬ
６１、６２…インダクタンス
６３…ジョセフソン接合
６４…直流電流源
６５…出力ノード
【発明の属する技術分野】
本発明は、ＳＦＱ（Single Flux Quantum：単一磁束量子）回路から出力されるＳＦＱパルスからなるクロック信号を分周する場合に使用して好適な超電導分周回路に関する。
【０００２】
超電導回路のうち、ＳＦＱ回路は、超高速・低エネルギーという特徴を持っており、将来の高速情報処理システムの構成要素として期待されている。実際の情報処理システムを構成するためには、ＳＦＱ回路のデータ信号を何らかの手段で取り出して、室温の半導体機器に接続する必要がある。
【０００３】
この場合、ＳＦＱ回路と半導体機器との間の同期を取るためには、ＳＦＱ回路のクロック信号を分周して半導体機器に伝送する必要がある。本発明は、このような場合に使用して好適なものであり、具体的には、通信用ルーター、サーバー、ＡＤ変換器、磁束計（ＳＱＵＩＤ）、サンプラーなど、通信、コンピューター、計測の分野で利用が可能である。
【０００４】
【従来の技術】
図８は従来の超電導分周回路の一例の回路図である。この超電導分周回路は、フリップフロップ回路からなるものであり、図８中、ＩＮは入力クロック信号、１は入力ノード、２〜１０はインダクタンス、１１〜１６はジョセフソン接合、１７〜１９は直流電流源、２０、２１は出力ノード、ＯＵＴ１、ＯＵＴ２は出力クロック信号である。
【０００５】
本例の場合、ジョセフソン接合１４の臨界電流Ｊ１４＞ジョセフソン接合１３の臨界電流Ｊ１３＞ジョセフソン接合１２の臨界電流Ｊ１２＞ジョセフソン接合１１の臨界電流Ｊ１１とされている。
【０００６】
図９は図８に示す従来の超電導分周回路のレイアウト図である。図９中、２２は入力ノード１の前段に設けられているＪＴＬ（ジョセフソン・トランスミッション・ライン）、２３〜２５はジョセフソン接合、２６、２７はグランドプレイン（ＧＰ）である。
【０００７】
本例の場合、両端に直流電流源１７〜１９を必要としている関係上、グランドプレイン２６、２７を同一平面上に一体として形成することができず、これらを接続するための乗り越え配線を必要とする。
【０００８】
図１０は図８に示す従来の超電導分周回路の動作を説明するための波形図である。図８に示す従来の超電導分周回路においては、初期状態から、入力クロック信号ＩＮをなす１番目のＳＦＱパルスＰ１が入力すると、このＳＦＱパルスＰ１は、図８に矢印２８で示すようにトラップされる。
【０００９】
次に、２番目のＳＦＱパルスＰ２が入力すると、トラップされていたＳＦＱパルスＰ１が出力クロック信号ＯＵＴ１のＳＦＱパルスとして出力されると共に、ＳＦＱパルスＰ２が図８に矢印２９で示すようにトラップされる。
【００１０】
次に、３番目のＳＦＱパルスＰ３が入力すると、トラップされていたＳＦＱパルスＰ２が出力クロック信号ＯＵＴ２のＳＦＱパルスとして出力されると共に、ＳＦＱパルスＰ３が図８に矢印２８で示すようにトラップされる。以下、同様の動作が繰り返される。
【００１１】
即ち、図８に示す従来の超電導分周回路では、入力ノード１から入力されるＳＦＱパルスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち、奇数番目のＳＦＱパルスＰ１、Ｐ３、Ｐ５、…は、出力ノード２０側に振り分けられ、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴ１のＳＦＱパルスとなり、偶数番目のＳＦＱパルスＰ２、Ｐ４、…は、出力ノード２１側に振り分けられ、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴ２のＳＦＱパルスとなる。
【００１２】
【発明が解決しようとする課題】
図８に示す従来の超電導分周回路では、ジョセフソン接合１１〜１４の臨界電流Ｊ１１〜Ｊ１４のマージンが小さく、これが、しばしば、誤動作の原因になると共に、両端に直流電流源１７〜１９を必要とするため、グランドプレイン２６、２７間を接続するための乗り越え配線を必要とし、構造が複雑になるという問題点があった。
【００１３】
本発明は、かかる点に鑑み、回路の簡略化と動作の安定化を図ることができ、しかも、１出力構成とする場合には、グランドプレイン間を接続するための乗り越え配線を必要としないことによる構造の簡略化を図ることができ、また、２出力構成とする場合には、スプリット機能を持たせ、利便性の向上を図ることができるようにした超電導分周回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の超電導分周回路は、第１のノードと第２のノードとの間に設けられた第１のジョセフソン接合と、第１のノードと第３のノードとの間に設けられた第２のジョセフソン接合と、第２のノードと接地との間に設けられた第３のジョセフソン接合と、第３のノードと接地との間に設けられた第４のジョセフソン接合と、第２のノードと第３のノードとの間に設けられたインダクタンスを有し、第３のジョセフソン接合の臨界電流＞第４のジョセフソン接合の臨界電流＞第１、第２のジョセフソン接合の臨界電流とされたブリッジ回路を有し、第１のノードを入力ノード、第２のノードを出力ノードとし、第２のノードからブリッジ回路にバイアス電流を供給する構成とされているというものである。
【００１５】
本発明によれば、第２のノードからブリッジ回路にバイアス電流を供給する構成としているので、回路の簡略化を図ることができると共に、ブリッジ回路を構成する第１〜第４のジョセフソン接合の動作マージンを大きくすることができ、動作の安定化を図ることができる。
【００１６】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明の第１実施形態及び第２実施形態について説明する。
【００１７】
（第１実施形態・・図１〜図４）
図１は本発明の第１実施形態の回路図である。図１中、３０はブリッジ回路であり、ＩＮは入力クロック信号、３１は入力ノード、３２〜４０はインダクタンス、４１〜４４はジョセフソン接合である。
【００１８】
本実施形態では、ジョセフソン接合４３の臨界電流Ｊ４３（０.３３ｍＡ）＞ジョセフソン接合４４の臨界電流Ｊ４４（０.２４ｍＡ）＞ジョセフソン接合４１、４２の臨界電流Ｊ４１、Ｊ４２（０.２１ｍＡ）としている。
【００１９】
また、４５はＪＴＬであり、４６、４７はインダクタンス、４８はジョセフソン接合、４９は直流電流源、５０は出力ノード、ＯＵＴは出力クロック信号である。
【００２０】
本実施形態では、ＪＴＬ４５の後段に、臨界電流を０.３ｍＡとするジョセフソン接合からなるＪＴＬを接続することを前提としている。ＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡに設定する理由は、以下の通りである。
【００２１】
ＪＴＬの接合の臨界電流は、ループインダクタンスによって決定される。ＳＦＱパルスが伝搬するためには、ＬＩc＜Φ０であることが要求される。但し、Ｌはループインダクタンスの値、Ｉcはジョセフソン接合の臨界電流、Φ０はＳＦＱの値である。
【００２２】
本実施形態では、回路の下にインダクタンスを減少させるためのグランドプレイン層を特に設けていないため、ＹＢＣＯ超電導体を用いた場合のシートインダクタンスは、膜圧２００ｎｍで、およそ３ｐＨとなる。回路の微細加工の現状における限界は、およそ２μｍで、また、接合特性として接合周囲に電流が集中して流れる、いわゆる“大きな接合”とならず、電流密度分布を少なくするためには、接合幅を５μｍ程度にしたい。
【００２３】
以上の結果から、ループインダクタンスはおよそ５ｐＨ程度となる。つまり、ＬＩc＜Φ０を満たすためには、Ｉcが０.４ｍＡ以下でなくてはならない。また、接合特性のバラツキは、臨界電流密度Ｊcが大きいほど小さくなる傾向にあること、高速動作にはＩcＲn（Ｒnはジョセフソン接合のノーマル抵抗値）が大きいことが必要であり、臨界電流密度Ｊcが大きいほど、ＩcＲnが大きくなることの２つの観点から大きな電流密度が必要となり、大きなＩcが必要である。これらの条件を満たすＪＴＬの電流として０.３ｍＡが適当である。
【００２４】
ここで、直流電流源４９の電流（０.６１ｍＡ）は、ジョセフソン接合４８の臨界電流Ｊ４８（０.４５ｍＡ）に対して大きいので、直流電流源４９は、ジョセフソン接合４８のみならず、ブリッジ回路３０のジョセフソン接合４１〜４４のバイアス電流源として機能する。
【００２５】
また、５１はジョセフソン接合４４のスイッチ動作の安定化を図るための終端接合部であり、５２はインダクタンス、５３はジョセフソン接合である。
【００２６】
図２は本発明の第１実施形態のレイアウト図である。図２中、５４は入力ノード３１の前段に設けられているＪＴＬ、５５〜５７はジョセフソン接合、５８はグランドプレイン（ＧＰ）である。
【００２７】
図３及び図４は本発明の第１実施形態の動作を説明するための波形図及び回路図である。入力クロック信号ＩＮが入力する前の初期状態においては、ブリッジ回路３０には直流電流源４９によるバイアス電流のみが供給される。
【００２８】
この場合、ブリッジ回路３０にはジョセフソン接合４３側のみからバイアス電流が供給されるという構造的特徴によって、バイアス電流は、ジョセフソン接合４３に最も多く流入することになる。この時点で、ジョセフソン接合４３がスイッチしないために、ブリッジ回路３０においては、ジョセフソン接合４３の臨界電流Ｊ４３が最も大きく設定されている。
【００２９】
この初期状態は、ブリッジ回路３０の下部のループに小さな反時計回りのバイアス電流が流れている状態であり、ジョセフソン接合４３、４２には図上、下向きのバイアス電流が流れ、ジョセフソン接合４１、４４には図上、上向きのバイアス電流が流れている。
【００３０】
この初期状態から、入力クロック信号ＩＮをなす１番目のＳＦＱパルスＰ１が入力すると、このＳＦＱパルスＰ１は、ジョセフソン接合４１、４２に分流し、バイアス電流のバランスが変化する。すなわち、ブリッジ回路３０の中間を結んだインダクタンス３７、３８はＳＦＱパルスＰ１を遮断し、その結果、ジョセフソン接合４１、４２、４３、４４には下向きの電流が発生しようとする。
【００３１】
ここで、ジョセフソン接合４２、４３に発生する電流は、ＳＦＱパルスＰ１が入力する前のバイアス電流と向きが同じであるために、益々、スイッチする状態に近づくことになる。逆に、ジョセフソン接合４１、４４にはバイアス電流と逆向きの電流が加わるため、より安定になる。
【００３２】
この段階で、ジョセフソン接合４３、４２は、スイッチ準備が整った状態になるが、この状態は、ジョセフソン接合４３、４４とインダクタンス３７、３８とで形成する超電導ループ５９にＳＦＱパルスをトラップした状態である。なお、このような状態となるためには、バイアス電流がジョセフソン接合４３により多く流入するため、ジョセフソン接合４３の臨界電流Ｊ４３＞ジョセフソン接合４２の臨界電流Ｊ４２でなければならない。
【００３３】
次に、２番目のＳＦＱパルスＰ２が入力すると、１番目のＳＦＱパルスＰ１が入力した時と同様に、ジョセフソン接合４１、４２、４３、４４には下向きの電流が発生しようとする。すでに、スイッチ前状態に電流が増大していたジョセフソン接合４３、４２は、この２番目のＳＦＱパルスＰ２によって、ほぼ同時に、厳密には、ジョセフソン接合４３、４２の順にスイッチする。この時、ジョセフソン接合４３から出力パルスが生成される。
【００３４】
ここで、ジョセフソン接合４２に流入していた入力信号は、ジョセフソン接合４２のスイッチによってジョセフソン接合４１に流入し、ジョセフソン接合４１がスイッチする。バイアス電流は、抵抗状態のジョセフソン接合４１、４２を避けるようにインダクタンス３７、３８を介してジョセフソン接合４４に流入し、ジョセフソン接合４４が最後にスイッチして、パルスを放出し、初期状態のバイアスバランスに戻る。以下、同様の動作が繰り返され、入力クロック信号ＩＮを１／２に分周してなる出力クロック信号ＯＵＴが出力される。
【００３５】
このような一連の動作によってＳＦＱパルスが出力されるわけであるが、ジョセフソン接合４２、４１のスイッチを経由してジョセフソン接合４４がスイッチすることによって、ジョセフソン接合４３がスイッチしたためによる電流を一時的にジョセフソン接合４２、４１に逃し、ジョセフソン接合４３、４４のスイッチを安定させている。
【００３６】
ジョセフソン接合４１〜４４の大小関係はバイアス電流が集中するためにジョセフソン接合４３が最も大きい必要があり、次に、ジョセフソン接合４２、４１がジョセフソン接合４４より先にスイッチするために、ジョセフソン接合４１、４２がジョセフソン接合４４よりも小さい必要がある。その結果、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜４４の大小関係は、Ｊ４３＞Ｊ４４＞Ｊ４１、Ｊ４２となる。
【００３７】
また、ジョセフソン接合４３のスイッチによってジョセフソン接合４４のバイアス電流が変動してジョセフソン接合４４がスイッチしないようにするために、ジョセフソン接合４４がパルスを放出する際に、ブリッジ回路３０に電流が生じるのを防ぐために、終端接合部５１が機能する。
【００３８】
以上のように、本発明の第１実施形態によれば、ブリッジ回路３０で奇数番目のＳＦＱパルスをトラップする方向を一方向とし、しかも、偶数番目のＳＦＱパルスを入力して、出力クロック信号ＯＵＴをなすＳＦＱパルスを出力した後は、ブリッジ回路３０は初期状態に戻るので、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜Ｊ４４のマージンを大きくとることができる。したがって、安定した動作を確保することができる。
【００３９】
また、ブリッジ回路３０の出力ノード側だけに直流電流源４９を設けているので、入力ノード３１の前段に設けるＪＴＬ５４を構成するジョセフソン接合５５〜５７に必要なグランドプレインと、ブリッジ回路３０を構成するジョセフソン接合４３、４４に必要なグランドプレインを分離して設ける必要がなく、一体のグランドプレイン５８を設ければ足りる。したがって、構造の簡略化を図ることができる。
【００４０】
また、本発明の第１実施形態においては、ＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡとし、ＪＴＬ４５を構成するジョセフソン接合４８の臨界電流を０.４５ｍＡとしている。即ち、ジョセフソン接合４８の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしている。
【００４１】
したがって、ブリッジ回路３０から出力されるＳＦＱパルスを通過させることができると共に、ＪＴＬ４５の後段に接続するＪＴＬの動作のブリッジ回路３０に対する影響を遮断することができる。なお、本発明の第１実施形態では、ＪＴＬ４５の段数を１段としているが、複数の段数を設ける構成としても良い。
【００４２】
（第２実施形態・・図５〜図７）
図５は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、図１に示す終端接合部５１の代わりに、ＪＴＬ６０を設け、出力クロック信号として、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を出力することができるようにし、その他については、本発明の第１実施形態と同様に構成したものである。
【００４３】
ＪＴＬ６０において、６１、６２はインダクタンス、６３はジョセフソン接合、６４は直流電流源、６５は出力ノードである。ここで、直流電流源６４の電流（０.２５ｍＡ）は、ジョセフソン接合６３の臨界電流Ｊ６３（０.４５ｍＡ）に対して小さいので、直流電流源６４は、ブリッジ回路３０のバイアス電流源としては機能せず、ＪＴＬ６０のジョセフソン接合６３のバイアス電流源としてのみ機能する。
【００４４】
なお、本発明の第２実施形態では、ＪＴＬ４５の後段及びＪＴＬ６０の後段にそれぞれ臨界電流を０.３ｍＡとするジョセフソン接合からなるＪＴＬを接続することを前提としている。
【００４５】
図６及び図７は本発明の第２実施形態の動作を説明するための波形図及び回路図である。本発明の第２実施形態においても、ブリッジ回路３０は、本発明の第１実施形態の場合と同様の動作をするが、本発明の第１実施形態が設けている終端接合部５１の代わりに、ＪＴＬ６０を設けているので、出力ノード６５には、ジョセフソン接合４４がスイッチすることにより生成されるＳＦＱパルスを出力させることができ、入力クロック信号ＩＮを１／２に分周してなる、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を得ることができる。
【００４６】
以上のように、本発明の第２実施形態によれば、ブリッジ回路３０で奇数番目のＳＦＱパルスをトラップする方向を一方向とし、しかも、偶数番目のＳＦＱパルスを入力して、出力クロック信号ＯＵＴ１、ＯＵＴ２をなすＳＦＱパルスを出力した後は、ブリッジ回路３０は初期状態に戻るので、ジョセフソン接合４１〜４４の臨界電流Ｊ４１〜Ｊ４４のマージンを大きくとることができる。したがって、安定した動作を確保することができる。
【００４７】
また、ブリッジ回路３０の両端に２個のＪＴＬ４５、６０を設けるという簡単な構造でスプリット機能を持たせることができ、同期された２個の出力クロック信号ＯＵＴ１、ＯＵＴ２を出力させることができる。したがって、利便性の向上を図ることができる。
【００４８】
また、本発明の第２実施形態においては、ＪＴＬ４５の後段及びＪＴＬ６０の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流を０.３ｍＡとし、ＪＴＬ４５を構成するジョセフソン接合４８及びＪＴＬ６０を構成するジョセフソン接合６３の臨界電流を０.４５ｍＡとしている。
【００４９】
即ち、ジョセフソン接合４８の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとすると共に、ジョセフソン接合６３の臨界電流をＪＴＬ４５の後段に接続するＪＴＬを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしている。
【００５０】
したがって、ブリッジ回路３０から出力されるＳＦＱパルスを通過させることができると共に、ＪＴＬ４５、６０の後段に接続するＪＴＬの動作のブリッジ回路３０に対する影響を遮断することができる。なお、本発明の第２実施形態では、ＪＬＴ４５、６０の段数を１段としているが、複数の段数を設ける構成としても良い。
【００５１】
【発明の効果】
以上のように、本発明によれば、第２のノードからブリッジ回路にバイアス電流を供給する構成としているので、回路の簡略化を図ることができると共に、ブリッジ回路を構成する第１〜第４のジョセフソン接合の動作マージンを大きくし、動作の安定化を図ることができる。しかも、１出力構成とする場合には、グランドプレイン間を接続するための乗り越え配線を必要としないことによる構造の簡略化を図ることができ、また、２出力構成とする場合には、スプリット機能を持たせることができ、利便性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の回路図である。
【図２】本発明の第１実施形態のレイアウト図である。
【図３】本発明の第１実施形態の動作を説明するための波形図である。
【図４】本発明の第１実施形態の動作を説明するための回路図である。
【図５】本発明の第２実施形態の回路図である。
【図６】本発明の第２実施形態の動作を説明するための波形図である。
【図７】本発明の第２実施形態の動作を説明するための回路図である。
【図８】従来の超電導分周回路の一例の回路図である。
【図９】図８に示す従来の超電導分周回路のレイアウト図である。
【図１０】図８に示す従来の超電導分周回路の動作を説明するための波形図である。
【符号の説明】
（図８）
１…入力ノード
２〜１０…インダクタンス
１１〜１６…ジョセフソン接合
１７〜１９…直流電流源
２０、２１…出力ノード
（図９）
２２…ＪＴＬ
２３〜２５…ジョセフソン接合
２６、２７…グランドプレイン
（図１）
３０…ブリッジ回路
３１…入力ノード
３２〜４０…インダクタンス
４１〜４４…ジョセフソン接合
４５…ＪＴＬ
４６、４７…インダクタンス
４８…ジョセフソン接合
４９…直流電流源
５０…出力ノード
５１…終端接合部
５２…インダクタンス
５３…ジョセフソン接合
（図２）
５４…ＪＴＬ
５５〜５７…ジョセフソン接合
５８…グランドプレイン
（図５）
６０…ＪＴＬ
６１、６２…インダクタンス
６３…ジョセフソン接合
６４…直流電流源
６５…出力ノード
Claims (3)
- 第１のノードと第２のノードとの間に設けられた第１のジョセフソン接合と、前記第１のノードと第３のノードとの間に設けられた第２のジョセフソン接合と、前記第２のノードと接地との間に設けられた第３のジョセフソン接合と、前記第３のノードと接地との間に設けられた第４のジョセフソン接合と、前記第２のノードと前記第３のノードとの間に設けられたインダクタンスを有し、前記第３のジョセフソン接合の臨界電流＞前記第４のジョセフソン接合の臨界電流＞前記第１、第２のジョセフソン接合の臨界電流とされたブリッジ回路を有し、
前記第１のノードを入力ノード、前記第２のノードを出力ノードとし、前記第２のノードから前記ブリッジ回路にバイアス電流を供給する構成とされていることを特徴とする超電導分周回路。 - 前記第２のノードに第１のジョセフソン・トランスミッション・ラインを接続し、該第１のジョセフソン・トランスミッション・ラインに第２のジョセフソン・トランスミッション・ラインを接続し、前記第１のジョセフソン・トランスミッション・ラインを構成するジョセフソン接合の臨界電流を、前記第２のジョセフソン・トランスミッション・ラインを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしていることを特徴とする請求項１記載の超電導分周回路。
- 前記第３のノードに第３のジョセフソン・トランスミッション・ラインを接続し、該第３のジョセフソン・トランスミッション・ラインに第４のジョセフソン・トランスミッション・ラインを接続し、前記第３のジョセフソン・トランスミッション・ラインを構成するジョセフソン接合の臨界電流を、前記第４のジョセフソン・トランスミッション・ラインを構成するジョセフソン接合の臨界電流よりも大きく、かつ、磁束をトラップしない大きさとしていることを特徴とする請求項２記載の超電導分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225711A JP3931759B2 (ja) | 2002-08-02 | 2002-08-02 | 超電導分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225711A JP3931759B2 (ja) | 2002-08-02 | 2002-08-02 | 超電導分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072219A JP2004072219A (ja) | 2004-03-04 |
| JP3931759B2 true JP3931759B2 (ja) | 2007-06-20 |
Family
ID=32013268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002225711A Expired - Fee Related JP3931759B2 (ja) | 2002-08-02 | 2002-08-02 | 超電導分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931759B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782077B2 (en) * | 2007-01-18 | 2010-08-24 | Northrop Grumman Systems Corporation | Method and apparatus for ballistic single flux quantum logic |
| KR102617274B1 (ko) * | 2018-12-12 | 2023-12-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| CN113030709B (zh) * | 2021-04-06 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 超导高频测试系统和方法 |
| CN113447795B (zh) * | 2021-06-28 | 2023-02-03 | 中国科学院上海微系统与信息技术研究所 | 超导单磁通量子电路的测试系统及方法 |
-
2002
- 2002-08-02 JP JP2002225711A patent/JP3931759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072219A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2021204013B2 (en) | Four-input Josephson gates | |
| JP4681755B2 (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
| US7852106B2 (en) | Method and apparatus for ballistic single flux quantum logic | |
| US7772871B2 (en) | Method and apparatus for high density superconductor circuit | |
| US6549059B1 (en) | Underdamped Josephson transmission line | |
| US10158363B1 (en) | Josephson and/or gate | |
| KR20160148526A (ko) | 큐비트 판독을 위한 상호 양자 로직 비교기 | |
| JP2002330065A (ja) | マルチチップ超伝導体回路用の高感度自己クロック式受信機 | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| KR20200069349A (ko) | 대형 팬-인 상호 양자 논리 게이트들 | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| JP2013058998A (ja) | 複数磁束量子出力ドライバ及び電子デバイス | |
| US5982219A (en) | Asynchronous dual-rail demultiplexer employing Josephson junctions | |
| US4482821A (en) | Superconductive logic circuit | |
| JP4583988B2 (ja) | 直流電源駆動型超伝導ループドライバ回路及びドライブ方法 | |
| Mattia et al. | A 1: 4 demultiplexer for 40 Gb/s fiber-optic applications | |
| JP4233195B2 (ja) | 単一磁束量子論理回路 | |
| CN112994635A (zh) | 一种超导放大电路 | |
| JP5203736B2 (ja) | 超電導出力回路 | |
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| JP4524126B2 (ja) | 超電導ｓｆｑ回路 | |
| JP2005260364A (ja) | 超電導ラッチ・ドライバ回路 | |
| JP2001251179A (ja) | 単一磁束量子論理回路 | |
| JP2856535B2 (ja) | 超伝導回路 | |
| JPH11312971A (ja) | 超伝導回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |