JP4681755B2 - 単一磁束量子論理回路および単一磁束量子出力変換回路 - Google Patents
単一磁束量子論理回路および単一磁束量子出力変換回路 Download PDFInfo
- Publication number
- JP4681755B2 JP4681755B2 JP2001143783A JP2001143783A JP4681755B2 JP 4681755 B2 JP4681755 B2 JP 4681755B2 JP 2001143783 A JP2001143783 A JP 2001143783A JP 2001143783 A JP2001143783 A JP 2001143783A JP 4681755 B2 JP4681755 B2 JP 4681755B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flux quantum
- josephson
- single flux
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004907 flux Effects 0.000 title claims description 65
- 238000006243 chemical reaction Methods 0.000 title claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に超伝導回路に係り、特にジョセフソン接合とインダクタンスとから構成される単一磁束量子論理回路に関する。
【０００２】
コンピュータ技術を含む情報処理技術および情報通信技術の分野においては、処理速度をさらに高速化するため高速かつ低消費電力で動作可能な論理素子が要求されており、かかる高速・低消費電力の要求を満たす論理素子として、ジョセフソン接合とインダクタンスとから構成される単一磁束量子論路回路が提案されている。
【０００３】
【従来の技術】
図１（Ａ），（Ｂ）は、Likarev, K. K., et al., IEEE TRANS. APPL. SUPERCONDUCTIVITY, vol.1, no.1, March, 1991 による、従来の典型的な単一磁束量子論理回路であるＲＳＦＱ（rapid single-flux-quantum）回路の等価回路図、およびその動作タイミングを示す。
【０００４】
図１（Ａ），（Ｂ）を参照するに、図示のＲＳＦＱ回路は入力信号Ｓ1〜Ｓnを供給され、ＡＮＤ，ＯＲ，ＮＯＴ等の各種論理動作を行い、クロック信号Ｔのタイミングに応じて論理演算出力信号を出力するパルス論理動作を行う。かかるＲＳＦＱ回路では単一磁束量子に相当するピコ秒オーダーのパルスが情報担体として使われるため、図１（Ｂ）に示すパルスはいずれもピコ秒程度の持続時間しかなく、このため通常の半導体装置によりＲＳＦＱ論理回路の出力信号を処理することは困難である。
【０００５】
このため、従来より図１（Ａ），（Ｂ）のＲＳＦＱ回路に直流電圧変換回路を組み合わせた直結型ＳＦＱ／ＤＣ変換回路が提案されている。
【０００６】
図２（Ａ），（Ｂ）は、かかる従来の直結型ＳＦＱ／ＤＣ変換回路の構成およびその動作波形を示す。
【０００７】
図２（Ａ）を参照するに、直結型ＳＦＱ／ＤＣ変換回路はジョセフソン接合Ｊ1〜Ｊ6とインダクタンスを含む超伝導回路よりなっており、ジョセフソン接合Ｊ1〜Ｊ4がＳＦＱ回路を、ジョセフソン接合Ｊ5およびＪ6が直結型ＤＣ変換回路を構成する。
【０００８】
前記ＳＦＱ回路においてはジョセフソン接合Ｊ1およびＪ3がインダクタンスＬ1およびＬ2とともに、バイアス電流Ｉｂ1でバイアスされる超伝導ループを形成しており、前記ループにはインダクタンスＬ5を介して供給される入力信号Ｔが、インダクタンスＬ3およびＬ4、さらにジョセフソン接合Ｊ2およびＪ4より構成される超伝導ループを介して注入される。
【０００９】
前記ＳＦＱ回路は前記ジョセフソン接合Ｊ4とジョセフソン接合Ｊ2との間の接続ノードにおいて図２（Ｂ）に示す出力信号Ｆを形成するが、先に図１（Ｂ）で説明したように出力信号Ｆはピコ秒オーダーのパルス信号であり、半導体回路による処理が困難である。
【００１０】
これに対し、図２（Ａ）の直結型ＳＦＱ／ＤＣ変換回路では前記ジョセフソン接合Ｊ5およびＪ6よりなりバイアス電流Ｉｂによりバイアスされる直結型ＤＣ変換回路を前記ＳＦＱ回路に前記インダクタンスＬ1とＬ2の接続ノードにおいて接続しており、図２（Ｂ）に示すように入力信号パルスＴと次の入力信号パルスＴとの間において持続する出力電圧Ｖを出力する。これは、図２（Ｂ）に示すように前記ジョセフソン接合Ｊ1とＪ3、インダクタンスＬ1およびＬ2よりなる超伝導ループには、前記パルス間隔の期間にわたり、磁束量子が保持されることによる。
【００１１】
【発明が解決しようとする課題】
ところで、このような直結型のＤＣ変換回路を有するＳＦＱ／ＤＣ変換回路では、前記ＤＣ変換回路がＳＦＱ回路に直結しているため設計が面倒であり、特に以下に説明するように、複数のＳＦＱ／ＤＣ変換回路を直列接続して半導体回路において処理可能な程度の電圧信号を得ようとした場合、直結型ＤＣ変換回路を介してＳＦＱ回路同士が影響されるおそれがあるため、各々のＳＦＱ／ＤＣ変換回路に、後段回路として超伝導量子干渉素子（ＳＱＵＩＤ）を接続する必要があるが、かかる構成は回路面積を増大させてしまう。
【００１２】
図３は、単一のパルス信号を複数の直結型ＳＦＱ／ＤＣ変換回路において処理し、さらにこれら複数の直結型ＳＦＱ／ＤＣ変換回路の出力から、半導体回路を駆動可能な大きさと持続時間を有する電圧信号を形成するためにＳＱＵＩＤを使った信号処理回路ないし電圧逓倍回路の構成を示す。
【００１３】
図３を参照するに、入力パルス信号から、複数のチャネルに対応して形成された複数のスプリッタＳＰ1，ＳＰ2，ＳＰ3，・・・により複数のパルス信号が形成され、各々のチャネルのパルス信号は、ジョセフソン伝送線（ＪＴＬ）あるいはＪＴＬにバッファ回路を組み合わせた伝送路Ｔ1，Ｔ2，・・・ＴNを介してそれぞれのチャネルＣＨ1〜ＣＨNの直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNに供給される。
【００１４】
各々の直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNは、後段に対応するＳＱＵＩＤ1〜ＳＱＵＩＤNを、それぞれ磁気結合Ｍを介して接続されており、かかるＳＱＵＩＤ1〜ＳＱＵＩＤNを直列接続することにより、所望の電圧Ｎ×Ｖ0を有する電圧信号を形成している。
【００１５】
このように、図３の信号処理回路では前記直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNを直接に直列接続することができず、ＳＱＵＩＤを介在させなければ所望の出力電圧Ｎ×Ｖ0を取り出すことができなかった。
【００１６】
そこで、本発明は上記の課題を解決した新規で有用な単一磁束量子論理回路を提供することを概括的課題とする。
【００１７】
本発明のより具体的な課題は、回路設計の自由度を向上させることのできる単一磁束量子論理回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は上記の課題を、直列接続された第１および第２のジョセフソン接合よりなり、一端を接地された第１の回路部分と、直列接続された第３および第４のジョセフソン接合よりなり、一端を接地された第２の回路部分と、前記第１の回路部分の他端と前記第２の回路部分の他端とを接続する第１のインダクタンスと、前記インダクタンス中に設けられ、入力信号電流を供給されるタップと、前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の第１の接続ノードに接続されたバイアス電流源と、前記第１の接続ノードを、前記第３のジョセフソン接合と前記第４のジョセフソン接合との間の第２の接続ノードに接続する第２のインダクタンスとよりなる単一磁束量子論理回路において、前記第２のインダクタンスに磁界結合するように、第５および第６のジョセフソン接合を含む超伝導量子干渉素子を設けたことを特徴とする単一磁束量子論理回路により、解決する。
【００１９】
本発明によれば、超伝導量子干渉素子を前記第２のインダクタンスに磁界結合するように形成することにより、超伝導量子干渉素子の単一磁束量子論理回路の論理動作におよぼす影響が直結型の単一磁束量子論理回路の場合と比べて軽減され、その結果かかる超伝導量子干渉素子を直列接続して出力電圧変換回路を形成することが可能になる。本発明によれば、超伝導量子干渉素子を単一磁束量子論理回路内部に形成できるため、従来の直結型単一磁束量子論理回路の場合のように、出力電圧変換のために別に超伝導量子干渉素子を外部に形成する必要がなくなり、回路構成が簡素化される。
【００２０】
【発明の実施の形態】
図４（Ａ）は、本発明の第１実施例による単一磁束量子論理回路１０の回路構成を示す。
【００２１】
図４（Ａ）を参照するに、単一磁束量子論理回路１０は、直列接続された第１および第２のジョセフソン接合Ｊａ1およびＪａ2よりなり一端をグランドプレーンに接地した第１の回路部分と、直列接続された第３および第４のジョセフソン接合Ｊａ3およびＪａ4よりなり一端を同じくグランドプレーンに接地した第２の回路部分とを含み、前記第１の回路部分の他端と前記第２の回路部分の他端とは、直列接続されたインダクタンスＬａ3およびインダクタンスＬａ4で接続され、単一磁束量子論理演算部分を構成する。入力信号は前記インダクタンスＬａ3とＬａ4の接続ノードに供給され、またバイアス電流が定電流電源Ｉｂ1からジョセフソン接合Ｊａ1とＪａ2の接続ノードに供給される。
【００２２】
前記ジョセフソン接合Ｊａ1とＪａ2の接続ノードはジョセフソン接合Ｊａ3とＪａ4の接続ノードに直列接続されたインダクタンスＬａ1およびＬａ2を介して接続され、前記インダクタンスＬａ1とＬａ2との接続ノードは負荷抵抗ＲＬを介して接地されている。
【００２３】
さらに図４の単一磁束量子論理回路１０では、前記インダクタンスＬａ1およびＬａ2に磁界結合するようにインダクタンスＬｂ1およびＬｂ2が設けられる。このうちインダクタンスＬｂ2の一端は接地されるのに対し、インダクタンスＬｂ1の他端は直列接続されたジョセフソン接合ＪＬ5、ＪＬ6およびインダクタンスＬＪＬ6を介して接地されている。前記ジョセフソン接合ＪＬ5およびＪＬ6の接続ノードには電流源Ｉｂ2からバイアス電流が供給され、前記ジョセフソン接合ＪＬ5およびＪＬ6はインダクタンスＬｂ1およびＬｂ2、さらにＬＪＬ6とともにＳＱＵＩＤよりなる出力回路部分を構成する。
【００２４】
図４（Ａ）の単一磁束量子論理回路１０は、図２（Ａ），（Ｂ）の回路と同様なＴ型フリップフロップ動作を行う。すなわち、ジョセフソン接合Ｊａ3とＪａ4との接続ノードには入力パルスＴに対応したピコ秒オーダーの出力パルスＦが得られるのに対し、ＳＱＵＩＤを構成するジョセフソン接合ＪＬ5とＪＬ6との接続ノードには、前記ジョセフソン接合Ｊａ1，Ｊａ2およびインダクタンスＬａ1およびＬａ2よりなるループに蓄積される磁束量子Ｌに対応して、入力パルスＴと次の入力パルスＴとの間の期間だけ持続する出力電圧Ｖが得られる。
【００２５】
図４（Ａ）の構成においてはＳＱＵＩＤがインダクタンスＬｂ1およびＬｂ2を介して磁界結合するため、ＳＱＵＩＤの出力をジョセフソン接合ＪＬ5およびＪＬ6の接続ノードから取り出した場合でも、単一磁束量子論理回路１０中の単一磁束量子論理演算部分の動作が影響される問題は軽減される。
【００２６】
図４（Ａ）の構成において、前記ＳＱＵＩＤ出力回路を構成するジョセフソン接合ＪＬ5，ＪＬ6は、いずれも前記ジョセフソン接合Ｊａ1およびＪａ3の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有している。例えば前記ジョセフソン接合Ｊａ1およびＪａ3はそれぞれ臨界電流値が０．２２ｍＡおよび０．２１ｍＡであるのに対し、前記ジョセフソン接合ＪＬ5，ＪＬ6は、それぞれ０．０９ｍＡおよび０．１ｍＡの臨界電流値を有する。この場合、ジョセフソン接合ＪＬ5，ＪＬ6は非対称型ＳＱＵＩＤを形成する。
【００２７】
図４（Ｂ）は図４（Ａ）の単一磁束量子論理回路１０の一変形例による回路２０の構成を示す。ただし図４（Ｂ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００２８】
図４（Ｂ）を参照するに、単一磁束量子論理回路２０は図４（Ａ）の単一磁束量子論理回路２０と同様に前記インダクタンスＬａ1およびＬａ2と磁界結合する直列接続されたインダクタンスＬｂ1およびＬｂ2を含むＳＱＵＩＤを出力回路部分として有するが、図４（Ｂ）の構成ではインダクタンスＬｂ1の一端がジョセフソン接合ＪＬ6により接地され、またインダクタンスＬｂ2の一端がジョセフソン接合ＪＬ5により接地される。
【００２９】
図４（Ｂ）の構成においては前記インダクタンスＬｂ1とインダクタンスＬｂ2との接続ノードに電流源Ｉｂ2からバイアス電流が供給され、また出力電圧Ｖが前記インダクタンスＬｂ1とインダクタンスＬｂ2との接続ノードにおいて得られる。
【００３０】
図４（Ｂ）の構成においても、前記ＳＱＵＩＤ出力回路を構成するジョセフソン接合ＪＬ5，ＪＬ6は、いずれも前記ジョセフソン接合Ｊａ1およびＪａ3の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有している。例えば前記ジョセフソン接合Ｊａ1およびＪａ3はそれぞれ臨界電流値が０．２２ｍＡおよび０．２０６ｍＡであるのに対し、前記ジョセフソン接合ＪＬ5，ＪＬ6はいずれも０．０６ｍＡの臨界電流値を有する。すなわちジョセフソン接合ＪＬ5，ＪＬ6は対称型ＳＱＵＩＤを形成している。
【００３１】
図４（Ｂ）の構成においてもＳＱＵＩＤがインダクタンスＬｂ1およびＬｂ2を介して単一磁束量子論理演算部分に磁界結合するため、ＳＱＵＩＤの出力をジョセフソン接合ＪＬ5およびＪＬ6の接続ノードから取り出した場合でも、単一磁束量子論理回路１０の動作が影響される問題は軽減される。
［第２実施例］
図５は、図４（Ｂ）の単一磁束量子論理回路２０を使った出力変換回路３０の構成を示す。ただし図５中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
図５を参照するに、信号源回路３１の一部を構成するパルス源３１ａで形成された時間幅の広いパルスは、同じ信号源回路３１中に設けられたバイアス電流源３１ｃにより駆動される磁束量子論理発生回路（ＤＣ／ＳＦＱ）３１ｂにより処理され、得られた単一磁束量子パルスＴが、インダクタンスＬ1〜Ｌ4および抵抗Ｒsepの直列接続により構成され前記インダクタンスＬ1〜Ｌ4が対応するジョセフソン接合ＪＴＬ1〜ＪＴＬ3によりシャントされた構成のジョセフソン伝送線路３２、および直列接続されたジョセフソン接合Ｊ5およびＪ6よりなりバイアス電源ＩｂBUFFにより駆動されるバッファ回路３３を介して前記単一磁束量子論理回路２０に供給される。
【００３３】
かかる構成により、ピコ秒程度の非常に短い単一磁束量子パルスを、前記単一磁束量子論理回路２０を使うことにより、半導体回路で処理可能な程度のパルス幅のパルス信号に変換することができる。
［第３実施例］
図６は、各々が図４（Ｂ）の単一磁束量子論理回路２０と同じ回路構成を有する複数の磁界結合型単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNを直結した出力インターフェース回路４０の構成を示す。ただし図６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３４】
図６を参照するに、単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNはそれぞれ入力信号１〜Ｎを供給され、それぞれのＳＱＵＩＤ出力回路部分が対応する出力電圧を形成するが、前記ＳＱＵＩＤ出力回路部分が直列接続されているため、前記単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1の出力端子には、これらの出力電圧を総計した値の電圧が得られる。
【００３５】
特に、前記入力信号１〜Ｎとして同一の信号が供給される場合には、前記出力電圧として個々の出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNの出力電圧Ｖ0をＮ倍に逓倍した電圧値（Ｎ×Ｖ0）が得られる。すなわちこの場合には図６の出力インターフェース回路４０は電圧逓倍回路として作用する。
【００３６】
本実施例においては、各単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNのＳＱＵＩＤ出力回路部分が直列接続されているが、各々のＳＱＵＩＤ出力回路部分は単一磁束量子論理演算部分と磁界結合しており、直結はされていないため、このように直列接続を行っても、単一磁束量子論理演算部分の動作が影響されることはない。
［第４実施例］
図７は、図６の出力インターフェース回路４０中の単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNに同一の入力信号を供給する構成を備えた、本発明の第４実施例による出力電圧逓倍回路５０の構成を示す。ただし図７中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３７】
図７を参照するに、先に図５で説明した回路３１と同様な構成を有する信号源回路で形成された信号パルスは複数のスプリッタ回路５１ａを多段構成して形成された信号分割回路５１により、チャネル１〜Ｎまでの信号パルスに分割され、各々のチャネルの信号パルスは、次段の伝送路５２中の対応するジョセフソン接合伝送線路５２1〜５２Nを介して出力インターフェース回路４０中の対応する出力変換回路Ｍ−ＳＱＦ／ＤＣ1〜Ｍ−ＳＱＦ／ＤＣNに供給される。
【００３８】
かかる構成では、各チャネル１〜Ｎにおいて同一の入力パルスが供給されるため、前記出力インターフェース回路４０からは、先に説明したようにＮ倍に逓倍された出力電圧Ｎ×Ｖ0が得られる。かかる出力電圧逓倍回路５０を使うことにより、ジョセフソン論理回路の出力電圧を、半導体回路で処理可能な電圧値まで逓倍することが可能である。
【００３９】
図８は、図７の信号分割回路５１を、単一の多出力スプリッタ５１Ａに置き換えた、本実施例の一変形例による出力電圧逓倍回路５０Ａの構成を示す。
【００４０】
図８を参照するに、入力信号パルスは前記多出力スプリッタ５１Ａにより、チャネル１〜Ｎの信号パルスに分割され、各々の信号パルスは、前記出力インターフェース回路４０中の対応する出力変換回路Ｍ−ＳＱＦ／ＤＣ1〜Ｍ−ＳＱＦ／ＤＣNに供給される。その結果、前記出力インターフェース回路４０は逓倍された出力電圧Ｎ×Ｖ０を形成する。かかる多出力スプリッタとしては、例えば橋本他、第４７回応用物理学関係連合講演会講演予稿集２８ａ−Ｇ−３０に記載の回路を使うことが可能である。
【００４１】
以上本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
（付記１） 直列接続された第１および第２のジョセフソン接合よりなり、一端を接地された第１の回路部分と、
直列接続された第３および第４のジョセフソン接合よりなり、一端を接地された第２の回路部分と、
前記第１の回路部分の他端と前記第２の回路部分の他端とを接続する第１のインダクタンスと、
前記インダクタンス中に設けられ、入力信号電流を供給されるタップと、
前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の第１の接続ノードに接続されたバイアス電流源と、
前記第１の接続ノードを、前記第３のジョセフソン接合と前記第４のジョセフソン接合との間の第２の接続ノードに接続する第２のインダクタンスとよりなる単一磁束量子論理回路において、
前記第２のインダクタンスに磁界結合するように、第５および第６のジョセフソン接合を含む超伝導量子干渉素子を設けたことを特徴とする単一磁束量子論理回路。
（付記２） 前記第１および第３のジョセフソン接合はいずれもその一端を接地されており、前記第５および第６のジョセフソン接合は、いずれも前記第１および第３のジョセフソン接合の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有することを特徴とする付記１記載の単一磁束量子論理回路。
【００４３】
（付記３） 前記超伝導量子干渉素子は前記第２のインダクタンスに磁界結合し一端を接地された第３のインダクタンスを含み、前記第５および第６のジョセフソン接合は直列接続されて、前記第３のインダクタンスの他端を接地することを特徴とする付記１または２記載の単一磁束量子論理回路。
【００４４】
（付記４） 前記超伝導量子干渉素子は、さらに前記第５のジョセフソン接合と前記第６のジョセフソン接合の接続ノードに接続された別のバイアス電源を有することを特徴とする付記３記載の単一磁束量子論理回路。
【００４５】
（付記５） 前記超伝導量子干渉素子は前記第２のインダクタンスに磁界結合された第３のインダクタンスを含み、前記第５のジョセフソン接合は前記第３のインダクタンスの一端を接地し、前記第６のジョセフソン接合は前記第３のインダクタンスの他端を接地することを特徴とする付記１または２記載の単一磁束量子論理回路。
【００４６】
（付記６） 前記超伝導量子干渉素子は前記第３のインダクタンスにタップ接続された別のバイアス電源を有することを特徴とする付記５記載の単一磁束量子論理回路。
【００４７】
（付記７） 各々付記１〜６のうちのいずれか一項に記載の構成を有する複数の単一磁束量子論理回路よりなり、
各々の単一磁束量子論理回路中の超伝導量子干渉素子を、直列に接続したことを特徴とする単一磁束量子出力変換回路。
（付記８） 前記各々の単一磁束量子論理回路には、入力単一磁束量子パルスを供給するジョセフソン伝送線路が設けられ、前記複数のジョセフソン伝送線路には、入来する単一磁束量子パルスの各々を分配するスプリッタ回路が設けられていることを特徴とする付記７記載の単一磁束量子出力変換回路。
【発明の効果】
本発明によれば、超伝導量子干渉素子を前記第２のインダクタンスに磁界結合するように形成することにより、超伝導量子干渉素子の単一磁束量子論理回路の論理動作におよぼす影響が直結型の単一磁束量子論理回路の場合と比べて軽減され、その結果かかる超伝導量子干渉素子を直列接続して出力電圧変換回路を形成することが可能になる。本発明によれば、超伝導量子干渉素子を単一磁束量子論理回路内部に形成できるため、従来の直結型単一磁束量子論理回路の場合のように、出力電圧変換のために別に超伝導量子干渉素子を外部に形成する必要がなくなり、回路構成が簡素化される。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、Ｔ型フリップフロップを構成する従来の単一磁束量子論理回路の構成および動作を説明する図である。
【図２】（Ａ），（Ｂ）は、従来の直結型単一磁束量子論理回路の回路構成および動作を説明する図である。
【図３】従来の直結型単一磁束量子論理回路を使って構成した信号電圧逓倍回路の構成を示す。
【図４】（Ａ），（Ｂ）は、本発明の第１実施例による単一磁束量子論理回路およびその一変形例の構成をそれぞれ示す回路図である。
【図５】本発明の第２実施例による出力変換回路の構成を示す図である。
【図６】本発明の第３実施例による出力インターフェース回路の構成を示す図である。
【図７】本発明の第４実施例による電圧逓倍回路の構成を示す図である。
【図８】図７の一変形例を示す図である。
【符号の説明】
１０，２０ 単一磁束量子論理回路
３０ 出力変換回路
３１ 信号源回路
３１ａ 信号源
３１ｂ 直結型単一磁束量子論理回路
３１ｃ バイアス回路
３２，５２1〜５２N ジョセフソン接合伝送線路
３３ バッファ回路
４０ 出力インターフェース回路
５０，５０Ａ 電圧逓倍回路
５１ 信号パルス分割回路
５１ａ スプリッタ
５１Ａ 多出力スプリッタ
５２ 伝送路
【発明の属する技術分野】
本発明は一般に超伝導回路に係り、特にジョセフソン接合とインダクタンスとから構成される単一磁束量子論理回路に関する。
【０００２】
コンピュータ技術を含む情報処理技術および情報通信技術の分野においては、処理速度をさらに高速化するため高速かつ低消費電力で動作可能な論理素子が要求されており、かかる高速・低消費電力の要求を満たす論理素子として、ジョセフソン接合とインダクタンスとから構成される単一磁束量子論路回路が提案されている。
【０００３】
【従来の技術】
図１（Ａ），（Ｂ）は、Likarev, K. K., et al., IEEE TRANS. APPL. SUPERCONDUCTIVITY, vol.1, no.1, March, 1991 による、従来の典型的な単一磁束量子論理回路であるＲＳＦＱ（rapid single-flux-quantum）回路の等価回路図、およびその動作タイミングを示す。
【０００４】
図１（Ａ），（Ｂ）を参照するに、図示のＲＳＦＱ回路は入力信号Ｓ1〜Ｓnを供給され、ＡＮＤ，ＯＲ，ＮＯＴ等の各種論理動作を行い、クロック信号Ｔのタイミングに応じて論理演算出力信号を出力するパルス論理動作を行う。かかるＲＳＦＱ回路では単一磁束量子に相当するピコ秒オーダーのパルスが情報担体として使われるため、図１（Ｂ）に示すパルスはいずれもピコ秒程度の持続時間しかなく、このため通常の半導体装置によりＲＳＦＱ論理回路の出力信号を処理することは困難である。
【０００５】
このため、従来より図１（Ａ），（Ｂ）のＲＳＦＱ回路に直流電圧変換回路を組み合わせた直結型ＳＦＱ／ＤＣ変換回路が提案されている。
【０００６】
図２（Ａ），（Ｂ）は、かかる従来の直結型ＳＦＱ／ＤＣ変換回路の構成およびその動作波形を示す。
【０００７】
図２（Ａ）を参照するに、直結型ＳＦＱ／ＤＣ変換回路はジョセフソン接合Ｊ1〜Ｊ6とインダクタンスを含む超伝導回路よりなっており、ジョセフソン接合Ｊ1〜Ｊ4がＳＦＱ回路を、ジョセフソン接合Ｊ5およびＪ6が直結型ＤＣ変換回路を構成する。
【０００８】
前記ＳＦＱ回路においてはジョセフソン接合Ｊ1およびＪ3がインダクタンスＬ1およびＬ2とともに、バイアス電流Ｉｂ1でバイアスされる超伝導ループを形成しており、前記ループにはインダクタンスＬ5を介して供給される入力信号Ｔが、インダクタンスＬ3およびＬ4、さらにジョセフソン接合Ｊ2およびＪ4より構成される超伝導ループを介して注入される。
【０００９】
前記ＳＦＱ回路は前記ジョセフソン接合Ｊ4とジョセフソン接合Ｊ2との間の接続ノードにおいて図２（Ｂ）に示す出力信号Ｆを形成するが、先に図１（Ｂ）で説明したように出力信号Ｆはピコ秒オーダーのパルス信号であり、半導体回路による処理が困難である。
【００１０】
これに対し、図２（Ａ）の直結型ＳＦＱ／ＤＣ変換回路では前記ジョセフソン接合Ｊ5およびＪ6よりなりバイアス電流Ｉｂによりバイアスされる直結型ＤＣ変換回路を前記ＳＦＱ回路に前記インダクタンスＬ1とＬ2の接続ノードにおいて接続しており、図２（Ｂ）に示すように入力信号パルスＴと次の入力信号パルスＴとの間において持続する出力電圧Ｖを出力する。これは、図２（Ｂ）に示すように前記ジョセフソン接合Ｊ1とＪ3、インダクタンスＬ1およびＬ2よりなる超伝導ループには、前記パルス間隔の期間にわたり、磁束量子が保持されることによる。
【００１１】
【発明が解決しようとする課題】
ところで、このような直結型のＤＣ変換回路を有するＳＦＱ／ＤＣ変換回路では、前記ＤＣ変換回路がＳＦＱ回路に直結しているため設計が面倒であり、特に以下に説明するように、複数のＳＦＱ／ＤＣ変換回路を直列接続して半導体回路において処理可能な程度の電圧信号を得ようとした場合、直結型ＤＣ変換回路を介してＳＦＱ回路同士が影響されるおそれがあるため、各々のＳＦＱ／ＤＣ変換回路に、後段回路として超伝導量子干渉素子（ＳＱＵＩＤ）を接続する必要があるが、かかる構成は回路面積を増大させてしまう。
【００１２】
図３は、単一のパルス信号を複数の直結型ＳＦＱ／ＤＣ変換回路において処理し、さらにこれら複数の直結型ＳＦＱ／ＤＣ変換回路の出力から、半導体回路を駆動可能な大きさと持続時間を有する電圧信号を形成するためにＳＱＵＩＤを使った信号処理回路ないし電圧逓倍回路の構成を示す。
【００１３】
図３を参照するに、入力パルス信号から、複数のチャネルに対応して形成された複数のスプリッタＳＰ1，ＳＰ2，ＳＰ3，・・・により複数のパルス信号が形成され、各々のチャネルのパルス信号は、ジョセフソン伝送線（ＪＴＬ）あるいはＪＴＬにバッファ回路を組み合わせた伝送路Ｔ1，Ｔ2，・・・ＴNを介してそれぞれのチャネルＣＨ1〜ＣＨNの直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNに供給される。
【００１４】
各々の直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNは、後段に対応するＳＱＵＩＤ1〜ＳＱＵＩＤNを、それぞれ磁気結合Ｍを介して接続されており、かかるＳＱＵＩＤ1〜ＳＱＵＩＤNを直列接続することにより、所望の電圧Ｎ×Ｖ0を有する電圧信号を形成している。
【００１５】
このように、図３の信号処理回路では前記直結型ＳＦＱ／ＤＣ変換回路ＳＦＱ／ＤＣ1〜ＳＦＱ／ＤＣNを直接に直列接続することができず、ＳＱＵＩＤを介在させなければ所望の出力電圧Ｎ×Ｖ0を取り出すことができなかった。
【００１６】
そこで、本発明は上記の課題を解決した新規で有用な単一磁束量子論理回路を提供することを概括的課題とする。
【００１７】
本発明のより具体的な課題は、回路設計の自由度を向上させることのできる単一磁束量子論理回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は上記の課題を、直列接続された第１および第２のジョセフソン接合よりなり、一端を接地された第１の回路部分と、直列接続された第３および第４のジョセフソン接合よりなり、一端を接地された第２の回路部分と、前記第１の回路部分の他端と前記第２の回路部分の他端とを接続する第１のインダクタンスと、前記インダクタンス中に設けられ、入力信号電流を供給されるタップと、前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の第１の接続ノードに接続されたバイアス電流源と、前記第１の接続ノードを、前記第３のジョセフソン接合と前記第４のジョセフソン接合との間の第２の接続ノードに接続する第２のインダクタンスとよりなる単一磁束量子論理回路において、前記第２のインダクタンスに磁界結合するように、第５および第６のジョセフソン接合を含む超伝導量子干渉素子を設けたことを特徴とする単一磁束量子論理回路により、解決する。
【００１９】
本発明によれば、超伝導量子干渉素子を前記第２のインダクタンスに磁界結合するように形成することにより、超伝導量子干渉素子の単一磁束量子論理回路の論理動作におよぼす影響が直結型の単一磁束量子論理回路の場合と比べて軽減され、その結果かかる超伝導量子干渉素子を直列接続して出力電圧変換回路を形成することが可能になる。本発明によれば、超伝導量子干渉素子を単一磁束量子論理回路内部に形成できるため、従来の直結型単一磁束量子論理回路の場合のように、出力電圧変換のために別に超伝導量子干渉素子を外部に形成する必要がなくなり、回路構成が簡素化される。
【００２０】
【発明の実施の形態】
図４（Ａ）は、本発明の第１実施例による単一磁束量子論理回路１０の回路構成を示す。
【００２１】
図４（Ａ）を参照するに、単一磁束量子論理回路１０は、直列接続された第１および第２のジョセフソン接合Ｊａ1およびＪａ2よりなり一端をグランドプレーンに接地した第１の回路部分と、直列接続された第３および第４のジョセフソン接合Ｊａ3およびＪａ4よりなり一端を同じくグランドプレーンに接地した第２の回路部分とを含み、前記第１の回路部分の他端と前記第２の回路部分の他端とは、直列接続されたインダクタンスＬａ3およびインダクタンスＬａ4で接続され、単一磁束量子論理演算部分を構成する。入力信号は前記インダクタンスＬａ3とＬａ4の接続ノードに供給され、またバイアス電流が定電流電源Ｉｂ1からジョセフソン接合Ｊａ1とＪａ2の接続ノードに供給される。
【００２２】
前記ジョセフソン接合Ｊａ1とＪａ2の接続ノードはジョセフソン接合Ｊａ3とＪａ4の接続ノードに直列接続されたインダクタンスＬａ1およびＬａ2を介して接続され、前記インダクタンスＬａ1とＬａ2との接続ノードは負荷抵抗ＲＬを介して接地されている。
【００２３】
さらに図４の単一磁束量子論理回路１０では、前記インダクタンスＬａ1およびＬａ2に磁界結合するようにインダクタンスＬｂ1およびＬｂ2が設けられる。このうちインダクタンスＬｂ2の一端は接地されるのに対し、インダクタンスＬｂ1の他端は直列接続されたジョセフソン接合ＪＬ5、ＪＬ6およびインダクタンスＬＪＬ6を介して接地されている。前記ジョセフソン接合ＪＬ5およびＪＬ6の接続ノードには電流源Ｉｂ2からバイアス電流が供給され、前記ジョセフソン接合ＪＬ5およびＪＬ6はインダクタンスＬｂ1およびＬｂ2、さらにＬＪＬ6とともにＳＱＵＩＤよりなる出力回路部分を構成する。
【００２４】
図４（Ａ）の単一磁束量子論理回路１０は、図２（Ａ），（Ｂ）の回路と同様なＴ型フリップフロップ動作を行う。すなわち、ジョセフソン接合Ｊａ3とＪａ4との接続ノードには入力パルスＴに対応したピコ秒オーダーの出力パルスＦが得られるのに対し、ＳＱＵＩＤを構成するジョセフソン接合ＪＬ5とＪＬ6との接続ノードには、前記ジョセフソン接合Ｊａ1，Ｊａ2およびインダクタンスＬａ1およびＬａ2よりなるループに蓄積される磁束量子Ｌに対応して、入力パルスＴと次の入力パルスＴとの間の期間だけ持続する出力電圧Ｖが得られる。
【００２５】
図４（Ａ）の構成においてはＳＱＵＩＤがインダクタンスＬｂ1およびＬｂ2を介して磁界結合するため、ＳＱＵＩＤの出力をジョセフソン接合ＪＬ5およびＪＬ6の接続ノードから取り出した場合でも、単一磁束量子論理回路１０中の単一磁束量子論理演算部分の動作が影響される問題は軽減される。
【００２６】
図４（Ａ）の構成において、前記ＳＱＵＩＤ出力回路を構成するジョセフソン接合ＪＬ5，ＪＬ6は、いずれも前記ジョセフソン接合Ｊａ1およびＪａ3の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有している。例えば前記ジョセフソン接合Ｊａ1およびＪａ3はそれぞれ臨界電流値が０．２２ｍＡおよび０．２１ｍＡであるのに対し、前記ジョセフソン接合ＪＬ5，ＪＬ6は、それぞれ０．０９ｍＡおよび０．１ｍＡの臨界電流値を有する。この場合、ジョセフソン接合ＪＬ5，ＪＬ6は非対称型ＳＱＵＩＤを形成する。
【００２７】
図４（Ｂ）は図４（Ａ）の単一磁束量子論理回路１０の一変形例による回路２０の構成を示す。ただし図４（Ｂ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００２８】
図４（Ｂ）を参照するに、単一磁束量子論理回路２０は図４（Ａ）の単一磁束量子論理回路２０と同様に前記インダクタンスＬａ1およびＬａ2と磁界結合する直列接続されたインダクタンスＬｂ1およびＬｂ2を含むＳＱＵＩＤを出力回路部分として有するが、図４（Ｂ）の構成ではインダクタンスＬｂ1の一端がジョセフソン接合ＪＬ6により接地され、またインダクタンスＬｂ2の一端がジョセフソン接合ＪＬ5により接地される。
【００２９】
図４（Ｂ）の構成においては前記インダクタンスＬｂ1とインダクタンスＬｂ2との接続ノードに電流源Ｉｂ2からバイアス電流が供給され、また出力電圧Ｖが前記インダクタンスＬｂ1とインダクタンスＬｂ2との接続ノードにおいて得られる。
【００３０】
図４（Ｂ）の構成においても、前記ＳＱＵＩＤ出力回路を構成するジョセフソン接合ＪＬ5，ＪＬ6は、いずれも前記ジョセフソン接合Ｊａ1およびＪａ3の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有している。例えば前記ジョセフソン接合Ｊａ1およびＪａ3はそれぞれ臨界電流値が０．２２ｍＡおよび０．２０６ｍＡであるのに対し、前記ジョセフソン接合ＪＬ5，ＪＬ6はいずれも０．０６ｍＡの臨界電流値を有する。すなわちジョセフソン接合ＪＬ5，ＪＬ6は対称型ＳＱＵＩＤを形成している。
【００３１】
図４（Ｂ）の構成においてもＳＱＵＩＤがインダクタンスＬｂ1およびＬｂ2を介して単一磁束量子論理演算部分に磁界結合するため、ＳＱＵＩＤの出力をジョセフソン接合ＪＬ5およびＪＬ6の接続ノードから取り出した場合でも、単一磁束量子論理回路１０の動作が影響される問題は軽減される。
［第２実施例］
図５は、図４（Ｂ）の単一磁束量子論理回路２０を使った出力変換回路３０の構成を示す。ただし図５中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
図５を参照するに、信号源回路３１の一部を構成するパルス源３１ａで形成された時間幅の広いパルスは、同じ信号源回路３１中に設けられたバイアス電流源３１ｃにより駆動される磁束量子論理発生回路（ＤＣ／ＳＦＱ）３１ｂにより処理され、得られた単一磁束量子パルスＴが、インダクタンスＬ1〜Ｌ4および抵抗Ｒsepの直列接続により構成され前記インダクタンスＬ1〜Ｌ4が対応するジョセフソン接合ＪＴＬ1〜ＪＴＬ3によりシャントされた構成のジョセフソン伝送線路３２、および直列接続されたジョセフソン接合Ｊ5およびＪ6よりなりバイアス電源ＩｂBUFFにより駆動されるバッファ回路３３を介して前記単一磁束量子論理回路２０に供給される。
【００３３】
かかる構成により、ピコ秒程度の非常に短い単一磁束量子パルスを、前記単一磁束量子論理回路２０を使うことにより、半導体回路で処理可能な程度のパルス幅のパルス信号に変換することができる。
［第３実施例］
図６は、各々が図４（Ｂ）の単一磁束量子論理回路２０と同じ回路構成を有する複数の磁界結合型単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNを直結した出力インターフェース回路４０の構成を示す。ただし図６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３４】
図６を参照するに、単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNはそれぞれ入力信号１〜Ｎを供給され、それぞれのＳＱＵＩＤ出力回路部分が対応する出力電圧を形成するが、前記ＳＱＵＩＤ出力回路部分が直列接続されているため、前記単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1の出力端子には、これらの出力電圧を総計した値の電圧が得られる。
【００３５】
特に、前記入力信号１〜Ｎとして同一の信号が供給される場合には、前記出力電圧として個々の出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNの出力電圧Ｖ0をＮ倍に逓倍した電圧値（Ｎ×Ｖ0）が得られる。すなわちこの場合には図６の出力インターフェース回路４０は電圧逓倍回路として作用する。
【００３６】
本実施例においては、各単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNのＳＱＵＩＤ出力回路部分が直列接続されているが、各々のＳＱＵＩＤ出力回路部分は単一磁束量子論理演算部分と磁界結合しており、直結はされていないため、このように直列接続を行っても、単一磁束量子論理演算部分の動作が影響されることはない。
［第４実施例］
図７は、図６の出力インターフェース回路４０中の単一磁束量子出力変換回路Ｍ−ＳＦＱ／ＤＣ1〜Ｍ−ＳＦＱ／ＤＣNに同一の入力信号を供給する構成を備えた、本発明の第４実施例による出力電圧逓倍回路５０の構成を示す。ただし図７中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３７】
図７を参照するに、先に図５で説明した回路３１と同様な構成を有する信号源回路で形成された信号パルスは複数のスプリッタ回路５１ａを多段構成して形成された信号分割回路５１により、チャネル１〜Ｎまでの信号パルスに分割され、各々のチャネルの信号パルスは、次段の伝送路５２中の対応するジョセフソン接合伝送線路５２1〜５２Nを介して出力インターフェース回路４０中の対応する出力変換回路Ｍ−ＳＱＦ／ＤＣ1〜Ｍ−ＳＱＦ／ＤＣNに供給される。
【００３８】
かかる構成では、各チャネル１〜Ｎにおいて同一の入力パルスが供給されるため、前記出力インターフェース回路４０からは、先に説明したようにＮ倍に逓倍された出力電圧Ｎ×Ｖ0が得られる。かかる出力電圧逓倍回路５０を使うことにより、ジョセフソン論理回路の出力電圧を、半導体回路で処理可能な電圧値まで逓倍することが可能である。
【００３９】
図８は、図７の信号分割回路５１を、単一の多出力スプリッタ５１Ａに置き換えた、本実施例の一変形例による出力電圧逓倍回路５０Ａの構成を示す。
【００４０】
図８を参照するに、入力信号パルスは前記多出力スプリッタ５１Ａにより、チャネル１〜Ｎの信号パルスに分割され、各々の信号パルスは、前記出力インターフェース回路４０中の対応する出力変換回路Ｍ−ＳＱＦ／ＤＣ1〜Ｍ−ＳＱＦ／ＤＣNに供給される。その結果、前記出力インターフェース回路４０は逓倍された出力電圧Ｎ×Ｖ０を形成する。かかる多出力スプリッタとしては、例えば橋本他、第４７回応用物理学関係連合講演会講演予稿集２８ａ−Ｇ−３０に記載の回路を使うことが可能である。
【００４１】
以上本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
（付記１） 直列接続された第１および第２のジョセフソン接合よりなり、一端を接地された第１の回路部分と、
直列接続された第３および第４のジョセフソン接合よりなり、一端を接地された第２の回路部分と、
前記第１の回路部分の他端と前記第２の回路部分の他端とを接続する第１のインダクタンスと、
前記インダクタンス中に設けられ、入力信号電流を供給されるタップと、
前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の第１の接続ノードに接続されたバイアス電流源と、
前記第１の接続ノードを、前記第３のジョセフソン接合と前記第４のジョセフソン接合との間の第２の接続ノードに接続する第２のインダクタンスとよりなる単一磁束量子論理回路において、
前記第２のインダクタンスに磁界結合するように、第５および第６のジョセフソン接合を含む超伝導量子干渉素子を設けたことを特徴とする単一磁束量子論理回路。
（付記２） 前記第１および第３のジョセフソン接合はいずれもその一端を接地されており、前記第５および第６のジョセフソン接合は、いずれも前記第１および第３のジョセフソン接合の臨界電流値のうち、小さい方よりもさらに小さい臨界電流値を有することを特徴とする付記１記載の単一磁束量子論理回路。
【００４３】
（付記３） 前記超伝導量子干渉素子は前記第２のインダクタンスに磁界結合し一端を接地された第３のインダクタンスを含み、前記第５および第６のジョセフソン接合は直列接続されて、前記第３のインダクタンスの他端を接地することを特徴とする付記１または２記載の単一磁束量子論理回路。
【００４４】
（付記４） 前記超伝導量子干渉素子は、さらに前記第５のジョセフソン接合と前記第６のジョセフソン接合の接続ノードに接続された別のバイアス電源を有することを特徴とする付記３記載の単一磁束量子論理回路。
【００４５】
（付記５） 前記超伝導量子干渉素子は前記第２のインダクタンスに磁界結合された第３のインダクタンスを含み、前記第５のジョセフソン接合は前記第３のインダクタンスの一端を接地し、前記第６のジョセフソン接合は前記第３のインダクタンスの他端を接地することを特徴とする付記１または２記載の単一磁束量子論理回路。
【００４６】
（付記６） 前記超伝導量子干渉素子は前記第３のインダクタンスにタップ接続された別のバイアス電源を有することを特徴とする付記５記載の単一磁束量子論理回路。
【００４７】
（付記７） 各々付記１〜６のうちのいずれか一項に記載の構成を有する複数の単一磁束量子論理回路よりなり、
各々の単一磁束量子論理回路中の超伝導量子干渉素子を、直列に接続したことを特徴とする単一磁束量子出力変換回路。
（付記８） 前記各々の単一磁束量子論理回路には、入力単一磁束量子パルスを供給するジョセフソン伝送線路が設けられ、前記複数のジョセフソン伝送線路には、入来する単一磁束量子パルスの各々を分配するスプリッタ回路が設けられていることを特徴とする付記７記載の単一磁束量子出力変換回路。
【発明の効果】
本発明によれば、超伝導量子干渉素子を前記第２のインダクタンスに磁界結合するように形成することにより、超伝導量子干渉素子の単一磁束量子論理回路の論理動作におよぼす影響が直結型の単一磁束量子論理回路の場合と比べて軽減され、その結果かかる超伝導量子干渉素子を直列接続して出力電圧変換回路を形成することが可能になる。本発明によれば、超伝導量子干渉素子を単一磁束量子論理回路内部に形成できるため、従来の直結型単一磁束量子論理回路の場合のように、出力電圧変換のために別に超伝導量子干渉素子を外部に形成する必要がなくなり、回路構成が簡素化される。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、Ｔ型フリップフロップを構成する従来の単一磁束量子論理回路の構成および動作を説明する図である。
【図２】（Ａ），（Ｂ）は、従来の直結型単一磁束量子論理回路の回路構成および動作を説明する図である。
【図３】従来の直結型単一磁束量子論理回路を使って構成した信号電圧逓倍回路の構成を示す。
【図４】（Ａ），（Ｂ）は、本発明の第１実施例による単一磁束量子論理回路およびその一変形例の構成をそれぞれ示す回路図である。
【図５】本発明の第２実施例による出力変換回路の構成を示す図である。
【図６】本発明の第３実施例による出力インターフェース回路の構成を示す図である。
【図７】本発明の第４実施例による電圧逓倍回路の構成を示す図である。
【図８】図７の一変形例を示す図である。
【符号の説明】
１０，２０ 単一磁束量子論理回路
３０ 出力変換回路
３１ 信号源回路
３１ａ 信号源
３１ｂ 直結型単一磁束量子論理回路
３１ｃ バイアス回路
３２，５２1〜５２N ジョセフソン接合伝送線路
３３ バッファ回路
４０ 出力インターフェース回路
５０，５０Ａ 電圧逓倍回路
５１ 信号パルス分割回路
５１ａ スプリッタ
５１Ａ 多出力スプリッタ
５２ 伝送路
Claims (3)
- 直列接続された第１および第２のジョセフソン接合よりなり、一端を接地された第１の回路部分と、
直列接続された第３および第４のジョセフソン接合よりなり、一端を接地された第２の回路部分と、
前記第１の回路部分の他端と前記第２の回路部分の他端とを接続する第１のインダクタンスと、
前記インダクタンス中に設けられ、入力信号電流を供給されるタップと、
前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の第１の接続ノードに接続されたバイアス電流源と、
前記第１の接続ノードを、前記第３のジョセフソン接合と前記第４のジョセフソン接合との間の第２の接続ノードに接続する第２のインダクタンスとよりなる単一磁束量子論理回路において、
前記第２のインダクタンスに磁界結合するように、第５および第６のジョセフソン接合を含む超伝導量子干渉素子を設けたことを特徴とする単一磁束量子論理回路。 - 各々請求項１記載の構成を有する複数の単一磁束量子論理回路よりなり、
各々の単一磁束量子論理回路中の超伝導量子干渉素子を、直列に接続したことを特徴とする単一磁束量子出力変換回路。 - 前記各々の単一磁束量子論理回路には、入力単一磁束量子パルスを供給するジョセフソン伝送線路が設けられ、前記複数のジョセフソン伝送線路には、入来する単一磁束量子パルスの各々を分配するスプリッタ回路が設けられていることを特徴とする請求項２記載の単一磁束量子出力変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143783A JP4681755B2 (ja) | 2001-05-14 | 2001-05-14 | 単一磁束量子論理回路および単一磁束量子出力変換回路 |
| US10/142,932 US6724216B2 (en) | 2001-05-14 | 2002-05-13 | Rapid single-flux-quantum logic circuit and rapid single-flux-quantum output conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143783A JP4681755B2 (ja) | 2001-05-14 | 2001-05-14 | 単一磁束量子論理回路および単一磁束量子出力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344307A JP2002344307A (ja) | 2002-11-29 |
| JP4681755B2 true JP4681755B2 (ja) | 2011-05-11 |
Family
ID=18989864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001143783A Expired - Fee Related JP4681755B2 (ja) | 2001-05-14 | 2001-05-14 | 単一磁束量子論理回路および単一磁束量子出力変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6724216B2 (ja) |
| JP (1) | JP4681755B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628139B2 (en) * | 2001-08-03 | 2003-09-30 | Micron Technology, Inc. | Digital logic devices with extremely skewed trip points and reset circuitry for rapidly propagating signal edges |
| US7253701B2 (en) * | 2004-11-30 | 2007-08-07 | Northrop Grumman Corporation | Multiplexed amplifier |
| US8462889B2 (en) | 2005-10-04 | 2013-06-11 | Hypres, Inc. | Oversampling digital receiver for radio-frequency signals |
| US7680474B2 (en) * | 2005-10-04 | 2010-03-16 | Hypres Inc. | Superconducting digital mixer |
| JP4466600B2 (ja) * | 2006-03-31 | 2010-05-26 | アイシン・エィ・ダブリュ株式会社 | 電動駆動制御装置及び電動駆動制御方法 |
| US7724020B2 (en) * | 2007-12-13 | 2010-05-25 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
| US7782077B2 (en) * | 2007-01-18 | 2010-08-24 | Northrop Grumman Systems Corporation | Method and apparatus for ballistic single flux quantum logic |
| US7498832B2 (en) * | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
| US7893708B2 (en) | 2007-08-03 | 2011-02-22 | Northrop Grumman Systems Corporation | Quantum gate operations with a common coupled resonator |
| US7772871B2 (en) * | 2008-04-28 | 2010-08-10 | Northrop Grumman Corporation | Method and apparatus for high density superconductor circuit |
| US7969178B2 (en) * | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
| US7982646B2 (en) * | 2008-07-31 | 2011-07-19 | Northrop Grumman Systems Corporation | Method and apparatus for matched quantum accurate feedback DACs |
| US7724083B2 (en) * | 2008-08-05 | 2010-05-25 | Northrop Grumman Systems Corporation | Method and apparatus for Josephson distributed output amplifier |
| US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US8022722B1 (en) | 2010-06-04 | 2011-09-20 | Northrop Grumman Systems Corporation | Quantum logic gates utilizing resonator mediated coupling |
| US8401600B1 (en) | 2010-08-02 | 2013-03-19 | Hypres, Inc. | Superconducting multi-bit digital mixer |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
| US10122350B2 (en) | 2015-11-17 | 2018-11-06 | Northrop Grumman Systems Corporation | Josephson transmission line (JTL) system |
| US11211722B2 (en) | 2017-03-09 | 2021-12-28 | Microsoft Technology Licensing, Llc | Superconductor interconnect system |
| US10122351B1 (en) | 2017-07-25 | 2018-11-06 | Northrop Grumman Systems Corporation | Superconducting bi-directional current driver |
| US11109512B2 (en) | 2017-08-01 | 2021-08-31 | Rambus Inc. | Memory subsystem for a cryogenic digital system |
| US10491178B2 (en) | 2017-10-31 | 2019-11-26 | Northrop Grumman Systems Corporation | Parametric amplifier system |
| US10122352B1 (en) | 2018-05-07 | 2018-11-06 | Northrop Grumman Systems Corporation | Current driver system |
| US10778229B1 (en) * | 2019-03-04 | 2020-09-15 | U.S. Government As Represented By The Director, National Security Agency | Logic gates with flux solitons |
| CN111460749B (zh) * | 2020-04-23 | 2022-12-06 | 中国科学院上海微系统与信息技术研究所 | 超导数字单元的精细优化方法及电路 |
| US11411564B2 (en) | 2020-12-10 | 2022-08-09 | International Business Machines Corporation | Rapid single flux quantum pulse multiplier |
| US11569821B2 (en) | 2021-06-22 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting exclusive-OR (XOR) gate system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236824A (ja) * | 1995-02-24 | 1996-09-13 | Seiko Instr Inc | 直流駆動型超伝導量子干渉素子 |
| JPH0983027A (ja) * | 1995-09-19 | 1997-03-28 | Hitachi Ltd | 超電導回路 |
| JPH10322173A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | ジョセフソンラッチ回路 |
| JP2000236236A (ja) * | 1999-09-03 | 2000-08-29 | Agency Of Ind Science & Technol | 極短パルス発生器 |
| JP2000357823A (ja) * | 1999-06-17 | 2000-12-26 | Hitachi Ltd | 超電導回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982219A (en) * | 1997-07-14 | 1999-11-09 | Hypres, Inc. | Asynchronous dual-rail demultiplexer employing Josephson junctions |
| US6486694B1 (en) * | 2000-07-31 | 2002-11-26 | Hypres, Inc. | Universal delay-insensitive logic cell |
-
2001
- 2001-05-14 JP JP2001143783A patent/JP4681755B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-13 US US10/142,932 patent/US6724216B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236824A (ja) * | 1995-02-24 | 1996-09-13 | Seiko Instr Inc | 直流駆動型超伝導量子干渉素子 |
| JPH0983027A (ja) * | 1995-09-19 | 1997-03-28 | Hitachi Ltd | 超電導回路 |
| JPH10322173A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | ジョセフソンラッチ回路 |
| JP2000357823A (ja) * | 1999-06-17 | 2000-12-26 | Hitachi Ltd | 超電導回路 |
| JP2000236236A (ja) * | 1999-09-03 | 2000-08-29 | Agency Of Ind Science & Technol | 極短パルス発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344307A (ja) | 2002-11-29 |
| US6724216B2 (en) | 2004-04-20 |
| US20020169079A1 (en) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4681755B2 (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
| US7268713B2 (en) | Superconducting circuit | |
| US6608518B2 (en) | Superconducting single flux quantum circuit | |
| US7570075B2 (en) | Ultra fast differential transimpedance digital amplifier for superconducting circuits | |
| US6734699B1 (en) | Self-clocked complementary logic | |
| US7378865B2 (en) | Superconducting circuit for generating pulse signal | |
| US20080048902A1 (en) | Flux-quantizing superconducting analog to digital converter (adc) | |
| US6188236B1 (en) | Arrangement and method relating to digital information in superconducting circuits | |
| JP2020010337A (ja) | ジョセフソン伝送路（ｊｔｌ）システム | |
| US10084454B1 (en) | RQL majority gates, and gates, and or gates | |
| KR20200069349A (ko) | 대형 팬-인 상호 양자 논리 게이트들 | |
| JP2007329797A (ja) | 超電導単一磁束量子変調回路 | |
| JP2002330065A (ja) | マルチチップ超伝導体回路用の高感度自己クロック式受信機 | |
| US4888677A (en) | Three reservoir capacitor | |
| EP4106192A1 (en) | Superconducting current source system | |
| US4980580A (en) | CMOS interconnection circuit | |
| US5982219A (en) | Asynchronous dual-rail demultiplexer employing Josephson junctions | |
| JP2013058998A (ja) | 複数磁束量子出力ドライバ及び電子デバイス | |
| US4672244A (en) | Josephson logic integrated circuit | |
| EP4135197A1 (en) | Circuits for converting sfq-based rz and nrz signaling to bilevel voltage nrz signaling | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| US20050264319A1 (en) | Low voltage high-speed differential logic devices and method of use thereof | |
| JP5203736B2 (ja) | 超電導出力回路 | |
| US20220326319A1 (en) | Superconducting output amplifier having return to zero to non-return to zero converters | |
| JP3550618B2 (ja) | ディジタル識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |