JP2856535B2 - 超伝導回路 - Google Patents
超伝導回路Info
- Publication number
- JP2856535B2 JP2856535B2 JP2273900A JP27390090A JP2856535B2 JP 2856535 B2 JP2856535 B2 JP 2856535B2 JP 2273900 A JP2273900 A JP 2273900A JP 27390090 A JP27390090 A JP 27390090A JP 2856535 B2 JP2856535 B2 JP 2856535B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- field control
- control line
- circuit
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔概要〕 超伝導回路に関し、 磁界制御線を結ぶ配線長を短縮して寄生インダクタン
ス成分を減少し回路動作を高速化することを目的とし、 １つの基本回路が、第１のジョセフソン接合、第２の
ジョセフソン接合および第１のインダクタンスをループ
状に接続した第１の超伝導ループと、前記第１のジョセ
フソン接合、第３のジョセフソン接合および第２のイン
ダクタンスをループ状に接続した第２の超伝導ループ
と、前記第１のインダクタンスに磁界結合する第１の磁
界制御線と、前記第２のインダクタンスに磁界結合する
第２の磁界制御線と、を含み、各基本回路の第１のジョ
セフソン接合同士を直列接続する超伝導回路であって、
各基本回路の第１の磁界制御線同士および第２の磁界制
御線同士を直列接続したことを特徴とする。
ス成分を減少し回路動作を高速化することを目的とし、 １つの基本回路が、第１のジョセフソン接合、第２の
ジョセフソン接合および第１のインダクタンスをループ
状に接続した第１の超伝導ループと、前記第１のジョセ
フソン接合、第３のジョセフソン接合および第２のイン
ダクタンスをループ状に接続した第２の超伝導ループ
と、前記第１のインダクタンスに磁界結合する第１の磁
界制御線と、前記第２のインダクタンスに磁界結合する
第２の磁界制御線と、を含み、各基本回路の第１のジョ
セフソン接合同士を直列接続する超伝導回路であって、
各基本回路の第１の磁界制御線同士および第２の磁界制
御線同士を直列接続したことを特徴とする。
本発明は、超伝導回路に関し、特に、大きな出力電圧
を取り出すことのできる超伝導回路に関する。
を取り出すことのできる超伝導回路に関する。
微小厚の絶縁膜を挟んだ２つの超伝導体の間（トンネ
ル接合）に、超伝導電子対のトンネル効果によって超電
流が流れる現象（ジョセフソン効果）を利用する超伝導
回路は、高速性に優れた特長があり、各種電子機器の構
成要素としてその将来性が期待されている。
ル接合）に、超伝導電子対のトンネル効果によって超電
流が流れる現象（ジョセフソン効果）を利用する超伝導
回路は、高速性に優れた特長があり、各種電子機器の構
成要素としてその将来性が期待されている。
ところで、超伝導回路の出力電圧の大きさは、ジョセ
フソン接合を形成する超伝導材料のギャップエネルギー
によって決まり、代表的な材料（Nb系）の場合でおよそ
3mVと極めて小さい。このことは消費電力の点で好まし
い反面、例えば、半導体トランジスタ回路とのインター
フェース性を考えた場合に不都合となる。
フソン接合を形成する超伝導材料のギャップエネルギー
によって決まり、代表的な材料（Nb系）の場合でおよそ
3mVと極めて小さい。このことは消費電力の点で好まし
い反面、例えば、半導体トランジスタ回路とのインター
フェース性を考えた場合に不都合となる。
すなわち、半導体トランジスタの論理振幅は、GaAs系
FETの場合でおよそ800mV、バイポーラの場合でおよそ40
0mV、CMOSの場合でおよそ1,500mVであり、上記Nb系の論
理振幅（3mV）に比べて100倍から500倍も大きく、かか
る半導体トランジスタを駆動するためには、超伝導回路
の出力電圧を昇圧しなければならないからである。
FETの場合でおよそ800mV、バイポーラの場合でおよそ40
0mV、CMOSの場合でおよそ1,500mVであり、上記Nb系の論
理振幅（3mV）に比べて100倍から500倍も大きく、かか
る半導体トランジスタを駆動するためには、超伝導回路
の出力電圧を昇圧しなければならないからである。
こうした点を踏まえて本願発明者は先に「ジョセフソ
ン論理回路」（特願平２−26626号、平成２年２月６日
出願）を提案している。
ン論理回路」（特願平２−26626号、平成２年２月６日
出願）を提案している。
この先願回路は、第４図にその回路構成を示すよう
に、インダクタンスLa、Lbおよびジョセフソン接合Ja、
Jb、Jcを含む２つの超伝導ループ10、11と、一方の超伝
導ループ10のインダクタンスLaに磁界結合する第１の磁
界制御線Lcと、他方の超伝導ループ11のインダクタンス
Lbに磁界結合する第２の磁界制御線Ldと、を備えて基本
回路Ci（ｉは１、２、……ｎ）を構成すると共に、複数
の基本回路Ci間で、第１の磁界制御線Lcおよび第２の磁
界制御線Ldを直列に接続する。
に、インダクタンスLa、Lbおよびジョセフソン接合Ja、
Jb、Jcを含む２つの超伝導ループ10、11と、一方の超伝
導ループ10のインダクタンスLaに磁界結合する第１の磁
界制御線Lcと、他方の超伝導ループ11のインダクタンス
Lbに磁界結合する第２の磁界制御線Ldと、を備えて基本
回路Ci（ｉは１、２、……ｎ）を構成すると共に、複数
の基本回路Ci間で、第１の磁界制御線Lcおよび第２の磁
界制御線Ldを直列に接続する。
すなわち、ｎ個の基本回路の全ての磁界制御線を「Lc
→Ld→Lc→Ld……Lc→Ld」の順に接続する。
→Ld→Lc→Ld……Lc→Ld」の順に接続する。
これによると、入力信号電流でｎ個の基本回路Ciを一
括駆動でき、各基本回路Ciごとの出力電圧をｎ倍した大
きな出力電圧を取り出すことができる。
括駆動でき、各基本回路Ciごとの出力電圧をｎ倍した大
きな出力電圧を取り出すことができる。
しかしながら、かかる先願回路にあっては、第１の磁
界制御線Laと第２の磁界制御線Lbとを交互に接続する構
成となっていたため、各磁界制御線を結ぶ配線経路が長
くなり、インダクタンス成分が増大する結果、入力信号
の変化（di/dt）が緩やかになって回路動作が遅くなる
といった問題点があった。
界制御線Laと第２の磁界制御線Lbとを交互に接続する構
成となっていたため、各磁界制御線を結ぶ配線経路が長
くなり、インダクタンス成分が増大する結果、入力信号
の変化（di/dt）が緩やかになって回路動作が遅くなる
といった問題点があった。
すなわち、第５図は第４図に対応したレイアウト図で
あり、図中、開放端下向きのコの字状のものは、インダ
クタンスLa、Lb用の配線、丸印はジョセフソン接合Ja〜
Jc、また、インダクタンス用の配線に沿って重なり合う
部分の配線は磁界制御線Lc、Ldである。
あり、図中、開放端下向きのコの字状のものは、インダ
クタンスLa、Lb用の配線、丸印はジョセフソン接合Ja〜
Jc、また、インダクタンス用の配線に沿って重なり合う
部分の配線は磁界制御線Lc、Ldである。
ここで、磁界制御線とインダクタンス用の配線との間
の磁界結合力を十分に大きくするには、両配線間の並走
距離をできるだけ長くする必要がある。
の磁界結合力を十分に大きくするには、両配線間の並走
距離をできるだけ長くする必要がある。
第５図のレイアウトは、かかる要求を満たすものであ
る。すなわち、破線で示す入力信号電流伝達用の制御線
が、インダクタンス用配線の両端間を走り、最大の並走
距離を確保している。
る。すなわち、破線で示す入力信号電流伝達用の制御線
が、インダクタンス用配線の両端間を走り、最大の並走
距離を確保している。
しかし、こうしたレイアウトによると、磁界制御線の
間を接続する配線部分が、コの字とコの字の間から図
面の左右方向に引き出されたり、また、コの字を迂回
して図面の上下方向に引き回されたりするのを避けられ
ず、これらの引き出し部分や迂回部分の寄生インダクタ
ンス成分がLaやLbに加算される結果、制御配線全体のイ
ンダクタンス成分が増大する不具合がある。
間を接続する配線部分が、コの字とコの字の間から図
面の左右方向に引き出されたり、また、コの字を迂回
して図面の上下方向に引き回されたりするのを避けられ
ず、これらの引き出し部分や迂回部分の寄生インダクタ
ンス成分がLaやLbに加算される結果、制御配線全体のイ
ンダクタンス成分が増大する不具合がある。
本発明は、このような問題点に鑑みてなされたもの
で、磁界制御線を結ぶ配線長を短縮して寄生インダクタ
ンス成分を減少し、回路動作を高速化することを目的と
している。
で、磁界制御線を結ぶ配線長を短縮して寄生インダクタ
ンス成分を減少し、回路動作を高速化することを目的と
している。
本発明は、上記目的を達成するために、１つの基本回
路が、第１のジョセフソン接合、第２のジョセフソン接
合および第１のインダクタンスをループ状に接続した第
１の超伝導ループと、前記第１のジョセフソン接合、第
３のジョセフソン接合および第２のインダクタンスをル
ープ状に接続した第２の超伝導ループと、前記第１のイ
ンダクタンスに磁界結合する第１の磁界制御線と、前記
第２のインダクタンスに磁界結合する第２の磁界制御線
と、を含み、各基本回路の第１のジョセフソン接合同士
を直列接続する超伝導回路であって、各基本回路の第１
の磁界制御線同士および第２の磁界制御線同士を直列接
続したことを特徴とする。
路が、第１のジョセフソン接合、第２のジョセフソン接
合および第１のインダクタンスをループ状に接続した第
１の超伝導ループと、前記第１のジョセフソン接合、第
３のジョセフソン接合および第２のインダクタンスをル
ープ状に接続した第２の超伝導ループと、前記第１のイ
ンダクタンスに磁界結合する第１の磁界制御線と、前記
第２のインダクタンスに磁界結合する第２の磁界制御線
と、を含み、各基本回路の第１のジョセフソン接合同士
を直列接続する超伝導回路であって、各基本回路の第１
の磁界制御線同士および第２の磁界制御線同士を直列接
続したことを特徴とする。
本発明では、直列接続された第１のジョセフソン接合
の両側に、第１の磁界制御線と第２の磁界制御線がそれ
ぞれレイアウトされ、第１の磁界制御線同士および第２
の磁界制御線同士が接続される。
の両側に、第１の磁界制御線と第２の磁界制御線がそれ
ぞれレイアウトされ、第１の磁界制御線同士および第２
の磁界制御線同士が接続される。
したがって、先願回路のような引き出し部分（第５図
の参照）や迂回部分（第５図の参照）の発生が最小
限に抑えられる結果、磁界制御線を結ぶ配線長が短縮化
され、寄生インダクタンス成分を減少して回路動作の高
速化が図られる。
の参照）や迂回部分（第５図の参照）の発生が最小
限に抑えられる結果、磁界制御線を結ぶ配線長が短縮化
され、寄生インダクタンス成分を減少して回路動作の高
速化が図られる。
以下、本発明を図面に基づいて説明する。
第１図、第２図は本発明に係る超伝導回路の一実施例
を示す図である。
を示す図である。
第１図において、Ci（但しｉは11、22、……ｍ、以下
同様）は、ｍ個の基本回路であり、それぞれの基本回路
Ciは、３つのジョセフソン接合J1〜J3と、２つのインダ
クタンスL1、L2と、２つの磁界制御線L3、L4とを備える
とともに、１つのジョセフソン接合J1を共通にループ内
に含む２つの超伝導ループLPia、LPibを備える。
同様）は、ｍ個の基本回路であり、それぞれの基本回路
Ciは、３つのジョセフソン接合J1〜J3と、２つのインダ
クタンスL1、L2と、２つの磁界制御線L3、L4とを備える
とともに、１つのジョセフソン接合J1を共通にループ内
に含む２つの超伝導ループLPia、LPibを備える。
以下、J1を第１のジョセフソン接合、J2を第２のジョ
セフソン接合、J3を第３のジョセフソン接合、L1を第１
のインダクタンス、L2を第２のインダクタンス、L3を第
１の磁界制御線、L4を第２の磁界制御線、LPiaを第１の
超伝導ループ、LPibを第２の超伝導ループと呼ぶ。
セフソン接合、J3を第３のジョセフソン接合、L1を第１
のインダクタンス、L2を第２のインダクタンス、L3を第
１の磁界制御線、L4を第２の磁界制御線、LPiaを第１の
超伝導ループ、LPibを第２の超伝導ループと呼ぶ。
全ての基本回路は、バイアス電流源20とグランドとの
間に直列接続されており、また、基本回路Ciごとの第２
のジョセフソン接合J2と第３のジョセフソン接合J3は、
超伝導ループごとに第１のインダクタンスL1または第２
のインダクタンスL2を介して第１のジョセフソン接合J1
に並列接続されている。さらに、第１のインダクタンス
L1および第２のインダクタンスL2は、それぞれ第１の磁
界制御線L3および第２の磁界制御線L4に磁界結合され、
その結合の強さは、相互インダクタンスM1（＝ｒ・L1、
但しｒは結合係数）およびM2（＝ｒ・L2）で表される。
間に直列接続されており、また、基本回路Ciごとの第２
のジョセフソン接合J2と第３のジョセフソン接合J3は、
超伝導ループごとに第１のインダクタンスL1または第２
のインダクタンスL2を介して第１のジョセフソン接合J1
に並列接続されている。さらに、第１のインダクタンス
L1および第２のインダクタンスL2は、それぞれ第１の磁
界制御線L3および第２の磁界制御線L4に磁界結合され、
その結合の強さは、相互インダクタンスM1（＝ｒ・L1、
但しｒは結合係数）およびM2（＝ｒ・L2）で表される。
第１の磁界制御線L3と第２の磁界制御線L4の全てはそ
れぞれ第１の磁界制御線L3を含む第１のグループG1と、
第２の磁界制御線L4を含む第２のグループG2とに分けら
れている。そして、各グループ内の磁界制御線（L3また
はL4）を直列に接続するとともに、この実施例ではグル
ープG1、G2同士を直列に接続する。
れぞれ第１の磁界制御線L3を含む第１のグループG1と、
第２の磁界制御線L4を含む第２のグループG2とに分けら
れている。そして、各グループ内の磁界制御線（L3また
はL4）を直列に接続するとともに、この実施例ではグル
ープG1、G2同士を直列に接続する。
これら第１のグループG1および第２のグループG2は、
抵抗Rzとともに直列回路網を形成し、入力端子21とグラ
ンドとの間に挿入されたこの直列回路網に対して、前段
回路からの入力信号電流INが随時流し込まれる。
抵抗Rzとともに直列回路網を形成し、入力端子21とグラ
ンドとの間に挿入されたこの直列回路網に対して、前段
回路からの入力信号電流INが随時流し込まれる。
ここで、１つの基本回路Ciの基本動作を説明する。
バイアス電流源20からのバイアス電流Ibが基本回路Ci
に流し込まれると、このバイアス電流Ibは第１のジョセ
フソン接合J1、第２のジョセフソン接合J2、第３のジョ
セフソン接合J3に分流する。
に流し込まれると、このバイアス電流Ibは第１のジョセ
フソン接合J1、第２のジョセフソン接合J2、第３のジョ
セフソン接合J3に分流する。
今、全てのジョセフソン接合J1、J2、J3が超伝導状態
にあり、且つ、上記バイアス電流Ibの大きさがJ1、J2、
J3、L1、L2で構成される基本回路（３接合量子干渉素
子）の臨界電流Icmよりも小さい場合（Icm＝Ib＋ΔＩ、
ΔＩは電流差）、第１から第３のジョセフソン接合J1〜
J3全てはそのままの超伝導状態を維持し、したがって、
基本回路には両端電圧が生じないので、出力電圧OUTは
ほぼOVとなる。
にあり、且つ、上記バイアス電流Ibの大きさがJ1、J2、
J3、L1、L2で構成される基本回路（３接合量子干渉素
子）の臨界電流Icmよりも小さい場合（Icm＝Ib＋ΔＩ、
ΔＩは電流差）、第１から第３のジョセフソン接合J1〜
J3全てはそのままの超伝導状態を維持し、したがって、
基本回路には両端電圧が生じないので、出力電圧OUTは
ほぼOVとなる。
この状態で入力信号電流INを印加すると、相互インダ
クタンスM1、M2を通して、第１の超伝導ループLPiaと第
２の超伝導ループLPibに、周回電流が流れる。この周回
電流とバイアス電流によって与えられたJ1〜J3を流れる
電流が、J1〜J3のいずれかの臨界電流を越すと、その接
合は電圧状態にスイッチする。その結果バイアス電流は
J1、J2、J3の間で再配分され、残りの接合全てがスイッ
チする。
クタンスM1、M2を通して、第１の超伝導ループLPiaと第
２の超伝導ループLPibに、周回電流が流れる。この周回
電流とバイアス電流によって与えられたJ1〜J3を流れる
電流が、J1〜J3のいずれかの臨界電流を越すと、その接
合は電圧状態にスイッチする。その結果バイアス電流は
J1、J2、J3の間で再配分され、残りの接合全てがスイッ
チする。
これにより、超伝導材料によって決まる所定の電圧
（例えばNbの場合3mV）が基本回路Ciごとに発生し、こ
の3mVを基本回路Ciの数（ｍ）だけ昇圧した電圧が出力
電圧OUTとして取り出される。
（例えばNbの場合3mV）が基本回路Ciごとに発生し、こ
の3mVを基本回路Ciの数（ｍ）だけ昇圧した電圧が出力
電圧OUTとして取り出される。
ところで、本実施例における回路構成のポイントは
「第１の磁界制御線L3同士を直列接続するとともに、第
２の磁界制御線L4同士を直列接続すること」にある。こ
うすることによって以下に説明するように、磁界制御線
を結ぶ実配線長を短縮化でき、寄生インダクタンス成分
を減少することができる。
「第１の磁界制御線L3同士を直列接続するとともに、第
２の磁界制御線L4同士を直列接続すること」にある。こ
うすることによって以下に説明するように、磁界制御線
を結ぶ実配線長を短縮化でき、寄生インダクタンス成分
を減少することができる。
すなわち、第２図は第１図の回路図に対応するレイア
ウト図であり、図中、開放端が上または下向きのコの字
状のものは、基本回路Ciごとの第１および第２のインダ
クタンス（L1、L2）用の配線（以下、配線22）であり、
丸印はジョセフソン接合（J1〜J3）である。また、配線
22に沿って重なり合う部分の配線（以下、重合配線23）
は、第１および第２の磁界制御線（L3、L4）である。
ウト図であり、図中、開放端が上または下向きのコの字
状のものは、基本回路Ciごとの第１および第２のインダ
クタンス（L1、L2）用の配線（以下、配線22）であり、
丸印はジョセフソン接合（J1〜J3）である。また、配線
22に沿って重なり合う部分の配線（以下、重合配線23）
は、第１および第２の磁界制御線（L3、L4）である。
基本回路Ciごとの重合配線23は、多数の接続配線24を
介して接続されており、接続の規則は、前述のポイント
「第１の磁界制御線L3同士を直列接続するとともに、第
２の磁界制御線L4同士を直列接続すること」を適用す
る。
介して接続されており、接続の規則は、前述のポイント
「第１の磁界制御線L3同士を直列接続するとともに、第
２の磁界制御線L4同士を直列接続すること」を適用す
る。
入力端子21と抵抗Rzの間を結ぶ入力信号電流伝達経路
（破線部分）は、入力端子21側から順次、 基本回路C11の配線22の「左半分」、 基本回路C12の配線22の「左半分」、 ………… 基本回路Cmの配線22の「左半分」、 を通過した後、 基本回路Cmの配線22の「右半分」、 基本回路C12の配線22の「右半分」、 ………… 基本回路C11配線22の「右半分」、 を通過して抵抗Rzに至る。
（破線部分）は、入力端子21側から順次、 基本回路C11の配線22の「左半分」、 基本回路C12の配線22の「左半分」、 ………… 基本回路Cmの配線22の「左半分」、 を通過した後、 基本回路Cmの配線22の「右半分」、 基本回路C12の配線22の「右半分」、 ………… 基本回路C11配線22の「右半分」、 を通過して抵抗Rzに至る。
したがって、基本回路Ci間の接続配線24が、図面の上
下方向にレイアウトされ、最短距離となるので、入力信
号電流伝達経路の全長を短縮化でき、入力端子21と抵抗
Rzとの間の寄生インダクタンス成分を減少することがで
きる。
下方向にレイアウトされ、最短距離となるので、入力信
号電流伝達経路の全長を短縮化でき、入力端子21と抵抗
Rzとの間の寄生インダクタンス成分を減少することがで
きる。
その結果、入力信号電流の変化（di/dt）を急峻にす
ることができ、各基本回路Ciの応答性を向上して回路動
作を高速化することができる。
ることができ、各基本回路Ciの応答性を向上して回路動
作を高速化することができる。
なお、上記実施例では、ｍ個の基本回路を１列に並べ
ているが、これに限らず複数列であってもよい。
ているが、これに限らず複数列であってもよい。
また、上記実施例では、第１の磁界制御線L3のグルー
プ（G1）と第２の磁界制御線L4のグループ（G2）とを
「直列接続」しているが、例えば、第３図に示すよう
に、第１の磁界制御線L23のグループ（G11）と第２の磁
界制御線L24のグループ（G12）とを「並列接続」しても
よい。なお、第３図において、Rz11は第１グループG11
の抵抗、Rz12は第２グループG12の抵抗である。
プ（G1）と第２の磁界制御線L4のグループ（G2）とを
「直列接続」しているが、例えば、第３図に示すよう
に、第１の磁界制御線L23のグループ（G11）と第２の磁
界制御線L24のグループ（G12）とを「並列接続」しても
よい。なお、第３図において、Rz11は第１グループG11
の抵抗、Rz12は第２グループG12の抵抗である。
こうすると、各グループごとに流れる入力信号電流が
「直列接続」のものに比べて半減するが、一方で、グル
ープ当たりのインダクタンス成分を半減できるメリット
が生じ、一層の回路動作の高速化を図ることができる。
「直列接続」のものに比べて半減するが、一方で、グル
ープ当たりのインダクタンス成分を半減できるメリット
が生じ、一層の回路動作の高速化を図ることができる。
本発明によれば、各基本回路の第１の磁界制御線同士
および第２の磁界制御線同士を直列接続したので、磁界
制御線を結ぶ配線長を短縮化でき、寄生インダクタンス
成分を減少して回路動作を高速化することができる。
および第２の磁界制御線同士を直列接続したので、磁界
制御線を結ぶ配線長を短縮化でき、寄生インダクタンス
成分を減少して回路動作を高速化することができる。
第１、２図は本発明に係る超伝導回路の一実施例を示す
図であり、 第１図はその回路図、 第２図はそのレイアウト図、 第３図は本発明に係る超伝導回路の他の実施例を示すそ
の回路図、 第４、５図は従来例を示す図であり、 第４図はその回路図、 第５図はそのレイアウト図である。 C11〜Cm……基本回路、J1……第１のジョセフソン接
合、J2……第２のジョセフソン接合、J3……第３のジョ
セフソン接合、L1……第１のインダクタンス、L2……第
２のインダクタンス、L3……第１の磁界制御線、L4……
第２の磁界制御線、LPia……第１の超伝導ループ、LPib
……第２の超伝導ループ。
図であり、 第１図はその回路図、 第２図はそのレイアウト図、 第３図は本発明に係る超伝導回路の他の実施例を示すそ
の回路図、 第４、５図は従来例を示す図であり、 第４図はその回路図、 第５図はそのレイアウト図である。 C11〜Cm……基本回路、J1……第１のジョセフソン接
合、J2……第２のジョセフソン接合、J3……第３のジョ
セフソン接合、L1……第１のインダクタンス、L2……第
２のインダクタンス、L3……第１の磁界制御線、L4……
第２の磁界制御線、LPia……第１の超伝導ループ、LPib
……第２の超伝導ループ。
Claims (1)
- 【請求項１】１つの基本回路が、 第１のジョセフソン接合、第２のジョセフソン接合およ
び第１のインダクタンスをループ状に接続した第１の超
伝導ループと、 前記第１のジョセフソン接合、第３のジョセフソン接合
および第２のインダクタンスをループ状に接続した第２
の超伝導ループと、 前記第１のインダクタンスに磁界結合する第１の磁界制
御線と、 前記第２のインダクタンスに磁界結合する第２の磁界制
御線と、を含み、 各基本回路の第１のジョセフソン接合同士を直列接続す
る超伝導回路であって、 各基本回路の第１の磁界制御線同士および第２の磁界制
御線同士を直列接続したことを特徴とする超伝導回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2273900A JP2856535B2 (ja) | 1990-10-12 | 1990-10-12 | 超伝導回路 |
| EP91101470A EP0441299B1 (en) | 1990-02-06 | 1991-02-04 | Superconducting circuit having an output conversion circuit |
| DE69123161T DE69123161T2 (de) | 1990-02-06 | 1991-02-04 | Supraleitende Schaltung mit einer Ausgangsumwandlungsschaltung |
| US07/651,528 US5099152A (en) | 1990-02-06 | 1991-02-06 | Superconducting circuit having an output conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2273900A JP2856535B2 (ja) | 1990-10-12 | 1990-10-12 | 超伝導回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150412A JPH04150412A (ja) | 1992-05-22 |
| JP2856535B2 true JP2856535B2 (ja) | 1999-02-10 |
Family
ID=17534139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2273900A Expired - Fee Related JP2856535B2 (ja) | 1990-02-06 | 1990-10-12 | 超伝導回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856535B2 (ja) |
-
1990
- 1990-10-12 JP JP2273900A patent/JP2856535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150412A (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US4275314A (en) | Josephson Atto-Weber switch | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
| JP2001345488A5 (ja) | ||
| US4672244A (en) | Josephson logic integrated circuit | |
| JP2856535B2 (ja) | 超伝導回路 | |
| JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
| JPS59139728A (ja) | 超伝導磁束量子論理回路 | |
| JP4374092B2 (ja) | 超伝導接合及び超伝導回路 | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| US4400631A (en) | High current gain Josephson junction circuit | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| US5336941A (en) | Superconducting circuit and method for driving the same | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| Crane et al. | Design of an all-magnetic computing system: part I-circuit design | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH0445612A (ja) | ジョセフソン論理回路 | |
| JPS5888933A (ja) | 超電導ル−プ論理回路 | |
| JPS6157738B2 (ja) | ||
| JP2692178B2 (ja) | 超伝導薄膜コイル | |
| JPH0279481A (ja) | 磁束量子論理素子 | |
| JPH0435074A (ja) | 超伝導回路内磁束トラップ解除装置 | |
| JPH04291508A (ja) | ジョセフソン発振回路およびジョセフソン論理回路 | |
| JPH01173676A (ja) | 磁束量子素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |