DE69123161T2

DE69123161T2 - Supraleitende Schaltung mit einer Ausgangsumwandlungsschaltung

Info

Publication number: DE69123161T2
Application number: DE69123161T
Authority: DE
Inventors: Hideo Suzuki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-02-06
Filing date: 1991-02-04
Publication date: 1997-03-13
Anticipated expiration: 2011-02-05
Also published as: US5099152A; EP0441299B1; DE69123161D1; EP0441299A3; EP0441299A2

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein supraleitende Schaltungen mit Josephson-Vorrichtungen und betrifft spezieller eine supraleitende Schaltung, die eine Ausgangs-Umsetzschaltung enthält, um eine Ausgangsgröße der supraleitenden Schaltung in ein Signal umzusetzen, welches für die Verwendung in einem Halbleiterprozessor geeignet ist.
Supraleitende Schaltungen, die Josephson-Vorrichtungen verwenden, erzeugen im allgemeinen logische Ausgangssignale mit einer logischen Amplitude, die durch die Spaltenergie bestimmt ist, welche dem Material zueigen ist, das für den Josephson-Übergang verwendet wird. Wenn Niob (Nb) verwendet ist, das ein typisches Material für den Josephson-Übergang für diesen Zweck darstellt, wird eine logische Amplitude von ca. 3 mV erhalten. Obwohl diese kleine logische Amplitude dafür vorteilhaft sein kann, um den Energieverbrauch zu reduzieren, so ist der Pegel dieser logischen Amplitude zu klein, um Halbleiterschaltungen zu treiben, die in einer Raumtemperaturumgebung arbeiten. Es sei darauf hingewiesen, daß Josephson-Schaltungen eine extrem niedrige Temperaturumgebung für den Betrieb benötigen und es wird für diesen Zweck ein Niedrigtemperaturbehälter, der ein Kühlmedium, wie beispielsweise flüssiges Helium enthält, dafür verwendet, um die Josephson-Schaltungen aufzunehmen. Es ist somit eine verarbeitende Schaltung, die in einer Umgebung mit Raumtemperatur arbeitet, wesentlich, um die Ausgangsgröße von Josephson-Prozessoren aufzunehmen und zu verarbeiten. Im allgemeinen ist eine logische Amplitude von ca. mehreren hundert Millivolt für eine solche verarbeitende Schaltung erforderlich. Wenn beispielsweise eine CMOS-Vorrichtung für diesen Zweck verwendet wird, liegt die erforderliche logische Amplitude zum Treiben der CMOS-Vorrichtung bei ca. 1,5 Volt. Wenn andererseits ein GaAs FET verwendet wird, liegt die bevorzugte logische Amplitude bei ca. 800 mV. Wenn ein Bipolar-Transistor verwendet wird, liegt die bevorzugte logische Amplitude bei ca. 400 mV.
Wenn somit der Josephson-Prozessor die Ausgangsgröße direkt diesen verarbeitenden Halbleiterschaltungen zuführt, können die verarbeitenden Halbleiterschaltungen nicht richtig arbeiten oder überhaupt nicht arbeiten. Selbst wenn sie richtig arbeiten, ist ein solches System extrem verletzbar gegenüber externer Störsignale. Es besteht somit ein starkes Bedürfnis nach einem supraleitenden Ausgabetreiber, der die Fähigkeit besitzt, in einer Umgebung mit niedriger Temperatur zu arbeiten, und zwar zusammen mit dem Josephson-Prozessor als ein Teil der integrierten Josephson-Schaltung, um die logische Amplitude des Josephson-Prozessors auf einen Pegel umzusetzen, der für eine Verarbeitung durch Halbleiterschaltungen geeignet ist.
Fig. 1 zeigt einen herkömmlichen supraleitenden Ausgabetreiber 10, der in der japanischen offengelegten Patentanmeldung Nr. 61-171551 vorgeschlagen ist. Gemäß Fig. 1 umfaßt die Schaltung eine erste Übergangs-(junctions)Gruppe 11, die eine Vielzahl von Josephson-Übergängen J11, J12, ..., J1n enthält, die in Reihe geschaltet sind, umfaßt eine zweite Übergangsgruppe (12), die eine Vielzahl von Josephson-Übergängen J21, J22, ... enthält, einen ersten Widerstand R1, der in Reihe mit der ersten Übergangsgruppe 11 geschaltet ist, und einen zweiten Widerstand R2, der identisch mit dem ersten Widerstand R13 ist und in Reihe mit der zweiten Übergangsgruppe 12 geschaltet ist, wobei die Übergangsgruppe 11 und der Widerstand R1 einen ersten Zweig einer Brückenschaltung bilden und die Übergangsgruppe 12 und der Widerstand R2 einen zweiten Zweig der Brückenschaltung bilden. Der Treiber 10 wird mit einem Treiberstrom Ib an einem Anschluß PVcc injiziert, der mit einem neutralen Verbindungspunkt der Brücke verbunden ist und die Josephson- Übergänge in den Übergangsgruppen 11 und 12 besitzen oder führen einen kritischen Strom Is, der in jedem Josephson- Übergang identisch ist.
Im Betrieb wird der Vorspannstrom Ib, der an dem Anschluß PVcc zugeführt wird, aufgeteilt und wird veranlaßt, durch den ersten und den zweiten Zweig mit einer Größe zu fließen, die in dem ersten und zweiten Zweig identisch ist. Es fließt somit ein Strom Ib/2 durch den ersten und den zweiten Zweig. Solange als der Strom Ib/2 kleiner ist als der kritische Strom der Josephson-Übergänge, die in dem Zweig enthalten sind, behalten die Übergangsgruppen 11 und 12 den supraleitenden Zustand bei.
Wenn ein Eingangsstrom Iin in diesem Zustand an einen Eingangsanschluß Pin zugeführt wird, der mit einem Verbindungspunkt zwischen der Übergangsgruppe 11 und dem Widerstand R1 angeschlossen ist, fließt der Strom Iin durch einen Pfad, der in Fig. 1 durch eine strichlierte Linie angezeigt ist und ferner fließt ein Strom mit der Größe von Iin/2 + Ib/2 durch den zweiten Zweig, während ein Strom mit der Größe von -Iin/2 + Ib/2 durch den ersten Zweig fließt. Somit übersteigt die Größe Iin/2 + 1b12 in dem zweiten Zweig den kritischen Strom von wenigstens einigen der Josephson-Übergänge (junctions) in der zweiten Übergangsgruppe 12, diese Josephson-Übergänge erfahren einen Übergang in den endgültigen Spannungszustand und es erscheint in dem zweiten Zweig ein Widerstand. Als Antwort auf das Erscheinen des Widerstandes wird der Treiberstrom Ib/2, der bisher durch den zweiten Zweig geflossen ist, nun in den ersten Zweig abgelenkt. Dadurch erfolgt ein Überschwingen des Stromes Ib, der durch die erste Übergangsgruppe 11 fließt und es werden die Josephson-Übergänge J11 - J1n in der ersten Gruppe 11 alle in den begrenzten Spannungszustand geschaltet. Ferner werden im Ansprechen auf das Schalten der Josephson-Übergänge J11 - J1n alle Josephson-Übergänge J21 - J2n in den begrenzten Spannungszustand geschaltet und es erscheint eine Spannung, die der Zahl der Stufen der Josephson-Übergänge, multipliziert mit dem Energiespalt jedes Josephson-Übergangs entspricht, an einem Ausgangsanschluß Pout, der an den Verbindungspunkt zwischen dem Widerstand R2 und der zweiten Übergangsgruppe 12 angeschlossen ist.
Die Fig. 2(A) - 2(F) zeigen den oben beschriebenen Betrieb, wobei Fig. 2(A) die Parameter in der Schaltung von Fig. 1 definiert und wobei die Fig. 2(B) - 2(F) Wellenformen zeigen, die in Entsprechung zu dem vorausgehend erläuterten Betrieb auftreten.
Mit dem Ansteigen des Eingangsstromes Iin an dem Eingangsanschluß Pin, wie in Fig. 2(B) gezeigt ist, nimmt der Strom IR, der durch den zweiten Zweig fließt, zu und einige der Josephson-Übergänge beginnen, in den begrenzten Spannungszustand mit einer Zeitsteuerung umgeschaltet zu werden, die mit T1 angegeben ist. Nach der Zeitsteuerung bzw. dem zeitlichen Verlauf T1 fällt der Strom IR scharf ab, während der Strom IL, der durch den ersten Zweig fließt, eine Anhebung erfährt, und zwar in einem Zeitbereich T2, wie in Fig. 2(D) gezeigt ist. In Einklang mit der Anhebung des Stromes IL erfährt der Strom IR1, der durch den ersten Widerstand R1 fließt, ein entsprechendes Maximum, wie in Fig. 2E gezeigt ist Entsprechend der Anhebung des Stromes IL bewirken alle Josephson-Übergänge in dem ersten Zweig einen Schaltvorgang in dem begrenzten Spannungsbereich und der Strom IR nimmt erneut zu, wie dies durch eine große Spitze im Zeitbereich T3 in Fig. 2(B) gezeigt ist. Dadurch erfahren alle Josephson-Übergänge in dem zweiten Zweig ein Umschalten in den begrenzten Spannungszustand und die Ausgangsspannung, die der Spaltspannung entspricht, multipliziert mit der Anzahl der in Reihe geschalteten Josephson-Übergänge, erscheint an dem Ausgangsanschluß Pout. Als Antwort darauf nimmt der Ausgangsstrom IRL zu einer Last RLD zu, wie in Fig. 2(F) gezeigt ist.
Bei diesem herkömmlichen Treiber besteht jedoch ein Problem, wenn eine verarbeitende Halbleiterschaltung an den Ausgangsanschluß Pout angeschaltet wird, dahingehend, daß der Strom IL oder IR, der ein Schalten der Josephson- Übergänge bewirken soll, zu der Halbleiterschaltung hin abgelenkt wird, welche die Last RLD bildet, und zwar aufgrund der niedrigen Eingangsimpedanz der Halbleiterschaltungen. Es sei darauf hingewiesen, daß ein solcher Abfall oder Verlust des Stromes in der Brückenschaltung zu der Zeit T2 oder T3 entsprechend dem Übergang der Josephson-Übergänge, eine Betriebs-Unstabilität des Ausgangstreibers verursacht. Es existiert ferner ein anderes Problem, welches durch die große Zahl von Josephson-Übergängen hervorgerufen wird, die in Reihe geschaltet sind, dahingehend, daß das erwartete Überschwingen des Stromes zu der Zeit T2 oder T3 nicht mit ausreichender Größe auftreten kann, wenn eine große Zahl von Josephson-Übergängen vorhanden ist und eine entsprechend große Zahl von unvorhersagbaren parasitären Induktivitäten in dem ersten und zweiten Zweig vorhanden ist. Somit ist die herkömmliche Schaltung nach Fig. 1 mit einem Problem einer unzureichenden Zuverlässigkeit behaftet.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine allgemeine Aufgabe der vorliegenden Erfindung, eine neuartige und nützliche supraleitende Schaltung zu schaffen, bei der die zuvor erläuterten Probleme beseitigt sind.
Ein anderes und spezifischeres Ziel der vorliegenden Erfindung besteht darin, eine supraleitende Schaltung zu schaffen, die eine Ausgangstreiberschaltung besitzt, um die logische Amplitude der Ausgangsgröße der supraleitenden Schaltung zu vergrößern, wodurch die Zuverlässigkeit in der Betriebsweise der Ausgangstreiberschaltung verbessert wird.
Ein anderes Ziel der vorliegenden Erfindung besteht darin, eine supraleitende Schaltung zu schaffen, die einen Josephson-Prozessor umfaßt, um eine vorbestimmte logische Operation auszuführen und eine Ausgangstreiberschaltung umfaßt, die mit einem logischen Ausgangssignal des Josephson-Prozessors beschickt wird, um ein Ausgangssignal mit einer vergrößerten logischen Amplitude zu erzeugen, wobei die Ausgangstreiberschaltung eine Spannungsmultiplizierschaltung enthält, die mit dem logischen Ausgangssignal von dem Josephson-Prozessor beschickt wird, um die logische Amplitude desselben zu multiplizieren, wobei die Spannungsmultiplizierschaltung einen oder mehrere Josephson-Übergänge enthält und eine Impedanz-Umsetzschaltung enthält, mit einem Eingangsanschluß, der mit der Ausgangstreiberschaltung verbunden ist, um das Ausgangssignal für die Spannungsmultiplizierschaltung zu empfangen, wobei die Impedanz-Umsetzschaltung eine hohe Impedanz besitzt, derart, daß der Betrieb der Spannungsmultiplizierschaltung nicht durch den Strom beeinflußt wird, der zu der Impedanz-Umsetzschaltung fließt.
Gemäß der vorliegenden Erfindung wird eine große Ausgangsspannung, die dafür ausreichend ist, um eine Halbleiterschaltung zu treiben, von der Impedanz-Umsetzschaltung erhalten, ohne dabei eine nachteilige Beeinflussung des Betriebes der Multiplizierschaltung zu verursachen. Dadurch kann eine zuverlässige Umsetzung der Spannung erzielt werden.
Andere Gegenstände und weitere Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltungsdiagramm, welches die Konstruktion einer herkömmlichen Ausgangstreiberschaltung zeigt, die dazu verwendet wird, um die logische Amplitude eines Josephson-Prozessors umzusetzen;
Fig. 2(A) -2(F) sind Diagramme, welche die Definition von Parametern in der Schaltung von Fig. 1 (Fig. 2(A)) und verschiedene Übergangseigenschaften (Fig. 2(B) -2(F)) der Schaltung von Fig. 1 zeigen;
Fig. 3 ist ein Diagramm, welches die Gesamtkonstruktion der supraleitenden Schaltung gemäß der vorliegenden Erfindung zeigt;
Fig. 4 ist ein Schaltungsdiagramm, welches einen Spannungsmultiplizierabschnitt der supraleitenden Schaltung von Fig. 3 gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 ist ein Diagramm, welches die Schwellenwertcharakteristik der Schaltung von Fig. 4 zeigt;
Fig. 6(A) und 6(B) jeweils Diagramme sind, die ein Schaltungsdiagramm eines grundlegenden Teiles des Spannungsmultiplizierteiles von Fig. 4 zeigen, der gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ausgelegt ist, und ein Diagramm, welches die Schwellenwerteigenschaft des Spannungsmultiplizierteils der zweiten Ausführungsform zeigt;
Fig. 7 ist ein Schaltungsdiagramm ähnlich Fig. 4, welches eine dritte Ausführungsform der vorliegenden Erfindung entsprechend einer Modifikation der ersten Ausführungsform der Schaltung von Fig. 4 zeigt;
Fig. 8 ist ein Schaltungsdiagramm ähnlich Fig. 4, welches eine vierte Ausführungsform der vorliegenden Erfindung zeigt, entsprechend einer anderen Modifikation der ersten Ausführungsform der Schaltung von Fig. 4;
Fig. 9 ist ein Schaltungsdiagramm, welches den Spannungsmultiplizierteil gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 10 ist ein Diagramm, welches ein Layout-Muster des Spannungsmultiplizierteiles zeigt, der in der Schaltung von Fig. 4 verwendet wird;
Fig. 11 ist ein Diagramm ähnlich Fig. 10, welches einen Spannungsmultiplizierteil der Schaltung von Fig. 9 zeigt;
Fig. 12 ist ein Schaltungsdiagramm, welches den Spannungsmultiplizierteil gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 13 ist ein Layout-Muster der Spannungsmultiplizierschaltung von Fig. 11;
Fig. 14 zeigt ein Schaltungsdiagramm, welches eine siebte Ausführungsform der vorliegenden Erfindung entsprechend einer Modifikation der Spannungsmultiplizierschaltung von 12 veranschaulicht;
Fig. 15 zeigt ein Schaltungsdiagramm, welches eine achte Ausführungsform der vorliegenden Erfindung hinsichtlich des Impedanzumsetzteiles der Schaltung von Fig. 3 veranschaulicht;
Fig. 16 ist ein Schaltungsdiagramm, welches eine neunte Ausführungsform der vorliegenden Erfindung ebenfalls in Verbindung mit dem Impedanz-Umsetzteil von Fig. 3 zeigt; und
Fig. 17 ist ein Schaltungsdiagramm, welches eine zehnte Ausführungsform der vorliegenden Erfindung ebenfalls in Verbindung mit dem Impedanz-Umsetzteil zeigt.

DETAILLIERTE BESCHREIBUNG

Fig. 3 zeigt die allgemeine Konstruktion einer supraleitenden Schaltung 1 gemäß der vorliegenden Erfindung. Gemäß Fig. 3 umfaßt die supraleitende Schaltung 1 einen Josephson-Prozessor 2, um eine logische Operation auszuführen und um ein logisches Ausgangssignal mit einer ersten kleinen logischen Amplitude zu erzeugen, die den Josephson-Vorrichtungen eigen ist, eine Spannungsmultiplizierschaltung 3, die mit dem logischen Ausgangssignal des Josephson-Prozessors 2 beschickt wird, um ein logisches Ausgangssignal mit einer erhöhten logischen Amplitude abhängig von dem logischen Ausgangssignal des Josephson- Prozessors 2 zu erzeugen, und enthält eine Impedanz-Umsetzschaltung 4, die an die Spannungsmultiplizierschaltung 3 angeschlossen ist, um den Betrieb der Spannungsmultiplizierschaltung 3 zu stabilisieren. Es sei darauf hingewiesen, daß der Josephson-Prozessor 2, die Spannungsmultiplizierschaltung 3 und die Impedanz-Umsetzschaltung 4 alle in einem Kühlbehälter (nicht gezeigt) aufgenommen sind, um die Josephson-Übergänge aufrechtzuerhalten, die in der supraleitenden Schaltung 1 in dem supraleitenden Zustand verwendet werden.
Die Ausgangsgröße der Impedanz-Umsetzschaltung 4 wird dann einer verarbeitenden Halbleiterschaltung 5 zugeführt, die außerhalb des Kühlbehältnisses vorgesehen sein kann. Dadurch bilden die Spannungsmultiplizierschaltung 3 und die Impedanz-Umsetzschaltung 4 eine Ausgangstreiberschaltung 1', welche die Ausgangsgröße des Josephson-Prozessors 2 in ein Signal umsetzt, welches für eine Verarbeitung durch die verarbeitende Halbleiterschaltung 5 geeignet ist. Die Impedanz-Umsetzschaltung 4 besitzt eine hohe Eingangsimpedanz in solcher Weise, daß der Betrieb der Spannungsmultiplizierschaltung 3 nicht durch die Ableitung des Stromes zu der verarbeitenden Halbleiterschaltung beeinflußt wird.
Fig. 4 zeigt die detaillierte Konstruktion der Ausgangstreiberschaltung 1', speziell der Spannungsmultiplizierschaltung 3 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. In Fig. 4 als auch in den Fig. 7 und 8, die an späterer Stelle zu beschreiben sind, sind der Josephson-Prozessor 2, die Impedanz-Umsetzschaltung 4 und die verarbeitende Halbleiterschaltung 5 lediglich schematisch dargestellt. Die Konstruktion der Impedanz-Umsetzschaltung 4 soll an späterer Stelle im Detail beschrieben werden. Der Josephson-Prozessor kann beispielsweise die bekannte Konstruktion des IIR-Filters haben und enthält eine oder mehrere Josephson-Vorrichtungen, die schematisch mit J angezeigt sind. Ferner kann die verarbeitende Halbleiterschaltung 5 irgendeine bekannte Konstruktion aufweisen und wird gewöhnlich mit logischen Eingangssignalen über Koaxialkabel 8 mit niedriger Impedanz versorgt.
Gemäß Fig. 4 enthält die Spannungsmultiplizierschaltung 3 eine Anzahl von Josephson-Interferometer-logischen Gattern (JIL) 6 und 6', von denen jedes zwei Induktanzen La und Lb enthält, die in Reihe geschaltet sind, und drei Josephson-Übergänge (junctions) Ja, Jb und Jc, die parallel geschaltet sind. Genauer gesagt, besitzt jedes JIL-Gatter 6 die Induktanzen La und Lb, wobei jeweilige erste Enden miteinander verbunden sind, um einen mittleren Verbindungspunkt zu bilden und wobei ein Vorspannstrom IB von einem Anschluß P1 dem mittleren Anschlußpunkt über einen Widerstand Rs zugeführt wird. Ferner besitzt der Josephson-Übergang Jb ein erstes Ende, welches mit dem mittleren Verbindungspunkt verbunden ist, der Josephson-Übergang Ja besitzt ein erstes Ende, welches mit einem zweiten gegenüberliegenden Ende der Induktanz La verbunden ist, und der Josephson-Übergang Jc besitzt ein erstes Ende, welches ebenfalls mit einem zweiten Ende der Induktanz Lb verbunden ist. Ferner besitzt jeder Josephson-Übergang Ja, Jb und Jc ein zweites Ende, die miteinander verbunden sind, um die supraleitenden Interferometer zu bilden.
Das JIL-Gatter 6', welches dem zuvor genannten JIL-Gatter 6 am nächsten liegt, besitzt eine Konstruktion identisch mit derjenigen des JIL-Gatters 6 mit der Ausnahme, daß die zweite Enden der Josephson-Übergänge Ja - Jc gemeinsam mit den Josephson-Übergängen Ja - Jc des JIL-Gatters 6 verwendet werden und daß der Vorspannstrom von dem JIL-Gatter 6 über die Josephson-Übergänge Ja - Jc zugeführt wird. Somit sind das JIL-Gatter 6 und das JIL-Gatter 6' so angeordnet, um ein Paar zu bilden, und es wird der Vorspannstrom Ib zu dem nächsten Paar über den mittleren Anschluß des JIL-Gatters 6' weitergeleitet. Die Josephson- Übergänge Ja - Jc können dadurch gebildet werden, indem ein dünner Film aus Aluminiumoxid (AlOx) durch ein Paar von Nb supraleitenden Schichten in der üblichen Weise eingefaßt oder eingeschlossen ist.
Die JIL-Gatter 6 und 6' in Fig. 4 (34 für alle in dem veranschaulichten Beispiel) sind magnetisch mit einer externen Steuerleitung 1 gekoppelt, die sich von einem Ausgangsanschluß des Josephson-Prozessors 2 aus erstreckt und über einen Lastwiderstand RL geerdet ist, wobei die Steuerleitung 1 eine Anzahl von Induktanzen enthält, von denen jede aus einem Paar von Induktanzen LA und LB besteht, derart, daß die Induktanzen in Reihe entsprechend den JIL- Gattern 6 und 6' geschaltet sind. Somit sind in jedem Paar der JIL-Gatter, die durch die Gatter 6 und 6' geformt sind, die Induktanzen La der JIL-Gatter 6 und 6' magnetisch mit den Induktanzen LA gekoppelt und die Induktanzen Lb der JIL-Gatter 6 und 6' sind mit den Induktanzen LB magnetisch gekoppelt.
Fig. 5 zeigt die statische Eigenschaft der JIL- Gatter 6 und 6' für den Fall, daß die Josephson-Übergänge Ja und Jc den kritischen Strom von 0,1 mA führen, der Josephson-Übergang Jb den kritischen Strom von 0,2 mA führt und die Induktanzen La und Lb beide einen Induktanzwert von 3,4 pH haben. Es sei darauf hingewiesen, daß diese Zeichnung den kritischen Strom 10 des Gatters 6 oder 6' als eine Funktion des Stromes Ic aufzeigt, der durch die Steuerleitung 1 fliegt. Es sei ferner darauf hingewiesen, daß der maximale kritische Vorspannstrom IoM, der zugeführt werden kann, ohne den Übergang der JIL-Gatter zu induzieren, einen Wert von ca. 0,4 mA erreicht, und zwar mit der vorangegangen geschilderten Einstellung der Parameter.
Wie in Fig. 5 gezeigt ist, erscheinen vier bestimmte Modi "00," "01," "10" und "11,", wobei der Modus "00" dem Fall entspricht, bei dem kein Flußquantum in dem JIL-Gatter 6 oder 6' gespeichert ist und dem logischen Wert "0." entspricht. Andererseits entspricht der Modus "01" und der Modus "10," dem Fall, bei dem ein Flußquantum in einer der ersten supraleitenden Schleifen gespeichert ist, die in dem JIL-Gatter 6 oder 6' gebildet ist, und zwar durch die Induktanz La und die Josephson-Übergänge Ja und Jb, oder in der zweiten supraleitenden Schleife, die in dem gleichen JIL-Gatter durch die Induktanz Lb und die Josephson-Übergänge Jb und Jc gebildet ist. Ferner stellt der Modus "11" die Eigenschaft für den Fall dar, bei dem sowohl die erste als auch die zweite supraleitende Schleife ein Flußquantum speichern. Es sei erwähnt, daß die in Fig. 5 gestrichelt gezeichnete Zone diejenige Zone anzeigt, in der die Josephson-Übergänge, welche das JIL-Gatter bilden, den Übergang in den begrenzten Spannungszustand verursachen. Diese Zone entspricht einem logischen Wert "1.".
Im Betrieb wird der Vorspannstrom IB auf einen Wert, wie beispielsweise den Wert IB1, der in Fig. 5 gezeigt ist, eingestellt, wobei der Wert IB1 so bestimmt ist, um keinen Übergang in den begrenzten Spannungszustand zu verursachen, wenn kein Eingangsstrom Ic auf der Leitung 1 vorhanden ist. Dadurch wird jedes JIL-Gatter in der Spannungsmultiplizierschaltung 3 zu Beginn in dem supraleitenden Zustand gehalten.
Wenn auf der Leitung 1 andererseits ein ankommender Strom Ic auftritt, erfahren die Josephson-Übergänge in dem JIL-Gatter 6 oder 6' einen Übergang in den begrenzten Spannungszustand entsprechend dem Fall, wenn der Strom Ic einen Schwellenwert Ic1 überschreitet, der durch die charakteristische Kurve als eine Funktion des Eingangsstromes Ic auf der Leitung 1 bestimmt ist. Bei der Schaltung 3, in der eine große Anzahl von JIL-Gattern in Reihe geschaltet ist, bewirkt das Gatter, welches den kleinsten Ic1-Wert hat, den Übergang, auf den zuerst andere JIL-Gatter folgen. Es sei darauf hingewiesen, daß sie Spannungsmultiplizierschaltung 3 ein Ausgangssignal auf einer Leitung 11 erzeugt, die mit dem Widerstand Rs verbunden ist, und zwar als eine Spannung, die der Summe aus den Spannungen entspricht, die in jedem JIL-Gatter erscheint. Die Größe der in dieser Weise auf der Leitung 11 erhaltenen Spannung für den logischen Wert "1" des Ausgangssignals des Josephson- Prozessors 2 kann ca. 100 mV betragen. Die Ausgangsspannung für den logischen Wert "0" ist natürlich Null entsprechend dem supraleitenden Zustand der JIL-Gatter.
Die auf diese Weise erhaltene Spannungsmultiplizierschaltung 3 besitzt verschiedene Vorteile, wie beispielsweise eine große Ausgangsspannung, einen zuverlässigen Betrieb, einfache Zunahme oder Abnahme der Anzahl der JIL-Gatter 6 und 6' und ähnliches. Es sei darauf hingewiesen, daß eine solche Anderung in der Anzahl der JIL-Gatter in einfacher Weise erreicht werden kann, da die Zufuhr des Eingangsstromes Ic zu jedem der JIL-Gatter mit Hilfe einer einzelnen Steuerleitung 1 bewerkstelligt wird, die magnetisch an alle JIL-Gatter in Reihe gekoppelt ist. Wenn die Zufuhr der logischen Signale zu den JIL-Gattern durch die parallele Fan-out-Konstruktion der Leitung 1 erreicht wird, ändert sich andererseits der Strom, der jedem der JIL-Gatter zugeführt wird, abhängig von der Zahl der involvierten JIL-Gatter und es ist somit nicht einfach, die Zahl der JIL-Gatter zu ändern und damit die Größe der Spannungsverstärkung zu ändern.
Die Fig. 6(A) und 6(B) zeigen eine zweite Ausführungsform der vorliegenden Erfindung, wobei die JIL-Gatter 6 und 6' von Fig. 4 durch die JIL-Gatter 16 und 16' ersetzt sind, die lediglich zwei Josephson-Übergänge Ja' und Jb' besitzen. Somit ist jedes JIL-Gatter 16 oder 16' aus Induktanzen La' und Lb' gebildet, die ähnlich den Induktanzen La und Lb der ersten Ausführungsform geschaltet sind, derart, daß der Vorspannstrom IB zu einem Knotenpunkt geschickt wird, bei dem die ersten Enden der Induktanzen La' und Lb' miteinander verbunden sind. Andererseits shunten die Josephson-Übergänge Ja' und Jb' die zweiten Enden der Induktanzen La' und Lb', die JIL-Gatter 16 und 16' sind ähnlich den JIL-Gattern 6 und 6' der ersten Ausführungsform angeordnet, derart, daß die Josephson-Übergänge Ja' des JIL- Gatters 16 und der Josephson-Übergang Ja' des JIL-Gatters 16' die Enden gemeinsam haben, die gegenüber denjenigen Enden liegen, welche mit der Induktanz La' der JIL-Gatter 16 und 16' verbunden sind.
Fig. 6(B) zeigt die Charakteristik der JIL-Gatter 16 und 16', wobei die Josephson-Übergänge Ja' und Jb' einen kritischen Strom 10 aufweisen, der auf 0,2 mA eingestellt ist und wobei beide Induktanzen La' und Lb' einen Wert L/2 besitzen, wobei L auf 5,18 pH eingestellt ist. Bei der zuvor erwähnten Einstellung der Parameter liegt der maximale kritische Strom IoM, der ohne Induzierung des Übergangs der JIL-Gatter 16 und 16' fließen kann, bei einem Wert von 4,0 mA entsprechend dem Fall von Fig. 5. In Verbindung mit Fig. 6(B) sei erwähnt, daß die mit "0" bezeichnete Kurve den charakteristischen Schwellenwertstrom wiedergibt, und zwar für einen Modus, bei dem kein Flußquantum in der supraleitenden Schleife gespeichert ist, welche die JIL-Gatter 16 oder 16' bildet, während die mit "1" bezeichnete Kurve den Schwellenwert-Vorspannstrom für einen Modus wiedergibt, bei dem ein Flußquantum in der supraleitenden Schleife, welche das JIL-Gatter formt, gehalten ist. Es sei darauf hingewiesen, daß die Zone, die mit der Strichlierung versehen ist, diejenige Zone wiedergibt, bei der die Josephson-Übergänge, die das JIL-Gatter formen, einen Übergang in den begrenzten Spannungszustand bewirkt haben.
Es wird somit eine ähnliche Spannungsmultiplikationsoperation bei der zweiten Ausführungsform mit den JIL- Gattern 16 und 16' erhalten, die anstelle der JIL-Gatter 6 und 6' der ersten Ausführungsform verwendet werden. Es sei jedoch darauf hingewiesen, daß die Konstruktion der ersten Ausführungsform zu bevorzugen ist, da die erste Ausführungsform eine weiter gefaßte Betriebsgrenze vorsieht, und zwar aufgrund der breiteren Zone (in Fig. 5 und Fig. 6(B) strichliert angegeben), und zwar für den Übergang in den begrenzten Spannungszustand.
Fig. 7 zeigt die Konstruktion der Spannungsmultiplizierschaltung 3 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. In Fig. 7 sind die Abschnitte, welche denjenigen entsprechen, die bereits an früherer Stelle beschrieben wurden, mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben ist weggelassen.
Bei dieser Ausführungsform ist die Steuerleitung 1 der ersten Ausführungsform in eine erste Steuerleitung 11 und eine zweite Steuerleitung 11' aufgezweigt und die JIL- Gatter 6 und 6' (insgesamt vierunddreißig) sind in eine erste Gruppe mit siebzehn JIL-Gattern 6 und 6' und eine zwei te Gruppe ebenfalls mit siebzehn JIL-Gattern 6 und 6' zusammengefaßt. Die erste Steuerleitung 11 ist mit den JIL- Gattern 6 und 6' in der ersten Gruppe aufeinanderfolgend gekoppelt, während die zweite Steuerleitung 11' mit den JIL-Gattern 6 und 6' in der zweiten Gruppe aufeinanderfolgend gekoppelt ist. Bei dieser Konstruktion ist die Länge der Leitung 11 oder 11' auf ca. eine Hälfte reduziert und die Verzögerung des Signals, die durch die Induktivität der Steuerleitung verursacht wird, ist merklich vermindert.
Bei den zuvor erläuterten ersten bis dritten Ausführungsformen kann der Widerstand Rs zum Zuführen des Vorspannstromes IB durch eine aktive Vorrichtung ersetzt sein, wie beispielsweise einen Transistor 9, wie dies in einer vierten Ausführungsform gezeigt ist, die Fig. 8 wiedergibt. Somit zeigt die Ausführungsform von Fig. 8 eine Abwandlung der ersten Ausführungsform. Da die Konstruktion und Betriebsweise offensichtlich sind, wird eine weitere Beschreibung derselben weggelassen. Verbindungstransistoren, wie beispielsweise HEMT (High Electron Mobility Transistors), HBT (Heterojunction Bipolartransistoren), MESFET (Metal-Semiconductor Field Effect Transistors = Metall- Halbleiter-Feldeffekttransistoren) und ähnliche, welche die Fähigkeit haben, in einer Umgebung mit niedriger Temperatur von flüssigem Helium zu arbeiten, können als Transistor 9 verwendet werden.
Fig. 9 zeigt eine fünfte Ausführungsform der vorliegenden Erfindung, die einer anderen Abwandlung der Schaltung von Fig. 4 gemäß der ersten Ausführungsform entspricht, wobei die gleichen JIL-Gatter 6 in Reihe geschaltet sind, anstatt die JIL-Gatter 6 und 6' abwechselnd anzuschalten. In Fig. 9 ist lediglich die Spannungsmultiplizierschaltung 3 wiedergegeben. In diesem Fall gelten ebenfalls die Betriebseigenschaften, die unter Hinweis auf Fig. 5 erläutert wurden und es kann eine Spannungsmultiplikation erhalten werden. In Fig. 9 sind diejenigen Abschnitte, die den in Verbindung mit früheren Zeichnungen bereits beschriebenen Abschnitten entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben ist weggelassen.
Die Fig. 10 und 11 zeigen Diagramme, welche das Layout der Spannungsmultiplizierschaltung 3 veranschaulichen, die jeweils in Fig. 4 und Fig. 9 gezeigt ist.
Gemäß Fig. 10 ist ein Supraleitermuster 11 ent sprechend den Induktanzen La und Lb des JIL-Gatters 6 vorgesehen, derart, daß das Muster 11 mit einem anderen Supraleitermuster 12 über die Josephson-Übergänge Ja, Jb und Jc verbunden ist. Ferner erstreckt sich das Supraleitermuster 12 zu dem JIL-Gatter 6' hin, so daß das Muster 12 mit dem Supraleitermuster 11 verbunden ist, welches die Induktanzen La und Lb des Gatters 6' bildet, und zwar über die Josephson-Übergänge Ja, Jb und Jc. Dadurch fließt der Vorspannstrom IB von dem Supraleitermuster 11 zu dem Supraleitermuster 12 des JIL-Gatters 6 über die Josephson-Übergänge Ja, Jb und Jc von dem Supraleitermuster 12 des JIL-Gatters 6 zu dem Supraleitermuster 11 des JIL-Gatters 6', und zwar über die Josephson-Übergänge Ja, Jb und Jc und ferner zu dem Supraleitermuster 11 des nächsten JIL-Gatters 6.
Bei dem Layout von Fig. 10 ist die Steuerleitung 1, die durch einen Supraleiterstreifen gebildet ist, magnetisch mit dem Supraleitermuster 11 des JIL-Gatters 6 gekoppelt, indem eine Schleife gebildet wird, die mit dem Supraleitermuster 11 koinzidiert, mit einer Trennung von demselbendurch eine Isolierschicht. Die Steuerleitung 1 erstreckt sich ferner zu dem JIL-Gatter 6', um eine Schleife zu bilden, die mit dem Supraleitermuster 11 des Gatters 6' komzidiert. Ferner erstreckt sich die Steuerleitung 1 zu dem nächsten JIL-Gatter 6, wo die Leitung 1 eine andere Schleife bildet, um eine Kopplung mit dem Supraleitermuster 11 zu erreichen, welches das JIL-Gatter 6 bildet. Bei dem Layoutmuster von Fig. 10 sei erwähnt, daß dort externe Bahnen in der Leitung 1 in solchen Teilen ausgebildet sind, die mit X, Y und Z in der dargestellten Weise bezeichnet sind. Diese externen Bahnen bilden eine parasitäre Induktivität und damit ist die Konstruktion gemäß der ersten Ausführungsform, obwohl sie beim Erzielen einer zuverlässigen Betriebsweise für die Spannungsmultiplikation erfolgreich ist, nicht zufriedenstellend, und zwar in Verbindung mit dem Gesichtspunkt der Betriebsgeschwindigkeit der Joseph son-Schaltungen. Das gleiche Problem existiert auch bei der Ausführungsform von Fig. 9. Wie aus Fig. 11 ersehen werden kann, erscheinen externe Bahnen X und Y, die eine Verzögerung in der Ausbreitung des Signals auf der Leitung 1 verursachen. In Fig. 11 sind diejenigen Abschnitt, die jenen von Fig. 10 entsprechen, mit identischen Bezugszeichen versehen und eine Beschreibung derselben ist weggelassen. Es sei in Verbindung mit Fig. 11 darauf hingewiesen, daß das Supraleitermuster 12 von einem JIL-Gatter 6 mit dem Supraleitermuster 11 des nächsten JIL-Gatters 6 über eine Kontaktöffnung 13 verbunden ist.
Als nächstes wird eine sechste Ausführungsform der vorliegenden Erfindung unter Hinweis auf die Fig. 12 und 13 beschrieben, um das zuvor erwähnte Problem der Verzögerung zu minimieren.
Gemäß Fig. 12 enthält die Steuerleitung 1 eine Anzahl von Kopplungsinduktanzen LA, die aufeinanderfolgend in Reihe geschaltet sind, und eine Anzahl von Kopplungsinduktanzen LB, die auch aufeinanderfolgend nach den Induktanzen LA in Reihe geschaltet sind, wobei jede Induktanz LA magnetisch mit der entsprechenden Induktanz La des entsprechenden JIL-Gatters gekoppelt ist und jede Induktanz LB magnetisch mit der entsprechenden Induktanz Lb des entsprechenden JIL-Gatters gekoppelt ist. Jedes JIL-Gatter J1, J1', ... Jn besitzt eine Konstruktion identisch den JIL- Gattern, die an früherer Stelle beschrieben wurden und eine weitere Beschreibung hinsichtlich der Betriebsweise der Spannungsmultiplizierschaltung ist weggelassen.
Fig. 13 zeigt das Layout-Muster der Schaltung von Fig. 12. Gemäß Fig. 13 enthalten die JIL-Gatter J1, J1', ... Jn ein Supraleitermuster 22, welches dem Supraleitermuster 11 von Fig. 10 entspricht, das die Induktanzen La und Lb bildet, und das Supraleitermuster 22 wird mit dem Vorspannstrom IB von dem Anschluß PVcc versorgt. Der Vorspannstrom IB wird dann einem Supraleitermuster 25 zugeführt, welches dem Supraleitermuster 12 von Fig. 10 entspricht, und zwar über die Josephson-Übergänge Ja, Jb und Jc. Der dem Supraleitermuster 25 zugeführte Vorspannstrom IB wird dann durch das Supraleitermuster 22 geleitet, welches die Induktanzen LA und LB des JIL-Gatters J1' formt. Ferner wird der Vorspannstrom IB den JIL-Gattern der nächsten Stufe zugeführt und erreicht schließlich das letzte JIL-Gatter Jn.
Bei dieser Konstruktion ist die Steuerleitung 1 magnetisch an die JIL-Gatter J1, J1', ... Jn an den Teilen 23a, 23b und 24 gekoppelt, wobei der Teil 23a an das Supraleitermuster 22 gekoppelt ist, welches die Induktanz La in jedem JIL-Gatter bildet und wobei der Teil 23b an das Supraleitermuster 22 gekoppelt ist, welches die Induktanz Lb jedes JIL-Gatters bildet. Ferner erstreckt sich der Teil 24 zwischen dem Teil 23a für ein JIL-Gatter und dem Teil 23a für das nächste JIL-Gatter. Spezifischer gesagt, erscheinen der Teil 23a und der Teil 24 abwechselnd in der linken Hälfter der Leitung 1, während der Teil 23b und der Teil 24 abwechselnd in der rechten Hälfte der Leitung 1 erscheinen. Ferner sind die linke Hälfte und die rechte Hälfte der Leitung 1 durch das Teil 24 am Boden verbunden, wie dies veranschaulicht ist. Bei der Konstruktion von Fig. 13 sei erwähnt, daß die externen Induktanzen, die mit den Abschnitten X, Y oder Z von Fig. 10 oder von Fig. 11 begleitet werden, nicht weiter ausgebildet sind und daß die Schaltung mit einem verbesserten Ansprechverhalten arbeitet.
Fig. 14 zeigt eine siebte Ausführungsform der vorliegenden Erfindung, die einer Abwandlung der Schaltung 3 von Fig. 12 entspricht, wobei die Steuerleitung 1 aufgeteilt ist in eine erste Leitung 11 und eine zweite Leitung 11', derart, daß die Leitung 11 an die Induktanzen La auf der linken Seite JIL-Gatter J1, J1', ... aufeinanderfolgend gekoppelt ist und schließlich über einen Widerstand RL1 geerdet ist, während die Leitung 11' an die Induktanzen Lb auf der rechten Seite der JIL-Gatter aufeinanderfolgend gekoppelt ist und über einen Widerstand RL2 geerdet ist. Es sei darauf hingewiesen, daß die Leitung 11 die Induktanzen LA enthält, die eine nach der anderen in Reihe geschaltet sind, während die Leitung 11' die Induktanzen LB enthält, die eine nach der anderen in Reihe geschaltet sind. Gemäß der vorliegenden Ausführungsform ist das Ansprechverhalten der Schaltung 3 weiter verbessert, und zwar aufgrund der reduzierten Signalbahn, um die logischen Signale auf der Leitung an die JIL-Gatter anzukoppeln.
Als nächstes wird eine achte Ausführungsform der vorliegenden Erfindung beschrieben, die sich auf die Impedanz-Umsetzschaltung 4 bezieht, die bisher lediglich schematisch gezeigt wurde. Es sei darauf hingewiesen, daß für eine zuverlässige Betriebsweise der Spannungsmultiplizier schaltung 3 die unmittelbar auf die Schaltung 3 folgende Schaltung eine hohe Impedanz besitzen muß, die ausreichend hoch ist, so daß keine Aufteilung des Treiberstromes Ib während der Schaltoperation der Josephson-Übergänge Ja, Jb und Jc, welche die JIL-Gatter bilden, auftritt.
Gemäß Fig. 15 wird die Ausgangsgröße der Spannungsmultiplizierschaltung 3 auf der Leitung 11 einem Gate eines HEMT zugeführt, der als TR bezeichnet ist, und zwar über eine Kapazität C1. Der HEMT TR besitzt einen Drainanschluß, der mit einer Gleichspannungsquelle E2 verbunden ist und der den Strom steuert, der durch diesen abhängig von der logischen Ausgangsgröße der Spannungsmultiplizierschaltung 3 fließt, die dem Gateanschluß des HEMT zugeführt wird, und zwar zusammen mit einer Vorspannung, die von einer anderen Gleichspannungsquelle über eine Induktanz L3 zugeführt wird. Es wird dadurch ein Ausgangsstrom an einem Sourceanschluß des HEMT TR erhalten und der so erhaltene Strom wird dem Halbleiterprozessor 5 über das Koaxialkabel oder die Streifenleitung 8 zugeführt, welche die eine sein kann, die gemeinsam verwendet wird und welche die Impedanz von 50 Ohm besitzt. In Fig. 15 ist die Impedanz des Prozessors 5 schematisch durch einen Widerstand RR gezeigt.
Bei der Konstruktion von Fig. 15 wird eine sehr hohe Impedanz in der Größenordnung von mehreren Megohm oder mehr erhalten, und zwar an der Eingangsseite der Schaltung 4, während die Schaltung 4 eine niedrige Impedanz vorsieht, wie beispielsweise 50 Ohm für den Ausgangsanschluß. Dadurch wird die Schaltoperation der Josephson-Übergänge, welche die JIL-Gatter enthalten, die die Spannungsmultiplizierschaltung 3 bilden, durch den Ausgangsstrom in keiner Weise beeinflußt, welcher der Schaltung 4 zugeführt wird und es wird eine zuverlässige Betriebsweise der Schaltung 3 garantiert. Andererseits bietet die Schaltung 4 eine niedrige Ausgangsimpedanz, die zum Treiben des Halbleiterprozessors 5 geeignet ist, der auf die supraleitende Schaltung 1 folgt, und zwar über das Koaxialkabel oder die Streifenleitung, welche die relativ niedrige Impedanz hat. Der Transistor TR in der Schaltung 4 ist nicht auf den HEMT beschränkt, sondern es kann irgendein HBT, MESFET, der eine aktive GaAs-Schicht oder selbst ein Silizium-MESFET, der in der Umgebung der Temperatur von flüssigem Helium arbeitet, verwendet werden.
Fig. 16 zeigt eine neunte Ausführungsform der vorliegenden Erfindung, wobei ein Transformator T für die Impedanz-Umsetzung verwendet ist. Der Transformator T besitzt eine Primärseite mit einer supraleitenden Wicklung L1, die mit der Leitung 11 über einen Widerstand RL' verbunden ist, und eine Sekundärseite mit einer supraleitenden Wicklung L2, die magnetisch mit der Wicklung L1 gekoppelt ist. Die supraleitende Wicklung L1 besitzt eine Anzahl von Windungen, die wenigstens einmal größer ist als die Zahl der Windungen der supraleitenden Wicklung L2 und bietet eine große Impedanz gegenüber der Leitung 11. Andererseits wird eine niedrige Ausgangsimpedanz auf der Sekundärseite der supraleitenden Wicklung L2 erhalten, die für das Abgreifen der Ausgangsgröße über ein Koaxialkabel 8 mit niedriger Impedanz geeignet ist.
Fig. 17 zeigt eine zehnte Ausführungsform, bei der HBT TR1 und TR2 verwendet sind, um ein ECL-Gatter zu bilden und wobei die Ausgangsgröße des ECL-Gatters über einen anderen HBT 8 dem Koaxialkabel 8 zugeführt wird, wobei der HBT 8 eine Emitterfolger-Schaltung aufweist. Bei dem veranschaulichten Beispiel hat die logische Amplitude des logischen Eingangssignals von der Spannungsmultiplizierschaltung 3 einen Wert von ca. 0,1 Volt und der Kollektor strom des Transistors TR1 fließt durch eine Bahn, die einen Widerstand R1 von 100 Ohm, einen Widerstand R2 von 25 Ohm und einen Widerstand R5 von 250 Ohm enthält. In ähnlicher Weise fließt der Kollektorstrom des Transistors TR2 durch einen Widerstand R3 von 100 Ohm und fließt dann durch einen Widerstand R4 von 25 Ohm und verbindet sich mit dem Kollektorstrom des Transistors TR1 bei dem Widerstand R5. Dadurch fließen ca. 4 mA des Gesamtstroms durch den Widerstand R5. Das ankommende logische Signal von der Spannungsmultiplizierschaltung 2 wird einem Basisanschluß des Transistors TR1 zugeführt, während der Transistor TR2 mit einer Bezugsspannung von 0,05 Volt an einer Basis desselben versorgt wird. Der Transistor TR3 übernimmt seinerseits die Ausgangsgröße des ECL-Gatters, welches am Kollektor des Transistors TR1 ausgebildet ist, an seiner Basis und schickt diesen zum Emitteranschluß der Emitterfolgerschaltung. Zu diesem Zweck ist der Emitter des Transistors TR3 mit der Spannungsquelle VEE über einen Widerstand R6 von ca. 250 Ohm verbunden. Dadurch fließt ein Kollektorstrom von 4 mA durch den Transistor TR3. Bei dieser Konstruktion wird die logische Eingangsamplitude von ca. 0,1 Volt weiter verstärkt und es wird eine logische Amplitude von ca. 0,2 Volt am Koaxialkabel 8 erhalten, welches einen Ausgangsanschluß der Schaltung 4 bildet. Aufgrund der Emitterfolgerschaltung des Transistors TR3 wird eine niedrige Ausgangsimpedanz erreicht, die an die Impedanz von 50 Ohm des Koaxialkabels angepaßt ist. Andererseits wird eine große Eingangsimpedanz am Basisanschluß des Transistors TR1 realisiert.
Durch das Vorsehen der Impedanz-Umsetzschaltung 4 wird die Betriebsweise der Spannungsmultiplizierschaltung 3 ungeachtet der Eingangsimpedanz des Halbleiterprozessors 5 stabilisiert, der nach der supraleitenden Schaltung 1 angeschaltet ist.
Ferner ist die vorliegende Erfindung nicht auf die zuvor beschriebenen Ausführungsformen beschränkt, sondern es können verschiedene Abwandlungen und Abänderungen vorgenommen werden, ohne den Rahmen der Erfindung, wie er in den anhängenden Ansprüchen festgehalten ist, zu verlassen.

Claims

1. Supraleitende Schaltung zur Durchführung einer logischen Operation und zum Erzeugen einer Ausgangsgröße, die das Ergebnis der logischen Operation mit einer logischen Amplitude angibt, die für eine Verarbeitung durch eine externe Schaltung geeignet ist, mit einer Josephson- Verarbeitungsschaltung (2) zum Durchführen der logischen Operation, wobei die Josephson-Verarbeitungsschaltung eine oder mehrere Josephson-Vorrichtungen (J) enthält, um ein logisches Ausgangssignal mit einer ersten logischen Amplitude abhängig von der logischen Operation zu erzeugen;

gekennzeichnet durch eine Spannungsverstärkereinrichtung (3), die mit dem logischen Ausgangssignal von der Josephson-Verarbeitungsschaltung beschickt wird, um ein Ausgangssignal mit einer zweiten logischen Amplitude zu erzeugen, die wesentlich größer ist als die erste logische Amplitude, wobei die Spannungsverstärkungseinrichtung eine Vielzahl von supraleitenden Quantum-Interferenzvorrichtungen (6, 6') umfaßt, von denen jede eine Steuerleitung (1) besitzt, die magnetisch mit dieser gekoppelt ist, ferner jede dieser supraleitenden Quantum-Interferenzvorrichtungen mit einem Vorspannstrom (IB) beschickt wird, um einen Übergang von einem supraleitenden Zustand in einen begrenzten Spannungszustand abhängig von einem Signal auf der Steuerleitung zu bewirken, wobei die supraleitenden Quantum-Interferenzvorrichtungen derart in Reihe geschaltet sind, daß der Vorspannstrom aufeinanderfolgend durch die Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen fließt, das logische Ausgangssignal der Josephson-Verarbeitungsschaltung aufeinanderfolgend über die Steuerleitung der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen geführt wird, um den Übergang von dem supraleitenden Zustand in den begrenzten Spannungszustand in den supraleitenden Quantum- Interferenzvorrichtungen zu bewirken, wobei jede supraleitende Quantum-Interferenzvorrichtung eine elementare logische Amplitude abhängig von dem Übergang in den begrenzten Spannungszustand erzeugt, die Spannungsverstärkungseinrichtung ein Ausgangssignal mit der zweiten logischen Amplitude in Form einer Summe aus der elementaren logischen Amplitude der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen erzeugt; und mit einer Impedanz-Umsetzeinrichtung (4), die mit dem Ausgangssignal der Spannungsverstärkungseinrichtung beschickt wird, um die Ausgangsgröße der supraleitenden Schaltung mit einer Ausgangsimpedanz zu erzeugen, die für eine Übertragung auf eine externe Schaltung geeignet ist, wobei die Impedanz-Umsetzeinrichtung eine Eingangsimpedanz hat, gesehen von der Spannungsverstärkungseinrichtung aus, die ausreichend groß ist, so daß der Übergang der supraleitenden Quantum-Interferenzvorrichtungen in der Spannungsverstärkungseinrichtung nicht durch das Vorhandensein der Impedanz-Umsetzeinrichtung beeinflußt wird.

2. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen (6) eine erste Induktanz (La) und eine zweite Induktanz (Lb) aufweist, von denen die jeweiligen ersten Enden an einem zentralen Knotenpunkt miteinander verbunden sind, einen ersten Josephson-Übergang (junction) (Jb) mit einem ersten Anschluß, der mit dem zentralen Knotenpunkt verbunden ist, einen zweiten Josephson-Übergang (Ja) mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der ersten Induktanz verbunden ist, einen dritten Josephson-Übergang (Jc), mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der zweiten Induktanz verbunden ist, wobei der erste, der zweite und der dritte Josephson-Übergang (junction) einen jeweiligen zweiten Anschluß besitzt, der gegenüber dem ersten Anschluß gelegen ist, so daß die zweiten Anschlüsse miteinander zusammengeschaltet sind, um supraleitende Interf erometer zu bilden, wobei der Vorspannstrom (IB) jeder supraleitenden Quantum-Interferenzvorrichtung an dem zentralen Knotenpunkt zugeführt wird und zu der nächsten supraleitenden Quantum-Interferenzvorrichtung an dem zweiten Ende des ersten bis dritten Josephson-Übergangs geleitet wird.

3. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen (6, 6') einen ersten Teil (6) aufweisen, der eine erste Induktanz (La) und eine zweite Induktanz (Lb) enthält, die jeweilige erste Enden besitzen, welche an einem zentralen Verbindungspunkt miteinander verbunden sind, einen ersten Josephson-Übergang (Jb) mit einem ersten Anschluß, der mit dem zentralen Verbindungspunkt verbunden ist, einen zweiten Josephson-Übergang (Ja) mit einem ersten Anschluß, der mit dem zweiten gegenüberliegenden Ende der ersten Induktanz verbunden ist, einen dritten Josephson-Übergang (Jc) mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der zweiten Induktanz verbunden ist, wobei der erste, der zweite und der dritte Josephson-Übergang einen jeweiligen zweiten Anschluß besitzt, der gegenüber dem ersten Anschluß gelegen ist, so daß die zweiten Anschlüsse miteinander zusammengeschaltet sind, um supraleitende Interferometer zu bilden, einen zweiten Teil, der eine erste Induktanz (La) und eine zweite Induktanz (Lb) mit jeweiligen ersten Enden enthält, die an einem zentralen Verbindungspunkt miteinander verbunden sind, einen ersten Josephson-Übergang (Jb) mit einem ersten Anschluß, der mit dem zentralen Verbindungspunkt verbunden ist, einen zweiten Josephson-Übergang (Ja) mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der ersten Induktanz verbunden ist, einen dritten Josephson-Übergang (Jc) mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der zweiten Induktanz verbunden ist, wobei der erste, der zweite und der dritte Josephson-Übergang einen jeweiligen zweiten Anschluß besitzt, der dem ersten Anschluß gegenüberliegt, derart, daß die zweiten Anschlüsse miteinander zusammenge schaltet sind, um supraleitende Interferometer zu bilden, wobei die zweiten Anschlüsse des ersten bis dritten Josephson-Übergangs des ersten Teiles mit den zweiten Anschlüssen der ersten bis dritten Josephson-Übergänge des zweiten Teiles verbunden sind und wobei in jeder supraleitenden Quantum-Interferenzvorrichtung der Vorspannstrom (IB) dem zentralen Verbindungspunkt des ersten Teiles zugeführt ist und zu der nächsten supraleitenden Quantum-Interferenzvorrichtung über den zentralen Verbindungspunkt des zweiten Teiles geleitet ist.

4. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen eine erste Induktanz (La') und eine zweite Induktanz (Lb') umfaßt, die ein jeweiliges erstes Ende aufweisen, die an einem mittleren Verbindungspunkt miteinander verbunden sind, einen ersten Josephson-Übergang (Ja') mit einem ersten Anschluß, der mit einem zweiten gegenüberliegenden Ende der ersten Induktanz verbunden ist, und einen zweiten Josephson-Übergang (Jb') mit einem ersten Anschluß, der mit einem zweiten, gegenüberliegenden Ende der zweiten Induktanz verbunden ist, wobei der erste und der zweite Josephson-Übergang einen jeweiligen zweiten Anschluß besitzen, die miteinander verbunden sind, um ein supraleitendes Interferometer zu bilden, wobei der Vorspannstrom (IB) dem mittleren Verbindungspunkt zugeführt wird und zu der nächsten supraleitenden Quantum- Interferenzvorrichtung über die zweiten Anschlüsse der ersten und zweiten Josephson-Übergänge weitergeleitet wird.

5. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerleitungen (1) der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen in Reihe geschaltet sind, um eine einzelne Signalbahn zu bilden, und daß das logische Ausgangssignal der Josephson-Verarbeitungsschaltung zu allen supraleitenden Quantum-Interferenzvorrichtungen (6, 6') verteilt wird, die magnetisch an die einzelne Signalbahn gekoppelt sind.

6. Supraleitende Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jede der Steuerleitungen (1) der Vielzahl der supraleitenden Quantum-Interferenzvorrichtung eine erste Induktanz (LA) und eine zweite Induktanz (LB) enthält, die in Reihe geschaltet sind, wobei jede der Steuerleitungen, die der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen (6, 6') entsprechen, in Reihe geschaltet sind, um eine einzelne Signalbahn des logischen Ausgangssignals der Josephson-Verarbeitungsschaltung zu bilden, wobei in jeder supraleitenden Quantum-Interferenzvorrichtung die erste Induktanz der Steuerleitung magnetisch an die erste Induktanz (La) der supraleitenden Quantum-Interferenzvorrichtung gekoppelt ist und wobei die zweite Induktanz der Steuerleitung magnetisch an die zweite Induktanz (Lb) der supraleitenden Quantum-Interferenzvorrichtung gekoppelt ist.

7. Supraleitende Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jede der Steuerleitungen (1) der Vielzahl der supraleitenden Quantum-Interferenzvorrichtungen eine erste Induktanz (LB) und eine zweite Induktanz (LB) aufweist, die jeweils magnetisch an die erste und die zweite Induktanz (La, Lb) der entsprechenden supraleitenden Quantum-Interferenzvorrichtung (6, 6') gekoppelt ist, und daß Steuerleitungen in Reihe geschaltet sind, um einen einzelnen Signalpfad des logischen Ausgangssignals der Josephson-Verarbeitungsschaltung zu bilden, wobei die Steuerleitungen derart geschaltet sind, daß die ersten Induktanzen der Steuerleitungen aufeinanderfolgend angeschaltet sind, um eine erste Hälfte der Signalbahn zu bilden und derart, daß die zweiten Induktanzen der Steuerleitungen aufeinanderfolgend geschaltet sind, um eine zweite Hälfte der Signalbahn zu bilden, wobei die erste Hälfte und die zweite Hälfte der Signalbahn in Reihe geschaltet sind, um die einzelne Signalbahn zu vervollständigen.

8. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Impedanz-Umsetzeinrichtung eine Halbleiterschaltung (4) umfaßt, die eine hohe Eingangsimpedanz besitzt, wobei die Halbleiterschaltung mit dem Ausgangssignal der Verstärkereinrichtung beschickt wird, um eine Ausgangsgröße der supraleitenden Schaltung abhängig von dem Ausgangssignal, welches dieser zugeführt wird, zu erzeugen und ein Ausgangskabel (8) umfaßt, welches eine vorbestimmte Impedanz besitzt, um die Ausgangsgröße der supraleitenden Schaltung an die externe Schaltung zuzuführen, wobei die vorbestimmte Impedanz so festgelegt ist, daß sie mit einer Eingangsimpedanz der externen Schaltung zusammenpaßt, daß ferner die Halbleiterschaltung einen Transistor mit hoher Elektronenmobilität (TR) aufweist, mit einem Gateanschluß, dem das Ausgangssignal der Verstärker einrichtung zugeführt wird, wobei der Transistor mit der hohen Elektronenmobilität eine Source-Folgeschaltung aufweist, um die Ausgangsimpedanz zu erzeugen, die mit der Impedanz des Ausgangskabels zusammenpaßt.

9. Supraleitende Schaltung nach Anspruch 1, da durch gekennzeichnet, daß die Impedanz-Umsetzeinrichtung eine Halbleiterschaltung (4) aufweist, welche die hohe Eingangsimpedanz besitzt, daß die Halbleiterschaltung mit dem Ausgangssignal der Verstärkereinrichtung beschickt wird, um die Ausgangsgröße der supraleitenden Schaltung abhängig von dem Ausgangssignal zu erzeugen, welches dieser zugeführt wird, und ein Ausgangskabel (8) mit einer vorbestimmten Impedanz aufweist, um die Ausgangsgröße der supraleitenden Schaltung einer externen Schaltung zuzuleiten, wobei die vorbestimmte Impedanz so bestimmt ist, daß sie an die Eingangsimpedanz der externen Schaltung angepaßt ist, wobei die Halbleiterschaltung Bipolartransistoren (TR1, TR2) enthält, die eine emittergekoppelte Logik bilden, die so ausgelegt ist, um das Ausgangssignal der Spannungsverstärkungseinrichtung zu empfangen, und eine Ausgangspufferschaltung aufweist, die einen Bipolartransistor (TR3) enthält, der als eine Emitterfolgerschaltung ausgelegt ist, mit einer Ausgangsimpedanz, die mit der Impedanz des Ausgangskabels kompatibel ist, wobei die Ausgangspufferschaltung mit einer Ausgangsgröße der emittergekoppelten Logik versorgt wird, um die Ausgangsgröße der supraleitenden Schaltung zu erzeugen und um diese dem Ausgangskabel zuzuführen.

10. Supraleitende Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Impedanz-Umsetzeinrichtung einen Transformator (T) mit einer Primärwicklung (L1) und einer Sekundärwicklung (L2), die magnetisch aneinandergekoppelt sind, und ein Ausgangskabel (8) aufweist, welches eine vorbestimmte Impedanz besitzt, die so ausgelegt ist, daß sie an die Eingangsimpedanz der externen Schaltung angepaßt ist, wobei die Primärwicklung eine Impedanz besitzt, die gleich der Eingangsimpedanz gemacht ist und außereichend hoch ist, so daß der Übergang der supraleitenden Quantum-Interferenzvorrichtungen in der Spannungsverstärkungseinrichtung durch das Vorhandensein der Impedanz-Umsetzeinrichtung nicht beeinflußt wird, wobei die Sekundärwicklung eine Impedanz hat, die so eingestellt ist, daß sie an die Impedanz des Ausgangskabels angepaßt ist.