JPS58108830A - ジヨセフソン論理集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超電導素子、特にジョセフソン素子を使った論
理集積回路の構造とその論理構成方法に関する。

ジョセフソン素子を使った論理回路は大別して交流電源
駆動回路と直流電源駆動回路に分類できる。交流電源駆
動回路は回路速度が速く、信号電圧振幅が大きくて負荷
駆動能力が大きい利点がある反面高速の大形計算機シス
テムに応用する場合に以下の様な問題点を生じていた。

（１）　　交流電源の位相が論理回路のクロックに相当
するため、各論理回路に供給する交流電源の位相を精確
にＩｌｉ！Ｉする必要がある。特に大形計算機の様に大
量の論理回路を使う場合にすべての論理回路の交流電源
位相を精確に調整するのは離しい。

（２）　　ジョセフソン素子が電圧状態から超電導状態
に移る過程を一理動作に応用できないために論理を組む
場合半導体技術による場合と比べ回路数が増加する。

（３）高速の大形計算機システムには高電力、高周波の
発振器が必要である。

（４）不必要な時にジョセフソン素子が超電導状態から
電圧状態に移らないために信号に乗るノイズを非常に小
さくする必要がある。特に大形計算機の場合に、すべて
のパルス波形を調整してきれいにすることはむずかしい
。

（５）　　電源を速く切シかえると、回路に使っている
ジョセフソン素子が超電導状態に復帰するのに失敗する
パンチＸｋ　−（ｐｕｎｃｈ　’ｌ’ｒｏｕｇｈ　）現
象と呼ばれる現象がある。この現象は確率的に発生する
が、大形計算機の様に多くの回路を使うと、システム全
体で不良動作を起す確率が多くなシ、システム全体の信
頼度が低下する。

（６）交流電源配給システムに実装面積を多く取）、実
装密度が上らない。

このため交流電源駆動回路だけで大形の計算機システム
を構成するのは難しい。

直流電源駆動回路−すでにあげ友交流電源駆動方式の問
題点は無いが、従来技術による公知の回路では以下の様
な問題点を生じていた。

（１）伝送線路を駆動でき々い回路で塾るが、駆動でき
るとしても信号振幅電圧が小さい回路である。そのため
負荷駆動能力が小さい。

（匈　伝送ＭＡ路を駆動できない回路であるが、低い特
性インピーダンスの伝送線路しか駆動できない回路であ
るため ａ）ＬＳＩ外部の伝送線路とのマツチングが悪い。

ｂ）誘導性の負荷による遅延が大きい。

などの問題を生ずる。

このため多数のＬＳＩを使って、そのＬＳＩ間を伝送ｌ
１８１路で接続する構造の大形計算機を直流電源駆動回
路だけで構成するのは難しい。

本発明は高速大形計算機を構成するのに良好な論理集積
回路を提供することにある。

本発明の％黴は集積回路の内部回路に直流駆動回路を採
用し、集積回路外部を駆動する回路に交流駆動回路を採
用したことである。

以下、本発明を実施例を使って説明する。第１図は集積
（９）論（以下大規模集積回路を意味する一般的用＠Ｌ
ＳＩを用いる）の内部回路に使う直流電源回路の例であ
る。第１図に示す回路は電流切換形論理回路（Ｃｕｒｒ
ｅｎｔ　３ｔｅｅｒｉｎｇ　Ｃ４ｒｃｕｉｔ以下Ｃ８回
路）と呼ばれる直流駆動回路の１種である。第１．第２
のジョセフソン素子１０１．１０２と第１．第２のイン
ダクタ１０３．１０４で閉ループ回路を構成し、その中
点に直流電流源１０５よりゲート電流１１を供給する。

第１．第２のジョセフソン素子１０１，１０２の近傍に
はコントａ　−ルｆｉｉｉ＝＠　１０８　を配置し、ｍ
子１０９，１１０を介して流れるコントロール電流１．
によ多発生する磁束が第１．第２のジョセフソン素子と
鎖交する様にする。第２のジョセフソン素子１０２の近
傍にはバイアス［１０７を配置し、直流電流源１０６よ
シ流供給され、バイアス線１０７に流れるバイアス電流
Ｉｂにより発生する磁束がジョセフソン素子１０２と鎖
交する様にするが、この場合バイアス電流ニーの流れる
方向をコントロール電流の流れる方向と逆向龜にしてお
き各々の電流の発生する磁束が互いに打消し合う様にし
て蟇く。

ジョセフソン素子に流れうる最大の超電導電流はジョセ
フソン素子に鎮交する磁束により制御され、磁束が鎖交
しない場合にジョセフソン素子に流れうる最大の超電導
電流は多く、磁束が鎖交する場合にジョセフソン素子に
流れうる最大の超電導電流は少ない。そのため第１図に
示す回路でコントロール線１０８にコントロール電［１
，が流れない場合はジョセフソン素子１０１には磁束が
鎖交しておらず、ジョセフソン素子１０２には磁束が鎖
交しているため、ゲート電流■１の大部分はジョセフソ
ン素子１０１を介して負荷インダクタ１０３に流れる。

コントロール線１０８にコン）ロール電流■、が流れる
場合はジョセフソン素子１０１には蝿宋が鎖交し、ジョ
セフソン素子１０２には磁束が鎖交し嫌いためゲート電
流工、の大部分紘ショセフノ７素子１０２を介して負荷
インダクタ１０４に流れる。入力信号としてコントロー
ル電流、出力信号として負荷インダクタ１０３に流れる
電流をとれば第１図に示す回路はインバータ回路となシ
、出力信号として負荷インダクタ１０４に流れる電流を
とればコンバータ回路として動作する。第１図に示す回
路ではコントロール線を１本配置した例を示したが、第
１図と同様の回路でコントロール線を２本以上配置して
、ＯＲまたはＮＯＲ出力回路を実状できることは明らか
である。第１図の回路は超電導ループを構成しているた
め伝送線路を駆動できない。しかしＬＳＩ内の様に軽い
負荷しか駆動しない場合は第１図に示す回路で十分高速
な論理を構成できる。

第２図は本発明で、ＬＳＩの出力回路に使う回路例であ
る。第２図に示す回路はいわゆるジョセフソントンネリ
ングロジック（Ｊｏｓｅｐｈｓｏｎ　Ｔｕｎ　−ｎｅｒ
ｉｎｇ　Ｌｏｇｉｃ）回路（以下ＪＴＬ回路）と呼ばれ
る交流電源駆動回路の１種でおる。ジョセフソン素子２
０１の一端を接地し、他端を交流電流源２０２に接続す
ると同時にＬＳＩの出力パッド２０６に接続する。ジョ
セフソン素子２０１の近傍にはコントロール線２０３を
配置し、端子２０４２０５を介してコントロール線２０
３に流れる電流により発生する磁束はジョセフソン素子
２０１と鎖交する。出力端子２０６はＬＳＩ外部の伝送
線路２０７、終端抵抗２０８を介して接地される。

第２図に示す回路ではコントロール線２０３にコントロ
ール電流が流れない場合はジョセフソン素子２０１は超
電導状態にあり、伝送線路２０７に電流が流れないが、
コントロール１１ｔ１２０３にコントロール電流が流れ
る場合はジョセフソン素子２０１は電圧状態にめるため
伝送線路２０７に電流が流れる。コントロール電流を入
力信号、伝送線に流れる′１流を出力信号とすれば第２
図に示す回路はコンバータ回路として動作することは明
らかである。第２図に示す回路は交流電源駆動回路であ
るため、例えはｐｂ系金属で回路を構成した場合に出力
信号は約２．．５ｍＶと大きくでき、１０Ω程度の伝送
線を駆動できる。

第３図には本発明の実施例のＬＳＩの全体構成をボす。

ＬＳＩの内部には内部セル、３００８〜３００ｆが複数
個配置され、ＬＳＩの周辺部に出力セル３０１が複数個
配置される。内部セルには第１図に示す直流電源駆動回
路であるＣ８回路を配置し、出力セルには第２図に示す
交流電源駆動回路であるＪＴＬ回路を配置する。ＬＳＩ
の周辺部には信号パッド２０６が複数個配置される。各
内部セルは直流電源配＠３０６に接続されてお９、直眞
寛源配線３０６の一端は外部から直流電源を＆枕するた
めの電源バンド２０８に接続される。

また各外部セルは交流電源駆動３０７に接続されており
、交流電源配線３０７の一端は外部から交ｒｉＬ電源を
接続するための電源パッド２０９に接続されている。Ｌ
ＳＩ外部からの信号は例えは／＜ラド２０６、内部４ル
３００ａの端子１０９，１１０を介して内部セル内の直
流駆動回路に印加される。

内部セル３００ａの直流駆動回路は内部セル３００ｂ。

３００ｅ　、３００ｆ内の直流電源駆動回路をＬＳＩの
内部信号配＠３０５を使って駆動する。内部信号配線は
蝦終段で接地される。乙の内部信号配線３０＆は等倹約
ｒインダクタと見なせるが、このインダクタが第１図の
０８回路の負荷インダクタ１０３または１０４に相当す
る。内部セル３００ｂにおる直流電源駆動回路は出力セ
ル３０１ｂＫある交流電源駆動＠略を駆動する。出力セ
ル３０１ｂにある交流電源駆動回路はＬＳＩ外部の伝送
線路２０７を駆動する。第３図に示すＬＳＩの構成では
ＬＳＩ内の大部分の論理は直流電源駆動回路で組むため
論理を容易に構成でき、−ＬＳＩの出力回路として交流
電源駆動回路を使うためＬＳＩとしての負荷駆動能力は
太きい。また本発明によるＬＳＩを使えは、交流電源駆
動回路はＬＳＩの出力回路としてたけ秋うため、大きな
計算慎システム内にある交流電源駆動回路の総数は少な
く、調整等で前にめけた交流電源駆動回路の欠点をカバ
ーできる。しかもＬＳＩの果槓鼓が尚〈なれば交流電源
駆動回路の総数を大幅に少なくすることができる。また
交流電源駆動回路をレジスタ群として使えば、交流電源
駆動回路の特性を上手に利用できる。

第４図は本発明のＬＳＩの第２の実施例を示す。

この実施例は、他のＬＳＩの交流電源駆動の外部セルか
らの出力信号を取込み、内部セル用の信号レベルに変換
して内部セルに伝達する入力セルを設けている点が第３
図の実施例と異なる。

すなわち、交流電源駆動回路は＃！２図に示したとおり
、負荷に電流が流れ出す状態、負荷から電流が流れ込む
状態、流れない状態の３状態がらり、等倹約にはいわゆ
る３値論理回鮎である。ところが、ｌ流電源駆動回路は
、例えば負荷に流れる電流の有無を論理信号の′″０＃
、＋ａ１′１に対応させるいわゆる２値論理回路である
。そこで第４図のＬＳＩでは、信号バッド２０６　ａ　
、　２０６　ｂ　Ｋ接［される外部からの３値論理の入
力信号は、これを２１ｉ１Ｌ論理に変換する入力セル３
０２に接続される。

入力セルの出力線出力端子３２２から内部信号配＠３０
５を介して内部セルａｏｏａＶｃ接続される。

第５１！ｉ！Ｊは第４図の入力セル３０２に納められた
入力回路の第１の例である。第４図に示す入力回路はい
わゆる電流切換１ｇｌ路（Ｃｕｒｒｅｎｔ　Ｓｔｅｅｒ
ｉｎｇ、　Ｃ１ｒｃ”ｌ　’　％以下０８回路）の変形
回路である。例えば３接合を使ったジョセフソン干渉計
３１１゜３１２と負荷インダクタ３１７，３１８で一つ
の超電導ループを作シ、その中点を抵抗３１６を介して
ＬＩ９Ｉ内の直流電源配線３０６に接続する。

負荷インダクタ３１８は嶋４図の内部毎号配線３０５及
び内部セル３００３等のコントロール線のインダクタン
スに相当する。ジョセフソン干渉計３１１．３１２の近
密にはコントロール巌３１３を配置し、入力信号パッド
対２０６ａ　、２０６ｂを介シテコントロール＠　３１
３　ｔ（Ｎ、しｂ　コン）ｏ−ｐｙ電流工。により発生
する磁束はジョセフソン干渉ｔｉ３１１，３１２と鎖交
する。ジョセフソン干渉１ｆ−３１２の近傍にはバイア
ス縁３１４を配置し、定電流源３１５よりバイアス縁３
１４に供給されるバイアス電流■、により発生する磁束
はジョセフソン干渉計３１２と鎖交する。第６図（→、
（ｂ）を使って以下に第５図に示す入力回路の動作を説
明する。第６図（→はジョセフソン干渉計３１１のいき
信性性と動作点を示し、第６図（ｂ）はジョセフソン干
渉針３１２のいき信性性と動作点を示す。第６図（ａ）
、　（ｂ）にある曲線はジョセフソン干渉１ｉ３１１゜
３１２に流れうる蚊大の超電導電流をコントロール電流
１．の関数、あるいはコントロール電流とバイアス電流
１ｂの和の関数として表わしたもので一般にいき値曲線
と呼ｄれる。第５図に示す入力回路で、コントロール電
流１．が訛れない場合の動作点はジョセフソン干渉計３
１１は第６図（ａ）のＡ点、ジョセフソン干渉計３１２
は第６図（ｂ）のＡ点で表わされ、抵抗３１６を介して
流れるゲート電流１．はほとんどジョセフソン干渉計３
１１を介して負荷インダクタ３１７に流れるため、ジョ
セフソン干渉計３１２、出力端子３２２を介して負荷イ
ンダクタ３１８に流れ、る電流は少ない。

コントロール亀流工、が信号人力パッド２０６ａから２
０６ｂに向って流れる場合のジョセフソン干渉計３１１
．３１２１２）動作点ｒｉｓ　６図（ａ）、　（ｂ）（
７）各ｋＢ点で表わされ、またコントロール電流工、が
信号人力パッド２０６ｂから２０６８に向って流れる場
合のジョセフソン干渉計３１１，３１２の動作点は第６
図（ａ）、　（ｂ）の各々０点で懺わされる。両方の場
合と４抵抗３１６を介して流れるゲート電流１、の＃１
とんどはジョセフソン干渉計３１２、出力端子３２２を
介して負荷インダクタ３１８に流れる。以上の説明から
明らかな様に第５図に示す回路は第２１に示す出力回路
の信号レベルをＬＳＩ内の信号レベルに変換している。

なお、第５図に示す回路で負荷インダクタ３１７に流れ
る電流と負荷インダクタ３１８に流れる電流は互いに相
補信号として収り出せる。またジョセフソン干渉計３１
１．３１２は２接合のものを用いても良い。

第７図には入力回路として使える第２の回路例を示す。

第７図に示す回路はいわゆるコンプリメンタリ＠路の変
形である。抵抗３２０を並タリ接続したジョセフソン干
渉計３１１と、抵抗３２１を出力端子３２２を、介して
並列接続したジョセフソン干渉計３１２を直列に接続し
、一端を接地し、他端をＬＳＩ内の直流電源配［３０６
に接続する。

ジョセフソン干渉計３１１，３１２の近傍にはコントロ
ール配線３１３を配置し、またジョセフソン干渉計３１
２の近傍にはバイアス１ｉ３１４を配置することは第５
図に示した回路と同様である。

直流電源２００の電圧を２つのジョセフソン干渉計３１
１，３１２が同時に電圧状態に止まれる丸めの鍛小電圧
よシ小さくすると、ジョセフソン干多針３１１．３１２
のどちらか一方が超電導状態にあシ、他方が電圧状態に
ある様にできる。コントロール電流が流れない時のジョ
セフソン干渉計３１１．３１２の動作点りそれぞれ第８
図（ａ）、　Ｕ）のＡ点で表わされ、ジョセフソン干渉
計３１１は超電導状態、ジョセフソン干渉計３１２は電
圧状態にあるため、抵抗４０２には出力端子３２２を介
して電流が流れる。コントロール電流が信号人力バッド
２０６ａから２０６ｂに向って流れる時のジョセフソン
干渉計３１１．３１２の動作点は各々第８図（ａ）、（
ｂ）のＢ点で、又逆にコントロール電流が流れる場合の
動作点は各々０点で示される。いずれの方向にせよコン
トロール電流が流れる場合はジョセフソン干渉計３１１
は電圧状態、ジョセフソン干渉計３１２紘超電導状態に
あるため抵抗３２１には電流は流れない。″以上のよう
に抵抗３２１を終端抵抗とし、そ２に至る電流を第４図
の内部セル３００ａ等のコントロール電流として用いる
ことができる。

第９図は入力回路３０２として使える第３の回路例であ
る。第９図に示す回路はいわゆるノ・ツフル（Ｈｕｆｆ
ｌｅ）回路の変形である。本実施例は正負の２電源が必
要であり、したがってＬＳＩ内の直流電源配線として正
電位の直流電源配線３０６ａと負電位の直流電源配線３
０６ｂとが必要となる。

２０８ａ、２０８ｂはそれぞれ正電位電源２００ａ、負
電位電源２００ｂを接続するための電浸パッドである。

ジョセフソン干渉計３１１の一端は接地され、他端は抵
抗５０３を介して正電位の直流電源配線３０６ａに接続
されると同時に抵抗５０１を介して出力端子３２２に接
続される。ジョセフソン干渉計３１２の一端は接地され
、他端は抵抗５０４を介して負電位の直流電源配線３０
６ｂに接続されると同時に抵抗５０２を介して出力端子
３２２に接続される。出力端子３２２は負荷インダクタ
３１８を介して接地される。ジョセフソン干渉計３１１
゜３１２の近傍にコントロール配線３１３を配置し、ジ
ョセフソン干渉計３１２の近傍にバイアス線３１４を配
置す号こ゛とは第５図に示した回路と同様である。バッ
フル回路ではジョセフソン干渉計３１１．３１２は相補
動作、すなわち一方が超電導状態であれば他方は電圧状
態になる様に動作する。コントロール電流が流れない時
のジョセフソン干渉計３１１．３１２の動作点は各々第
７ａ図。

第７ｂ図のＡ点で表わされ、ジョセフソン干渉計３１１
は超電導状態、ジョセフソン干渉計３１２は電圧状態に
あるため抵抗５０３に流れる電流はジョセフソン干渉計
３１１、接地の順に、抵抗５０４に流れる電流紘接地、
負荷インダクタ３１８抵抗５０２、抵抗５０４の順に流
れる。コントロール電流が入力信号パッド２０６ａから
２０６ｂに向けて流れ九時のジョセフソン干渉計３１１
．３１２の動作点は各々第７ａ図、第７ｂ図のＢ点で表
わされ、逆方向にコントロール電流が流れる時の動作点
は０点で表わされる。いずれにせよコントロール電流が
流れる場合はジョセフソン干渉計３１１は電圧状態、ジ
ョセフソン干渉計３１２は超電導状態にあるため、抵抗
５０３を流れる電流は抵抗５０１、負荷インダクタ３１
８、接地の順に流れる、また抵抗５０４に流れる電流は
接地、ジョセフソン干渉計３１２の順に流れる。

＠１０図には入力回路として使える第４の回路例を示す
。１ｇ１Ｏ図に示す回路はいわゆる直流電源駆動方式の
ＪＴＬ回路である。ジョセフソン素子６００の一端は接
地され、他端は抵抗６０１を介して直流電源配＠３０６
に接続されると同時に出力端子３２２、抵抗６０２を介
して接地される。

コントロール線３１３にコントロール電流が流れない場
合は・ジョセフソン素子６００は超電導状態にあり、抵
抗６０１を流れる□ゲート電流はジョセフソン素子６０
０を流れるため、抵抗６０２には電流は流れない。コン
トロール電流が流れる場合はその方向にかかわらずジョ
セフソン素子６００は電圧状態にあり、抵抗６０１を流
れるゲート電流は抵抗６０２に分流する。したがって抵
抗６０２を終端抵抗とし、そこに至る電流を第４図の内
部セル３００８等のコントロール電流として用いること
ができる。なお、第９図に示す回路ではジョセフソン素
子としてジョセフソン接合やジョセフソン干渉計を使え
る。

入力回路として使用できる第５の回路例を第１１図に示
す。この回路はＪ＠１０図のものと同様にスイッチ素子
としてＪＴＬ回路を用いているが、交流電源が供給され
るところがこｒｔまで示した回路と異なる。

第］、のジョセフソン素子７０１の一端は接地され、他
端は端子７１１に接続される。第２のジョセフソン素子
７０２の一端は接地され、他端は端子７１２に接続され
る。ｍｌのジョセフソン素子７０１の近傍にはＪｌｌの
バイアス線７０７、第２のシミセフノン素子７０２の近
傍には第２のバイアス線７０８を配置し、バイアス電流
源７０９よシ供給され、鋏バイアス［７０７，７０８を
流れるバイアス電流Ｉｂよ多発生する磁束は該シミセフ
ノン素子７０１，７０２と鎖交する。第１のシミセフノ
ン素子７０１の近傍には第１のコントロール線７０５を
配置しｙその一端を端子７１１に接続し、他端を抵抗７
１３の一端に接続する。第２のシミセフノン素子７０２
の近傍には第２のコントロール線７０６を配置し、その
一端を端子７１２に接続し、他端を抵抗７１３の一端に
接続する。端子７１１と端子７１２の間に紘交流電流源
７１０を接続する。抵抗７０３は端子７１１と出力端子
３２２の間に、抵抗７０４は端子７１２と出力端子３２
２の間に接続される。第３のジョセフソン素子７１５の
一端は接地され、他端は出力端子３２２に接続される。

第３のシミセフノン素子７１５の近傍には第３のコント
ロール線７１３を配置し、入力信号パッド２０６ａ　、
２０６ｂを介してコントロール電流を流せる様にする。

出力端子３２２は伝送線路３ｏ５、終端抵抗３１８を介
して接地される。交流電源７１０より供給される交流電
流は周期的に零鎖交するので、その時刻で第１１図にあ
るすべ丈のシミセフノン素子は超電導状態に復帰する。

交流電源７１０がら端子７１１に向けて所定値以上の電
流が流れる期間は第１゜第２のコントロール：′配線７
０５，７０６に端子７１１から端子７１２に向けた方向
に電流が流れる。このコントロール線に流ｉ、ｂ電流は
第１のシミセフノン素子７０１ではｌ１１１のバイアス
１ｍ　？０７に流れるバイアス電流と同方向であり、第
２のシミセフノン素子７０２では謔２のバイアス４１７
０７に流れるバイアス電流と逆方向にある。そのためバ
イアス電流とコントロール電流により発生する磁束が＃
１１のシミセフノン素子７０１では鎖交し、第２のジョ
セフソン素子７０２で紘鎖交しない。

そのため第１のジョセフソン素子７０１ｔｌｉ電圧状態
にあシ、第２のシミセフノン素子７０２は超電導状態に
ある。したがって、端子７１１にはギャップ電圧■、に
クランプされた正のパールスミ圧が表われ、端子７１２
は接地レベルにある。したがって、交流電源７１０から
の電流の一部は抵抗７０３を介してジョセフソン素子７
１５にも流れ込む。また交流電源７１０から所定値以上
の電流が端子７１２に向けて流れる、期間は同様にして
端子７１１の電圧は接地レベル、端子７１２の電圧はギ
ャップ電圧■１にクランプされた正のパルス電圧となる
。したがって、交流電源７１０がらの電流の一部は抵抗
７０４を介してジョセフソン素子７１５に流れ込む。さ
て、抵抗７０３か、もしくけ抵抗７０４を介して供給さ
れた電流のすべてが第３のジョセフソン素子７１５を流
れるか、出力端子３２２を介して伝送−路２１０に分流
するかは、端子２０６ａ、２０６ｂを介して第３のコン
トロール線７１３に流れるコントロール電流によって制
御される。以上のように第１１図に示す回路は交流電源
で駆動され、負荷に流れる電流は零である状態か接地へ
向けて流れる状態の２つの状態が存在する、いわゆる２
値論理回路である。したがって抵抗６０２を終端抵抗と
し、そこに至る　　□電流を第４図の内部セル３００８
等のコントロール電流として用いることができる。

第１２図ｔよ第１１図の回路をよシ夾際的な回路構成と
した入力回路の実施例である。第１２図に示す回路では
交流電源７５０とトランス７５１を使って交流電流源を
構成している。また第１１図の菖ｌ、第２のジョセフソ
ン素子７０１，７０２のかわシに第１２図の回路では各
々シミセフノン素子７０１皐、７０１ｂ、７０１ｃ、７
０１ｄを直列接続したものと、シミセフノン素子７０’
２ｇ　、７０２ｂ　。

７０２ｃ　、７０２ｄを直列接続したものを使っている
。

この様に直列接続したジョセフソン素子を使うと端子７
１１または７１２に印加される電圧を大きくできる。す
なわち第１２図にある様に４個のジョセフソン素子を直
列に接続することによシギャップ電圧の４倍の電圧を得
る。また、図に示すように複数個のスイッチ素子に端子
７１１，７１２を介して電力を供給する構成にできる。

第１３図はスイッチ素子としていわゆる電流注入形（Ｃ
ｕｒｒｅｎｔ　工ｎｊｅｃｔｉｏｎ　ｌｏｇｉｃ以下Ｃ
ＩＬ）回路を使った入力回路の例である。ジョセフソン
素子７１５の一端が入力端子２０６ａに直接接続されて
いる点がＪｌｉｌ１図と異なる。抵抗７０３または抵抗
７０４を介して流れる電流のすべてがジョセフソン素子
７１５を流れるか、出力端子３２２を介して抵抗６０２
に分流するかはジョセフソン素子７１５に入力端子２０
６ａを介して注入されるコントロール電流による。

第１４図は本発明によるＬＳＩを使った論理構成方法の
好ましい例である。計算機を含むディジタルシステムの
基本的な論理の構成法は第１のレジスタ群のデータを加
工して第２のレジスタ群に転送することである。第１４
図に示す論理構成方法では第１のレジスタ群４０２ａ　
、４０２ｂは−ＬＳＩ４０１ａ、４０１ｂの出力回路で
ある交流電源駆動回路で構成する。父流ｔ＃駆動回路は
電源を落さないかき゛リデータを保つので、レジスタと
して使用するには都合の良い回路である。交流電源駆動
回路に印加される交流を源の位相はレジスタ群のセット
またはリセットのタイミングに相当させる。

第１のレジスタ群４０２ａ　、４０２ｂの出力信号は伝
送８ｗ！１２０７　ｍ　、　２０７　ｂを介してＬＳＩ
　４０１ｃＫ印加される。ＬＳＩ４Ｑ１ｃの内部には例
えば演算回路４０３、シフト回路４０４、第２のレジス
タ群４０２Ｃが構成されているが、ＬＳＩ内部を駆動す
るｔｉｎ回路４０３、シフト回路４０４は内部セルであ
る直流電源駆動回路で構成する。したがって外部からの
入力は、交流電源駆動回路の３億論理を２値論理に変換
する人力セル３０２ｍ、３０２ｂを介して取り込む。Ｌ
ＳＩの外部を駆動する第２のレジスタ群４０２ｃは外部
セルすなわち交流電源駆動回路で構成する。第１５図は
第１４図に示す論理構成の場合のケート回路やレジスタ
群のタイミングを示している。３％１のレジスタ群４０
２ａ。

４０２ｂには第５図のＰｌで示すタイミングで、第２の
レジスタ群４０２Ｃには第５図のＰ２で示すタイミング
で交流電源を切υ変える。第１のレジスタ８Ｆ４０２ａ
、４０２ｂは時刻ＴｏからＴ３の間だけデータ信号が保
持され、時刻Ｔ３からＴｓの間でリセットされる。第２
のレジスタ群４０２Ｃは時刻Ｔ１からＴ１の閣でリセッ
トされ、時刻Ｔ２からＴ６の間データ信号が保持される
。第１のレジスタ群４０２ａ　、４０２ｂのデータ信号
は伝送線路２０７ａ、２０７ｂを通過した後時刻ＴＯ′
にＬＳＩ４０１Ｃに到着する。その後ＬＳ　Ｉ　４０２
ｃの内部セルにある直流駆動回路でデータ信号は加工さ
れ、時刻Ｔ　、　／に第２のレジスタ群４０２Ｃに到着
する。

レジスタ１１＄４０２Ｃに到着したデータ信号は時刻Ｔ
８で纂２のレジスタ群４０２Ｃにセットされる。

その後時刻Ｔ３とＴｉの間で第１のレジスタ群４０２ａ
、４０２ｂのデータ信号はリセットされ、時刻Ｔｓで新
しいデータ信号が第１のレジスタ群にセットされる。

以上の説明ではジョセフソン素子として例ら規定してい
ないが、ジョセフソン素子としてジョセフソン接合を用
いてもジョセフソン干渉計を用いてもよいことは明らか
である。

また以上の説明ではｉｔ流電源駆動回路として０８回路
を狭った例をおけたが他の直流電源駆動回ｗＩ九とえば
、Ｈｕ　ｆ　ｆ　１　ｅやフリップフロ７１回路を便え
ることは明らかである。同様に変流電源駆動回路として
ＪＴＬ回路以外の回路たとえば、ＣＩＬ＋ＪＡＷＳを使
えることも明らかである。

本発明によれは論理構成が容易で、負荷駆動能力の大き
いＬａＩを提供できる。そのため本発明によるＬＳＩを
使えば設計マージンが広く、実俵集積度を大きくでき、
高速度でかつ高信頼度の大形計算機が１１成できる。

【図面の簡単な説明】

第１図は本発明の内部回路として使う直流電源駆動１ｇ
Ｊｗｒの例、第２図は本発明の出力回路として使う交流
電源駆動回路の例、第３図及び第４図はそれぞれ本発明
の実施例のＬＳＩの構造を示す平面−１第５図、第７図
、第９図、纂１０図、第１１図、第１２因、第１３図は
それぞれ第４図における入力回路の実施例、第６図、第
８図はそれぞれ第５図、第７図の動作説明図、第１４図
社本発明を使った良好な論理構成例、第１５図は第１４
図の動作を示すタイムチャートである。 ３００・・・内部セル、３０１・・・出力セル、２０６
・・・パッド、２０７・・・伝送線路、３０５・・・Ｌ
ＳＩ内部配線、４０２・・・レジスタ群。 代理人　弁理士　薄田利辛 ：翳− 第　　３　　図 ￥ｒｓ　　図 ′ｙｆＪ６　　　図 （久〕 Ｔ（二０ 第　９　　図 第　　１０　　図 第　　１３　　　図 ％　　／４　　　図 ｏｚｃ

Claims (1)

1. 【特許請求の範囲】 １、ジョセフソン素子を用いた回路を集積して成る集積
   回路において、直流電源が供給されて該集積回路の内部
   を駆動する第１の回路群と、交流電源が供給されて咳集
   積回路の外部を駆動するＩ＠２の回路群とを含むことを
   特徴とするジョセフソン論理集積回路。 ２、ジョセフソン素子を用いた回路を集積して成る集積
   回路において、直流電源が供給されて該集積回路の内部
   を駆動する第１の回路群と、交流電源が供給されて鋏集
   積回路の外部を駆動するｊ８２の回路群と、外部から接
   続される該第２の回路群の出力信号レベルの入力信号を
   該第１の回路群の入力信号レベルに変換して接続する第
   ３の回路群とを含むジョセフソン論理集積回路。