JPS59191938A - ジヨセフソン効果を用いた電流注入型否定信号発生回路 - Google Patents
ジヨセフソン効果を用いた電流注入型否定信号発生回路Info
- Publication number
- JPS59191938A JPS59191938A JP6643283A JP6643283A JPS59191938A JP S59191938 A JPS59191938 A JP S59191938A JP 6643283 A JP6643283 A JP 6643283A JP 6643283 A JP6643283 A JP 6643283A JP S59191938 A JPS59191938 A JP S59191938A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- circuit
- junction
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン効果を用いた電流注入型否定信号
発生回路に関する。
発生回路に関する。
ジョセフソン接合を用いた論理回路では、その電流電圧
特性がヒステリシスを持つため、通常ラッチング動作で
使用される。ラッチング動作においては入力電流の印加
Ｏこより該ジョセフソン論理回路が零電圧状態から有限
電圧状態にスイッチングした後では入力電流を切っても
零電圧状態番こりセットしない。このため半導体デバイ
スと異なり否定信号を発生する事が容易ではない。かか
る事情ζこよりジョセフソン接合を用いた論理回路では
タイミングパルスを用いたり、入力電流をゲート電流よ
り先０こ流したりする等の何らかのタイミングをとり否
定信号を発生させるのが一般的である。
特性がヒステリシスを持つため、通常ラッチング動作で
使用される。ラッチング動作においては入力電流の印加
Ｏこより該ジョセフソン論理回路が零電圧状態から有限
電圧状態にスイッチングした後では入力電流を切っても
零電圧状態番こりセットしない。このため半導体デバイ
スと異なり否定信号を発生する事が容易ではない。かか
る事情ζこよりジョセフソン接合を用いた論理回路では
タイミングパルスを用いたり、入力電流をゲート電流よ
り先０こ流したりする等の何らかのタイミングをとり否
定信号を発生させるのが一般的である。
第１図は、従来例であるインターフェロメタ−及びタイ
ミンク信号を用いた否定信号発生回路を説明する為の図
で、（ａ）はその回路図、（ｂ）はインターフェロメタ
−の制御特性である。図において１１．１２は３接合イ
ンターフェロメター１１３はゲート電流路、】４は入力
線、１５はタイミング信号線、１６は出力線１７は抵抗
値１（１５−もつダミー抵抗体、１８は抵抗値ＲＬヲも
つ負荷抵抗体である。
ミンク信号を用いた否定信号発生回路を説明する為の図
で、（ａ）はその回路図、（ｂ）はインターフェロメタ
−の制御特性である。図において１１．１２は３接合イ
ンターフェロメター１１３はゲート電流路、】４は入力
線、１５はタイミング信号線、１６は出力線１７は抵抗
値１（１５−もつダミー抵抗体、１８は抵抗値ＲＬヲも
つ負荷抵抗体である。
本従来例の動作は以下の如くである。今、ゲート電流路
１３にゲート電流Ｉｇが流れている状態で入力線１４に
入力信号Ａが入力されるとインターフェロメタ−１１は
電圧状態にスイッチングしてゲート電流１ｇは抵抗体１
７を通って接地ｌこ流れインターフェロメタ−１２には
ゲート電流は流れなくなる。
１３にゲート電流Ｉｇが流れている状態で入力線１４に
入力信号Ａが入力されるとインターフェロメタ−１１は
電圧状態にスイッチングしてゲート電流１ｇは抵抗体１
７を通って接地ｌこ流れインターフェロメタ−１２には
ゲート電流は流れなくなる。
従って入力信号Ａの後にタイミング信号Ｔがタイミング
信号路１５を通ってインターフェロメタ−１２に入力さ
れたとしてもインターフェロメタ−］２はスイッチング
せず出力線１６に出力電流は流れない。
信号路１５を通ってインターフェロメタ−１２に入力さ
れたとしてもインターフェロメタ−］２はスイッチング
せず出力線１６に出力電流は流れない。
次に入力信号Ａが前記インターフェロメタ−に入力され
ない場合にはインターフェロメタ−１２にゲート電流は
流れ続け、タイミンク信号Ｔが該インターフェロメタ−
１２に入力されると該インターフェロメタ−１２が電圧
状態へ遷移して出力線１６！こゲート電流Ｉｇが注入さ
れる。したがって出力線１６には入力線１４より入って
くる入力信号の否定Ａが出力される事になる。
ない場合にはインターフェロメタ−１２にゲート電流は
流れ続け、タイミンク信号Ｔが該インターフェロメタ−
１２に入力されると該インターフェロメタ−１２が電圧
状態へ遷移して出力線１６！こゲート電流Ｉｇが注入さ
れる。したがって出力線１６には入力線１４より入って
くる入力信号の否定Ａが出力される事になる。
本回路に用いたインターフェロメタ−ＩＣｌ３は、第１
図（ｂ）ζこ示すような制御特性を有しており、本回路
はゲート電流ζこ関して、広い動作マージンを有してい
る。しかしながら本回路では、３接合インターフェロメ
ターゲート回路を二個使わなければならない事や、イン
タフタンスを用いている事などからチップ上での占有面
積が大きくなる事さらにインターフェロメタ−回路は超
電導体のループ回路から構成される為、超電導状態に転
移する時、浮遊の磁束をトラップして誤動作を起こすｉ
Ｊ能性がある事等の欠点を有する。
図（ｂ）ζこ示すような制御特性を有しており、本回路
はゲート電流ζこ関して、広い動作マージンを有してい
る。しかしながら本回路では、３接合インターフェロメ
ターゲート回路を二個使わなければならない事や、イン
タフタンスを用いている事などからチップ上での占有面
積が大きくなる事さらにインターフェロメタ−回路は超
電導体のループ回路から構成される為、超電導状態に転
移する時、浮遊の磁束をトラップして誤動作を起こすｉ
Ｊ能性がある事等の欠点を有する。
本発明の目的は従来例の否定信号発生回路とは異なった
手段にて否定信号を発生させ、前記欠点を除去せしめた
ジョセフソン効果を用いた電流注入型否定信号発生回路
を提供することにある。
手段にて否定信号を発生させ、前記欠点を除去せしめた
ジョセフソン効果を用いた電流注入型否定信号発生回路
を提供することにある。
本発明によれは一方の電極が接点Ｇに接続された臨界電
流値Ｉ２ の第１のジョセフソン接合の他方の電極に
は抵抗値ｒ３そもつ第１の抵抗体の一端及び出力線が接
続され、上記第１の抵抗体の他端にはゲート電流供給線
及び臨界電流値■１の第２のジョセフソン接合のと抵抗
値ｒ２ｆもつ第２の抵抗体との直列接続体の一端が接続
され上記第２のジョセフソン接合の他の電極には入力線
及び一端が接点Ｇに接続された抵抗値ｒ１をもつ第３の
抵抗体の他端が接続され、上記第１、第２のジョセフソ
ン接合及び上記第１、第２、第３の抵抗体の大きさの間
に１’３ Ｉ２ ＞ ＣｒＩ ＋ｒ２） ’Ｌ
という関係を満た丁ようにした事を特徴亡するジョセフ
ソン効果を用いた電流注入型否定信号発生回路が得られ
る。
流値Ｉ２ の第１のジョセフソン接合の他方の電極に
は抵抗値ｒ３そもつ第１の抵抗体の一端及び出力線が接
続され、上記第１の抵抗体の他端にはゲート電流供給線
及び臨界電流値■１の第２のジョセフソン接合のと抵抗
値ｒ２ｆもつ第２の抵抗体との直列接続体の一端が接続
され上記第２のジョセフソン接合の他の電極には入力線
及び一端が接点Ｇに接続された抵抗値ｒ１をもつ第３の
抵抗体の他端が接続され、上記第１、第２のジョセフソ
ン接合及び上記第１、第２、第３の抵抗体の大きさの間
に１’３ Ｉ２ ＞ ＣｒＩ ＋ｒ２） ’Ｌ
という関係を満た丁ようにした事を特徴亡するジョセフ
ソン効果を用いた電流注入型否定信号発生回路が得られ
る。
さらに本発明によれは一方の電極が接点Ｇに接続された
臨界電流値１２の第１のジョセフソン接合の他方の電極
には抵抗値ｒ３をもつ第１の抵抗体の一端及び出力線が
接続され、上記第１の抵抗体の他端番こはゲート電流供
給線及び臨界電流値Ｉ、の第２のジョセフソン接合と抵
抗値ｒｚ’にもつ第２の抵抗体との直列接続体の一端が
接続され、前記直列接続体の他端ζこは、入力線、及び
■。ｆｆ の大きさのオフセット電流を供給するオフ
セット電流供給線、及び他の一胡が接点Ｇに接続された
抵抗値ｒ１をもつ抵抗体の他端が接続され、上記第１、
第２のジョセフソン接合の臨界電流値、及び上記オフセ
ット電流の大きさ及び上記第１、第２、ｉ ３ （７）
抵抗体の大きさが少なくとも （ｒ＋ ＋ｒ２）Ｉ、 ＜ｒ、、 Ｉ２ ＋ＩＩ Ｉｏ
Ｈ（！：いう関係を満たすようにした事を特徴とするジ
ョセフソン効果を用いた電流注入型否定信号発生回路が
得られる。
臨界電流値１２の第１のジョセフソン接合の他方の電極
には抵抗値ｒ３をもつ第１の抵抗体の一端及び出力線が
接続され、上記第１の抵抗体の他端番こはゲート電流供
給線及び臨界電流値Ｉ、の第２のジョセフソン接合と抵
抗値ｒｚ’にもつ第２の抵抗体との直列接続体の一端が
接続され、前記直列接続体の他端ζこは、入力線、及び
■。ｆｆ の大きさのオフセット電流を供給するオフ
セット電流供給線、及び他の一胡が接点Ｇに接続された
抵抗値ｒ１をもつ抵抗体の他端が接続され、上記第１、
第２のジョセフソン接合の臨界電流値、及び上記オフセ
ット電流の大きさ及び上記第１、第２、ｉ ３ （７）
抵抗体の大きさが少なくとも （ｒ＋ ＋ｒ２）Ｉ、 ＜ｒ、、 Ｉ２ ＋ＩＩ Ｉｏ
Ｈ（！：いう関係を満たすようにした事を特徴とするジ
ョセフソン効果を用いた電流注入型否定信号発生回路が
得られる。
以下本発明を図面を用いて説明する。
第２図は不発明の男１の実施例であるジョセフソン効果
を用いた電流注入型否定信号発生回路を説明する為の図
で（ａ）は回路図（１））はその制御特性を示す。図に
おいて２０．２１はそれぞれ臨界電流値１□１、ち、そ
もつジョセフソン接合、２２．２；３．２４は抵抗値ｒ
２□、ｒ２２、「２３４ごもつ抵抗体、２５はゲート電
流路、２６は入力線、２７は出力線２８は抵抗値ＲＬの
負荷抵抗体である。
を用いた電流注入型否定信号発生回路を説明する為の図
で（ａ）は回路図（１））はその制御特性を示す。図に
おいて２０．２１はそれぞれ臨界電流値１□１、ち、そ
もつジョセフソン接合、２２．２；３．２４は抵抗値ｒ
２□、ｒ２２、「２３４ごもつ抵抗体、２５はゲート電
流路、２６は入力線、２７は出力線２８は抵抗値ＲＬの
負荷抵抗体である。
本実施例の回路の動作は以下の如くである。いまゲート
電流１ｇ１入力端子Ｉｃがそれそ、＋１７ゲ一ト電流路
２５人力線２６から該回路へ注入された時、接合２０．
２１がスイッチングする条件は下記の通りである。
電流１ｇ１入力端子Ｉｃがそれそ、＋１７ゲ一ト電流路
２５人力線２６から該回路へ注入された時、接合２０．
２１がスイッチングする条件は下記の通りである。
Ｉｇ＞ Ｉ２！ （３）
ただしく（１）の条件または（２）の条件）、かつ（３
）の設定すると否定信号発生回路としての動作が可能と
なる。今、上記の榮件を満たし、さらに接合２０がスイ
ッチングすると、直後に接合２１もスイッチングするよ
うに接合２０．２】の臨界電流値１□１、ｂ２を次のよ
うに設定すると、 ｒ２３１２ −（ｒｔｔ＋ｒｚｚ＋ｒ２ｇ）ｌ＋
（４）第２図（ｂ）に示される制御特性が得られる。１
中直線２９．３０．３１は前記条件（１）（２）（３）
に対応し、＠線部分は該回路が電圧状態である領域を示
Ｔ０本制御特性からかかるように、本回路にゲート電流
工、２３ のみが注入されると”１１ ＋ ｒｔｚ ＋ ｒ□３１
ｇの電流により接合２０がスイッチング肱ゲート電流工
。
）の設定すると否定信号発生回路としての動作が可能と
なる。今、上記の榮件を満たし、さらに接合２０がスイ
ッチングすると、直後に接合２１もスイッチングするよ
うに接合２０．２】の臨界電流値１□１、ｂ２を次のよ
うに設定すると、 ｒ２３１２ −（ｒｔｔ＋ｒｚｚ＋ｒ２ｇ）ｌ＋
（４）第２図（ｂ）に示される制御特性が得られる。１
中直線２９．３０．３１は前記条件（１）（２）（３）
に対応し、＠線部分は該回路が電圧状態である領域を示
Ｔ０本制御特性からかかるように、本回路にゲート電流
工、２３ のみが注入されると”１１ ＋ ｒｔｚ ＋ ｒ□３１
ｇの電流により接合２０がスイッチング肱ゲート電流工
。
は抵抗体２４を通って接合２１へ流れこみ該接合２１を
スイッチングして、出力線にゲート電流を供給する。と
ころか図中ｉｃ で示される大きさの入力電流かゲート
電流■８まっ先か、もしくは同時に注入されると、制御
特性中の点３２が動作点となり該回路はスイッチングし
ない。従って入力信号（こ対する否定信号を発生する事
になる。このように本回路はＮ線３０の傾きが正である
事から入力電流が存在する万か電圧状態に遷移しζこく
くなる。理想的には上記直線３０の傾きはできるたけ急
峻で上記直線３１の傾きはできるたりゆるやかな方がよ
いのでこれに近くなるように前記抵抗体２２．２３．２
４の抵抗値を適当に選ぶ。図ζこ示されるようＧＣ木回
路は１個のケートより構成されており、インダクタンス
も用いでいない事から回路の小型化、高集積化が可能、
さらにインターフェロメタ−論理回路のように、超電導
体を用いたループ回路の構成となっていないために超電
梼゛転移する際、浮遊の磁束をトラップして誤動作する
危険性がない事なとの利点を有する。
スイッチングして、出力線にゲート電流を供給する。と
ころか図中ｉｃ で示される大きさの入力電流かゲート
電流■８まっ先か、もしくは同時に注入されると、制御
特性中の点３２が動作点となり該回路はスイッチングし
ない。従って入力信号（こ対する否定信号を発生する事
になる。このように本回路はＮ線３０の傾きが正である
事から入力電流が存在する万か電圧状態に遷移しζこく
くなる。理想的には上記直線３０の傾きはできるたけ急
峻で上記直線３１の傾きはできるたりゆるやかな方がよ
いのでこれに近くなるように前記抵抗体２２．２３．２
４の抵抗値を適当に選ぶ。図ζこ示されるようＧＣ木回
路は１個のケートより構成されており、インダクタンス
も用いでいない事から回路の小型化、高集積化が可能、
さらにインターフェロメタ−論理回路のように、超電導
体を用いたループ回路の構成となっていないために超電
梼゛転移する際、浮遊の磁束をトラップして誤動作する
危険性がない事なとの利点を有する。
第３図（ａ）、（ｂ）は本発明の第２の実施例であるジ
ョセフソン効果を用いた電流注入型否定信号発生回路を
説明する為の図で（ａ）は回路図、（ｂ）はその制御特
性を示す。図において４０．４１はそれぞれ臨界電流値
■ｏ 、Ｉ３２をもつジョセフソン接合、４２．４３は
抵抗値ｒｓ＋ 、ｒ３２をもつ抵抗体、４４はゲート電
流路４５は入力線、４６は出力線４７は抵抗値ＲＬをも
つ負荷抵抗体である。
ョセフソン効果を用いた電流注入型否定信号発生回路を
説明する為の図で（ａ）は回路図、（ｂ）はその制御特
性を示す。図において４０．４１はそれぞれ臨界電流値
■ｏ 、Ｉ３２をもつジョセフソン接合、４２．４３は
抵抗値ｒｓ＋ 、ｒ３２をもつ抵抗体、４４はゲート電
流路４５は入力線、４６は出力線４７は抵抗値ＲＬをも
つ負荷抵抗体である。
本実施例の回路の動作は第１の実施例と同様ζこ説明す
る事ができ、その制御特性は第３図（ｂ）のようになる
。斜線部分は該回路が電圧状態に遷移する領域である。
る事ができ、その制御特性は第３図（ｂ）のようになる
。斜線部分は該回路が電圧状態に遷移する領域である。
本回路では第１の実施例よりも回路の構成が簡単になり
、また第１の実施例と同様に１個のゲートより構成され
ており、インダクタンスも用いていない事から回路の小
型化、高集積化が可能、さらにインターフェロメタ−論
理回路のように超電導体を用いたループ回路の構成とな
っていないために超電導転移する際、浮遊の磁束をトラ
ップして誤動作する危険性がない事などの利点を有Ｔる
。
、また第１の実施例と同様に１個のゲートより構成され
ており、インダクタンスも用いていない事から回路の小
型化、高集積化が可能、さらにインターフェロメタ−論
理回路のように超電導体を用いたループ回路の構成とな
っていないために超電導転移する際、浮遊の磁束をトラ
ップして誤動作する危険性がない事などの利点を有Ｔる
。
第４図（ａ）（ｂ）は本発明の第３の実施例である電流
注入型否定信号発生回路を説明する為の図で、（ａ）は
回路図（ｂ）はその制御特性である。図において、５０
．５１は臨界電流値■４１ 、Ｉ、、をもっジョセフソ
ン接合、５２．５３．５４は抵抗値ｒ４□、ｒ４□、ｒ
４３をもつ抵抗体、５５はゲート電流路、５６は入力線
、５７はオフセット電流路、５８は出力線５９は抵抗値
ＲＬソもつ負荷抵抗体である。
注入型否定信号発生回路を説明する為の図で、（ａ）は
回路図（ｂ）はその制御特性である。図において、５０
．５１は臨界電流値■４１ 、Ｉ、、をもっジョセフソ
ン接合、５２．５３．５４は抵抗値ｒ４□、ｒ４□、ｒ
４３をもつ抵抗体、５５はゲート電流路、５６は入力線
、５７はオフセット電流路、５８は出力線５９は抵抗値
ＲＬソもつ負荷抵抗体である。
本冥施例の回路の動作は以下の如くである。いま入力電
流と逆向きの一定のオフセット電流Ｉ。ｆｆがオフセッ
ト電流路５７を通って常時流されている。ゲート電流Ｉ
ｇ、入力電流工。がそれぞれゲートを流路５５、入力線
５６から該回路に注入された時、接合５０．５１ がス
イッチングする条件は下記の通りである。
流と逆向きの一定のオフセット電流Ｉ。ｆｆがオフセッ
ト電流路５７を通って常時流されている。ゲート電流Ｉ
ｇ、入力電流工。がそれぞれゲートを流路５５、入力線
５６から該回路に注入された時、接合５０．５１ がス
イッチングする条件は下記の通りである。
稲 ＞ Ｉ４ｔ （７）
ただしく（５）の条件または（６）の条件）かつ（７）
の条件を満たせばよい。 ５ くご以同１し鉛プ、ｄ帽騎舒に訪も伍Ｉｎ、ｈｅか′・
（ｒ４１ ＋ｒ４２ ） Ｉ４ｔ≦ｒ４１ 工ｏｆｆ
＋ ｋｓ Ｉ４２ とＧゝう関係を満たせは否定信
号発生回路としての動作が可能となる。今、上記の関係
を満たし、さらに接合５０がスイッチングすると、直後
に接合５１がスイッチング下るように接合５０．５１の
臨界電流値を次のように設定すると ｒａｓ １４ｘ ＋ｒａｔ Ｉ□Ｂ ＝ （ｒａｔ ＋
ｒ＋ｔ ＋ｒ＋ｓ ）Ｉ４１第３図（ｂ）に示される制
御特性が得られる。図中直線６０．６１．６２は前記条
件（５）（６）（７）に対応し、斜線部分は該回路が電
圧状態である領域を示す。本制御特性かられかるように
本回路にゲート電流工、が注入されると ｒａｓ Ｉｇ
＋ ｒａｔ“１ の電流によｒ４１ ＋ ｒ４
２ ＋ｒ４３す、接合５０がスイッチングし、ゲート
電流Ｉｇは抵抗体５４を通って接合５１へ流れこみ該接
合５１をスイッチングして出力線５８にゲート電流を供
給する。ところが図中Ｉ。で示される大きさの入力電流
が該デー１１流−より先か、もしくは同時に注入される
と、制御特性中の点６３が動作点となり、該回路はスイ
ッチングしない。従って入力信号に対する否定信号を発
生する事になる。
の条件を満たせばよい。 ５ くご以同１し鉛プ、ｄ帽騎舒に訪も伍Ｉｎ、ｈｅか′・
（ｒ４１ ＋ｒ４２ ） Ｉ４ｔ≦ｒ４１ 工ｏｆｆ
＋ ｋｓ Ｉ４２ とＧゝう関係を満たせは否定信
号発生回路としての動作が可能となる。今、上記の関係
を満たし、さらに接合５０がスイッチングすると、直後
に接合５１がスイッチング下るように接合５０．５１の
臨界電流値を次のように設定すると ｒａｓ １４ｘ ＋ｒａｔ Ｉ□Ｂ ＝ （ｒａｔ ＋
ｒ＋ｔ ＋ｒ＋ｓ ）Ｉ４１第３図（ｂ）に示される制
御特性が得られる。図中直線６０．６１．６２は前記条
件（５）（６）（７）に対応し、斜線部分は該回路が電
圧状態である領域を示す。本制御特性かられかるように
本回路にゲート電流工、が注入されると ｒａｓ Ｉｇ
＋ ｒａｔ“１ の電流によｒ４１ ＋ ｒ４
２ ＋ｒ４３す、接合５０がスイッチングし、ゲート
電流Ｉｇは抵抗体５４を通って接合５１へ流れこみ該接
合５１をスイッチングして出力線５８にゲート電流を供
給する。ところが図中Ｉ。で示される大きさの入力電流
が該デー１１流−より先か、もしくは同時に注入される
と、制御特性中の点６３が動作点となり、該回路はスイ
ッチングしない。従って入力信号に対する否定信号を発
生する事になる。
このように本回路は直線６０の傾きが正である事から入
力電流が存在する方が電圧状態に遷移しにくくなる。理
想的には上記直線６０の傾きはできるたけ急峻で上記直
線６１の傾きはできるだけゆるやかな方がよいので、こ
れに近くなるように前記抵抗体５２．５３．５４の抵抗
値を選ぶ。また本回路においてはオフセット電流路５７
を通って、入力電流工。と逆向きのオフセット電流■。
力電流が存在する方が電圧状態に遷移しにくくなる。理
想的には上記直線６０の傾きはできるたけ急峻で上記直
線６１の傾きはできるだけゆるやかな方がよいので、こ
れに近くなるように前記抵抗体５２．５３．５４の抵抗
値を選ぶ。また本回路においてはオフセット電流路５７
を通って、入力電流工。と逆向きのオフセット電流■。
ｆｆが流れており、ゲート電流Ｉｇが注入された時、第
１の＊施例に比べて、接合５０はスイッチングしやすく
、接合５１はスイッチングしにくくなっている。ところ
が接合５０がスイッチングした後にはオフセット電流Ｉ
。ｆｆは抵抗体５２を通って流れるのみで接合５１に影
１１を与えないので第１の実施例と同様の状況である。
１の＊施例に比べて、接合５０はスイッチングしやすく
、接合５１はスイッチングしにくくなっている。ところ
が接合５０がスイッチングした後にはオフセット電流Ｉ
。ｆｆは抵抗体５２を通って流れるのみで接合５１に影
１１を与えないので第１の実施例と同様の状況である。
従って本回路はオフセット電流Ｉ。ｆｆを加えた事でゲ
ート電流−の動作マージンを広げる事が可能である。さ
らに図に示されるように本回路は１個のゲートより構成
されており、インダクタンスも用いていない事から回路
の小型化、高集積化が可能である。またインターフェロ
メタ−論理回路のように超電導体を用いたループ回路の
構成となっていない為に超電導転移する際、浮遊の磁束
をトラップして誤動作する危険性がない等の利点がある
。
ート電流−の動作マージンを広げる事が可能である。さ
らに図に示されるように本回路は１個のゲートより構成
されており、インダクタンスも用いていない事から回路
の小型化、高集積化が可能である。またインターフェロ
メタ−論理回路のように超電導体を用いたループ回路の
構成となっていない為に超電導転移する際、浮遊の磁束
をトラップして誤動作する危険性がない等の利点がある
。
第５図（ａ）（ｂ）は本発明の第４の実施例であるジョ
セフソン効果を用いた否定信号発生回路を説明する為の
図で（ａ）は回路図、（ｂ）は制御特性を示す。図にお
いて、７０．７１は臨界電流値”５１ 、Ｉ、２をもつ
ジョセフソン接合、７２．７３は抵抗値ｒｌｌｌ 、ｒ
ｓｔをもつ抵抗体、７４はゲート電流路、７５は入力線
、７６はオフセット電流路、７７は出力線、７８は抵抗
値ＲＬの負荷抵抗体である。
セフソン効果を用いた否定信号発生回路を説明する為の
図で（ａ）は回路図、（ｂ）は制御特性を示す。図にお
いて、７０．７１は臨界電流値”５１ 、Ｉ、２をもつ
ジョセフソン接合、７２．７３は抵抗値ｒｌｌｌ 、ｒ
ｓｔをもつ抵抗体、７４はゲート電流路、７５は入力線
、７６はオフセット電流路、７７は出力線、７８は抵抗
値ＲＬの負荷抵抗体である。
本回路の動作は第３の実施例と同様に説明する事ができ
る。その制御特性は第５図（ｂ）のよう、に示され、斜
線部分が、該回路が電圧状態に遷移する領域である。本
回路第２の実施例と同様にオフセット電流を加える事に
よりゲート電流工、の動作マージンを広ける事が可能で
、さらに図に示されているように第３の実施例より回路
の構成が簡単になる。また１個のゲートより構成されて
おり、インダクタンスも用いていない事から回路の小型
化・高集積化が可能である。またインターフェロメタ−
論理回路のよう番こ超電導体を用いたループ回路の構成
となっていない為に超電導転移する際、浮遊の磁束をト
ラップして誤動作する危険性がない等の利点がある。
る。その制御特性は第５図（ｂ）のよう、に示され、斜
線部分が、該回路が電圧状態に遷移する領域である。本
回路第２の実施例と同様にオフセット電流を加える事に
よりゲート電流工、の動作マージンを広ける事が可能で
、さらに図に示されているように第３の実施例より回路
の構成が簡単になる。また１個のゲートより構成されて
おり、インダクタンスも用いていない事から回路の小型
化・高集積化が可能である。またインターフェロメタ−
論理回路のよう番こ超電導体を用いたループ回路の構成
となっていない為に超電導転移する際、浮遊の磁束をト
ラップして誤動作する危険性がない等の利点がある。
第１図（ａ）、（ｂ）はジョセフソン効果を用いた量子
干渉型否定信号発生回路の従来例を説明する為の図で（
ａ）は回路図（ｂ）は３接合インターフェロメターの制
御特性である。 図においてｌＬ１２・・・３接合インターフェロメター
１１３・・・ゲート電流路、１４・・・入力線、１５・
・・タイミンク信号線、１６・・・出力線、１７・・・
ダミー択抗体、１８・・・負荷抵抗体である。 第２図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路第一の実施例を説明する為の図で
（ａ）は回路図、（ｂ）はその制御特性である。 図において、２０．２１・・・ジョセフソン接合、２２
．２：３．２４・・・抵抗体、２５・・・ゲート電流路
、２６・・・入力線、２７・・・出力線、２８・・・負
荷抵抗体、３０．３１・・・該回路がスイッチングをお
こす領域を規定する為の直線、３２・・・該回路の動作
点である。 第３図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第２の実施例を説明する為の図
で（ａ）は回路図、（ｂ）はその制御特性である。 図において４０．４１・・・ジョセフソン接合、４２．
４３・・・抵抗体、４４・・・ゲート電流路、４５・・
・入力線、４６・・・出力線、４７・・・負荷抵抗体で
ある。 第４図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第３の実施例を説明する為の図
で（ａ）は回路図、Φ）はその制御特性である０図にお
いて５０．５１・・・ジョセフソン接合、５２．５３．
５４・・・抵抗体、５５・・・ゲート電流路、５６・・
。 入力線、５７・・・オフセット電流路、５８°°°出力
線、５９・・・負荷抵抗体、６０．６１．６２・・・該
回路がスイッチングをおこす領域を規定する為の直線、
６３・・・該回路の動作点である。 第５図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第４の実施例を説明する為の図
で（ａ）は回路図、（ｂ）はその制御特性である。 図において、７０．７１・・・ジョセフソン接合、７２
．７３・・・抵抗体、７４・・・ゲート電流路、７５・
・・入力線、７６・・・オフセット電流路、７７・・・
出力線、７８・・・負荷抵抗体である。 第１ 図（α） 第２図（α） 第 ２ 図（ｂ） 第 ３ 圓（ａ） 第 ３ 図（ｂ） 第 ４ 図（Ｃｌ） 第４図（ｂ） 第５図（α） 第 ５ 図（ｂ）
干渉型否定信号発生回路の従来例を説明する為の図で（
ａ）は回路図（ｂ）は３接合インターフェロメターの制
御特性である。 図においてｌＬ１２・・・３接合インターフェロメター
１１３・・・ゲート電流路、１４・・・入力線、１５・
・・タイミンク信号線、１６・・・出力線、１７・・・
ダミー択抗体、１８・・・負荷抵抗体である。 第２図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路第一の実施例を説明する為の図で
（ａ）は回路図、（ｂ）はその制御特性である。 図において、２０．２１・・・ジョセフソン接合、２２
．２：３．２４・・・抵抗体、２５・・・ゲート電流路
、２６・・・入力線、２７・・・出力線、２８・・・負
荷抵抗体、３０．３１・・・該回路がスイッチングをお
こす領域を規定する為の直線、３２・・・該回路の動作
点である。 第３図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第２の実施例を説明する為の図
で（ａ）は回路図、（ｂ）はその制御特性である。 図において４０．４１・・・ジョセフソン接合、４２．
４３・・・抵抗体、４４・・・ゲート電流路、４５・・
・入力線、４６・・・出力線、４７・・・負荷抵抗体で
ある。 第４図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第３の実施例を説明する為の図
で（ａ）は回路図、Φ）はその制御特性である０図にお
いて５０．５１・・・ジョセフソン接合、５２．５３．
５４・・・抵抗体、５５・・・ゲート電流路、５６・・
。 入力線、５７・・・オフセット電流路、５８°°°出力
線、５９・・・負荷抵抗体、６０．６１．６２・・・該
回路がスイッチングをおこす領域を規定する為の直線、
６３・・・該回路の動作点である。 第５図（ａ）（ｂ）はジョセフソン効果を用いた電流注
入型否定信号発生回路の第４の実施例を説明する為の図
で（ａ）は回路図、（ｂ）はその制御特性である。 図において、７０．７１・・・ジョセフソン接合、７２
．７３・・・抵抗体、７４・・・ゲート電流路、７５・
・・入力線、７６・・・オフセット電流路、７７・・・
出力線、７８・・・負荷抵抗体である。 第１ 図（α） 第２図（α） 第 ２ 図（ｂ） 第 ３ 圓（ａ） 第 ３ 図（ｂ） 第 ４ 図（Ｃｌ） 第４図（ｂ） 第５図（α） 第 ５ 図（ｂ）
Claims (1)
- 【特許請求の範囲】 １、一端が接点Ｇに接続された抵抗値ｒ１ をもつ第
１の抵抗体の他端には、抵抗値ｒ２ をもつ第２の抵
抗体と臨界電流値■１ をもつ第１のジョセフソン接
合との直列接続体の一端及び入力線が接続され、上記直
列接続体の他の一端には抵抗値ｒ３をもつ第３の抵抗体
及びゲート電流供給線が接続され、前記第３の抵抗体の
他端には、一方の電極が接点Ｇに接続された臨界電流値
■２８もつ第２のジョセフソン接合の他方のｔ極及び出
力線が接続され上記、第１、第２のジョセフソン接合の
臨界電流値及び上記ｍｌ、第２、第３の抵抗体の大きさ
が少なく トｂ ｒｓ Ｉ２ ＞（ｒｓ ＋ｒｔ ）
Ｌという関係を満たすようにした事を特徴とするジョセ
フソン効果を用いた電流注入型否定信号発生回路。 ２、一端が接点Ｇに接続された抵抗値ｒ１ そもつ第
１の抵抗体の他端には抵抗値ｒ２ をもつ第２の抵抗
体と臨界電流値工、のジョセフソン接合との直列接続体
の一端及び入力線及び大きさ工。ｆｆのオフセット電流
を供給するオフセット電流供給線が接続され、上記直列
接続体の他の一端（こは抵抗値ｒ３をもつ第３の抵抗体
及びゲート電流供給線が接続され、前記第３の抵抗体の
他端には、一方の電極が接点Ｇに接続された臨界電流値
■２をもつ第２のジョセフソン接合の他方の電極及び出
力線が接続され、上記、第１、第２のジョセフソン接合
の臨界電流値、及び上記第１、第２、第３の抵抗体）大
キサカ少ナクトもｒ３ Ｉ、 ＋ｒｓ １ｏｆｆ＞（ｒ
ｓ ＋ｒ２） Ｉｓという関係を満たすようにしたこと
を特徴とするジョセフソン効果を用いた電流注入型否定
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6643283A JPS59191938A (ja) | 1983-04-15 | 1983-04-15 | ジヨセフソン効果を用いた電流注入型否定信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6643283A JPS59191938A (ja) | 1983-04-15 | 1983-04-15 | ジヨセフソン効果を用いた電流注入型否定信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191938A true JPS59191938A (ja) | 1984-10-31 |
Family
ID=13315608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6643283A Pending JPS59191938A (ja) | 1983-04-15 | 1983-04-15 | ジヨセフソン効果を用いた電流注入型否定信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233242A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum gate array cells |
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574622A (en) * | 1980-06-10 | 1982-01-11 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive logical circuit |
| JPS5753677A (en) * | 1980-09-18 | 1982-03-30 | Toshiba Corp | Radiant ray detector |
-
1983
- 1983-04-15 JP JP6643283A patent/JPS59191938A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574622A (en) * | 1980-06-10 | 1982-01-11 | Nippon Telegr & Teleph Corp <Ntt> | Superconductive logical circuit |
| JPS5753677A (en) * | 1980-09-18 | 1982-03-30 | Toshiba Corp | Radiant ray detector |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233242A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum gate array cells |
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPH026456B2 (ja) | ||
| JPS58108830A (ja) | ジヨセフソン論理集積回路 | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| JPH023326B2 (ja) | ||
| JPH03234121A (ja) | 電流注入型ジョセフソン・ゲート | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JP2745619B2 (ja) | 出力回路 | |
| JP2972840B2 (ja) | 四接合電流注入型ジョセフソン論理ゲート | |
| JPH047131B2 (ja) | ||
| JPH0425639B2 (ja) | ||
| JPH0234492B2 (ja) | ||
| JPH03280569A (ja) | 半導体装置の入力回路 | |
| JPS58146125A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH03103025A (ja) | 半導体集積回路装置 | |
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPH0693610B2 (ja) | 超電導論理回路 | |
| JPS6255728B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPS6141223A (ja) | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 | |
| JPH0327616A (ja) | 無接点開閉器 | |
| JPS59110224A (ja) | 電流注入形ジヨセフソンスイツチ回路 | |
| JPH0374053B2 (ja) | ||
| JPH0562988A (ja) | 半導体出力回路 | |
| JPH02112288A (ja) | パワーサプライレギュレータ |