JPH026456B2 - - Google Patents

Info

Publication number
JPH026456B2
JPH026456B2 JP56145314A JP14531481A JPH026456B2 JP H026456 B2 JPH026456 B2 JP H026456B2 JP 56145314 A JP56145314 A JP 56145314A JP 14531481 A JP14531481 A JP 14531481A JP H026456 B2 JPH026456 B2 JP H026456B2
Authority
JP
Japan
Prior art keywords
resistor
electrode
current
junction
josephson
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56145314A
Other languages
English (en)
Other versions
JPS5846727A (ja
Inventor
Junichi Sone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56145314A priority Critical patent/JPS5846727A/ja
Priority to AU88336/82A priority patent/AU553183B2/en
Priority to CA000411276A priority patent/CA1198484A/en
Priority to EP82108467A priority patent/EP0074666B1/en
Priority to DE8282108467T priority patent/DE3268425D1/de
Publication of JPS5846727A publication Critical patent/JPS5846727A/ja
Priority to US06/754,209 priority patent/US4611132A/en
Publication of JPH026456B2 publication Critical patent/JPH026456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856—Electrical transmission or interconnection system
    • Y10S505/857—Nonlinear solid-state device system or circuit
    • Y10S505/858—Digital logic
    • Y10S505/859—Function of and, or, nand, nor or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 本発明はジヨセフソン効果を用いた論理ゲート
回路に関し、より具体的には和の論理を行なう電
流注入型の論理ゲート回路に関する。
ジヨセフソン効果を用いた論理ゲート回路は例
えば文献アプライドフイジクスレターズ誌（App
−lied Physiics Lettrs）Vol.33(8)pp.781〜783記
載の論文等で明らかなように、当技術分野では広
く知られている。
これらの論理ゲート回路は、複数個のジヨセフ
ソン接合と、これらを電気的に結合するインダク
タンスからなるループ回路を流れるゲート電流の
臨界値を、これと磁気的に結合する入力電流によ
り制御することで、該ループ回路を零電圧状態か
ら電圧状態に遷移させ、該ループ回路のゲート電
流路に接続された出力線に出力電流を注入するゲ
ート回路で、ジヨセフソン干渉型論理ゲート回路
と呼ばれる。
第１図ａ，ｂは和の論理を行なう、ジヨセフソ
ン干渉型論理ゲート回路の従来例を説明するため
の図で、第１図ａはその回路図である。図におい
て、１０，１１，１２はそれぞれ臨界電流値I0，
2I0，I0を有するジヨセフソン接合、１３はイン
ダクタンス値４Ｌを有するインダクタンス、１４
はゲート電流路、１５，１６はゲート電流Igを２
等分するためのインダクタンスで、それぞれイン
ダクタンス値LFをもつ。１７，１８は前記イン
ダクタンス１３と磁気結合した入力線で、それぞ
れ入力電流Ia，Ibが流れる。１９は出力線、２０
は抵抗値RLをもつ負荷抵抗である。このような
ゲート回路においては、出力線１９に出力電流が
流れている状態を論理１に、またジヨセフソン接
合１０，１１，１２が零電圧状態にあり、出力線
１９に出力電流が流れていない状態を論理０に対
応させる。
第１図ｂは前記干渉型論理ゲート回路の制御特
性を示したもので従軸は零電圧状態より、電圧状
態に遷移するゲート電流値、横軸は２本の入力線
１７，１８を流れる入力電流Ia，Ibの総和Iiであ
る。図中、斜線部は該論理ゲート回路が電圧状態
にあることを示している。入力電流Ia，Ibとも該
ゲート回路に入力されていない状態は図中２１で
表わされ、該ゲート回路は零電圧状態にあり、従
つて出力線１９には出力電流は流れていない。入
力電流Ia，Ibのどちらかが入力された状態、およ
び入力電流Ia，Ibとも入力されている状態は図
中、２２，２３で表わされ、ともに該ゲート回路
は電圧状態にあり、従つて出力線１９に出力電流
が流れている。図中、横軸のI1は入力電流Ia，Ib
の一本当たりの電流値を示し、入力線１７，１８
を流れる入力電流の大きさは互いに等しいと仮定
している。
上記インダクタンス値Ｌとジヨセフソン臨界電
流値I0の関係は、該論理ゲート回路の動作マージ
ン、利得を考慮して LI0φ0／８ …(1) 程度に設定される。上記(1)の条件下では、該論理
ゲート回路のゲート電流の動作マージンΔIg（第
１図ｂ参照）が±45％、また論理ゲート回路の利
得に対応する制御特性の傾き（第１図ｂに点線で
示す直線２４の傾き）が２と、該論理ゲート回路
は広い動作マージンかつ高利得な特性をもつが、
同時に以下のような欠点も有する。１つの欠点は
前記(1)式の条件のため、該論理ゲート回路の電流
レベルとインダクタンス値Ｌを同時に小さくする
ことができず、従つて回路の製造に大きなチツプ
面積を要することである。また他の欠点は該論理
ゲート回路がインダクタンス、およびジヨセフソ
ン接合の容量をともに含むため、高速動作上、減
衰させなければならない共振現象を有することで
ある。さらにこのような回路は超電導状態に転移
するとき、浮遊の磁束をトラツプしやすく、この
トラツプされた磁束により誤動作を起こす可能性
がある。
本発明の目的は従来例のゲート回路と同様の広
い動作マージン、高い利得を維持しながら、前記
欠点を除去せしめたジヨセフソン効果を用いた電
電流注入型論理ゲート回路を提供するものであ
る。
本発明によれば、一方の電極が接地された第１
のジヨセフソン接合の他方の電極には、第１の抵
抗体の一端、および第２の抵抗体の一端が接続さ
れ、一方の電極が接地された第２のジヨセフソン
接合の他方の電極には前記第１の抵抗体の他端、
および第３の抵抗体の一端、および第３のジヨセ
フソン接合の一方の電極がそれぞれ接続され、前
記第２および第３の抵抗体の他端は互いに接続さ
れるとともに、その接続点にはゲート電流供給線
が接続され、前記第３のジヨセフソン接合の他方
の電極には、その一端が接地された第４の抵抗体
の他端、および入力線が接続され、前記第１もし
くは第２のジヨセフソン接合の他方の電極に出力
線が接続されたことを特徴とするジヨセフソン効
果を用いた電流注入型論理ゲート回路が得られ
る。さらに本発明によれば一方の電極が接地され
た第１のジヨセフソン接合の他方の電極には、第
１の抵抗体の一端、および第２の抵抗体の一端が
接続され、一方の電極が接地された第２のジヨセ
フソン接合の他方の電極には前記第１の抵抗体の
他端、および第３の抵抗体の一端、および第４の
抵抗体の一端が接続され、一方の電極が接地され
た第３のジヨセフソン接合の他方の電極には、前
記第３の抵抗体の他端、および第５の抵抗体の一
端、および第４のジヨセフソン接合の一方の電極
が接続され、前記第２、第４、第５の抵抗体の他
端は互いに一点で接続されるとともに、その接続
点にはゲート電流供給線が接続され、前記第４の
ジヨセフソン接合の他方の電極にはその一端が接
地された第６の抵抗体の他端および入力線が接続
され、前記第１、もしくは第２、もしくは第３の
ジヨセフソン接合の他方の電極には出力線が接続
されたことを特徴とするジヨセフソン効果を用い
た電流注入型論理ゲート回路が得られる。
以下、本発明を図面を用いて説明する。
第２図ａ，ｂは本発明の一実施例であるジヨセ
フソン効果を用いた電流注入型論理ゲート回路を
説明するための図でａは回路図、ｂはその制御特
性である。図において、３０，３１，３２はそれ
ぞれジヨセフソン臨界電流値I2，I3，I4をもつジ
ヨセフソン接合、３３，３４，３５，３６はそれ
ぞれ抵抗値r1，r2，r3，r4の抵抗体３７はゲート
電流供給線、３８，３９はそれぞれ入力電流Ia，
Ibの流れる入力線、４０は出力線、４１は抵抗値
RLの負荷抵抗体である。
本実施例のゲート回路の動作は以下の如くであ
る。ゲート電流Igの流れている該ゲート回路に入
力電流Ia、もしくは入力電流Ib（以下、入力電流
はIiで表わす）が注入されると、入力電流Iiは接
合３０，３２を通つて接地に流れ込み、接合３０
を電圧状態にスイツチングさせる。すると接合３
０をそれまで流れていたジヨセフソン電流は１部
が接合３２を通つて抵抗体３６へ、また残りが抵
抗体３３、および抵抗体３４，３５を通つて接合
３１へ注入され、接合３１がスイツチングを起こ
す。その結果、ゲート電流の１部が負荷抵抗体４
１へ、残りが接合３２を通つて抵抗体３６に注入
され、また入力電流Iiは１部が接合３２を通つて
負荷抵抗体４１へ、残りが抵抗体３６に注入さ
れ、接続３２がスイツチングを起こす。こうし
て、ゲート電流Igは負荷抵抗体４１へ、入力電流
Iiは抵抗体３６へ流れることになり、該ゲート回
路のスイツチングが完了するとともに接合３２が
高インピーダンス状態になることで、入出力電流
の分離が図られる。
該論理ゲート回路が広いゲート電流の動作マー
ジン、また高利得特性をもつとともに、入出力電
流の充分な分離を図るには下記の設計ルールに従
うのがよい。
まず、抵抗値r1，r2，r3，r4，RL，ジヨセフソ
ン臨界電流値I2，I3，I4の関係は Ig／２＋Ii＞I0 …(3) Ig＞２／３I0 …(4) ５／６Ig＋２／３Is＞I0 …(5) 41Ig−4Is／46＞２／３I0 …(6) 上式において条件(3)式は接合３０がスイツチン
グする条件、条件(4)式は接合３０が接合３２に先
んじてスイツチングする条件、条件(5)式は接合３
１がスイツチングする条件、条件(6)式は接合３２
がスイツチングする条件である。第２図ｂはこの
ようにして得られる制御特性で、斜線部は該ゲー
ト回路が電圧状態にあることを示す。図中、直線
４２，４３，４４，４５はそれぞれ前記条件(3)、
(4)、(5)、(6)に対応する。
本制御特性よりわかるように該論理ゲート回路
は利得に対応する直線４２の傾きが２、ゲート電
流Igの動作マージンΔIgが±43％と、第１図に示
す従来例の干渉型論理ゲート回路と同様の、広い
動作マージン高利得特性が得られている。さらに
本実施例の電流注入型論理ゲート回路において
は、インダクタンスを用いない構成となつている
ため、回路の小型化、高集積化が可能、また、共
振現象が存在しないため、回路上、共振を抑える
工夫を施す必要がない。また超電導ループ回路を
使つたゲート回路ではないため、超電導転移をす
る際、浮遊の磁束をトラツプする危険性がない等
の利点を有する。
第３図ａ，ｂは本発明の他の実施例であるジヨ
セフソン効果を用いた電流注入型論理ゲート回路
を説明するための図で、ａは回路図、ｂはその制
御特性である。図において、５０，５１，５２，
５３はそれぞれジヨセフソン臨界電流値I2，I3，
I4，I5をもつジヨセフソン接合、５４，５５，５
６，５７，５８，５９はそれぞれ抵抗値R1，R2，
R3，r1，r2，r3の抵抗体、６０はゲート電流供給
線、６１，６２はそれぞれ入力電流Ia，Ibの流れ
る入力線、６３は出力線、６４は抵抗値RLの負
荷抵抗体である。
本実施例のゲート回路の動作は以下の如くであ
る。ゲート電流Igの流れている該ゲート回路に入
力電流Ia、もしくは入力電流Ib（以下、入力電流
はIiで表わす）が注入されると、入力電流Iiは接
合５３，５０を通つて接地に流れ込み、接合５０
を電圧状態にスイツチングさせる。すると接合５
０を流れていたジヨセフソン電流の一部が、抵抗
体５７、および抵抗体５４，５５を通つて接合５
１に注入され、接合５１がスイツチングを起こ
す。続いて、接合５１を流れていたジヨセフソン
電流の一部が、接合５２に注入され、接合５２が
スイツチングを起こす。その結果、ゲート電流Ig
の一部が負荷抵抗体へ、残りが接合５２を通つ
て、抵抗体５９に注入され、接合５２がスイツチ
ングを起こす。こうして最終的にはゲート電流Ig
は負荷抵抗体６４に流れ込み、また入力電流Iiは
抵抗体５９へ流れ込むことで、該論理ゲート回路
のスイツチングが完了するとともに、接合５３が
高インピーダンス状態になることで入出力電流の
分離が図られる。
該論理ゲート回路が広いゲート電流の動作マー
ジン、また高利得な特性をもつとともに、充分な
入出力電流の分離を図るには下記の設計ルールに
従うのがよい。抵抗値r1，r2，r3，R1，R2，R3，
RL、ジヨセフソン臨界電流値I2，I3，I4，I5の関
係は Ig ３＋Ii＞I0 …(8) Ig＞３／４I0 …(9) 23／39Ig＋10／13Ii＞I0 …(10) 13／16Ig＋10／16Is＞I0 …(11) 10.2Ig−Is／11.6＞３／４I0 …(12) 上式において条件(8)式は接合５０がスイツチン
グする条件、条件(9)式は接合５０が接合５３に先
んじてスイツチングする条件、条件(10)式、(11)式、
(12)式はそれぞれ接合５１，５２，５３がスイツチ
ングする条件である。第３図ｂはこのようにして
得られる制御特性で、斜線部は該ゲート回路が電
圧状態にあることを示す。図中、直線６５，６
６，６７，６８，６９はそれぞれ前記条件(8)、
(9)、(10)、(11)、(12)に対応する。
本制御特性からわかるように、該論理ゲート回
路は利得に対応する直線６５の傾きが３、ゲート
電流Igの動作マージンΔIgが±54％と第１図に示
す従来例の干渉型論理ゲート回路を上回る広い動
作マージン、より高利得な特性が得られている。
さらに本実施例の論理ゲート回路においては、イ
ンダクタンスを用いない構成となつているため、
回路の小型化、高集積化が可能、また共振現象を
抑える回路上の工夫も不要という利点がある。ま
た超電導ループ回路を使つたゲート回路でないた
め、超電導転移をする際、浮遊の磁束をトラツプ
する危険性がないという利点も有する。
なお、第２図、第３図の実施例においては入力
線は２本、出力線は１本の構成にしたが、それぞ
れ並列に何本でも用いてよい。
【図面の簡単な説明】
第１図ａ，ｂはジヨセフソン効果を用いた干渉
型論理ゲート回路の従来例を説明するための図
で、ａは回路図、ｂはその制御特性である。 図ａにおいて、１０，１１，１２……ジヨセフ
ソン接合、１３……インダクタンス、１４……ゲ
ート電流供給線、１５，１６……インダクタン
ス、１７，１８……入力線、１９……出力線、２
０……負荷抵抗体を示す。図ｂにおいて、２１，
２２，２３……該論理ゲート回路の動作点、２４
……利得に対応する直線を示す。 第２図ａ，ｂは本発明のジヨセフソン効果を用
いた電流注入型論理ゲート回路の一実施例を説明
するための図で、ａは回路図、ｂは該論理ゲート
回路の制御特性である。 図ａにおいて、３０，３１，３２……ジヨセフ
ソン接合、３４，３５，３６……抵抗体、３７…
…ゲート電流供給線、３８，３９……入力線、４
０……出力線、４１……負荷抵抗体を示す。図ｂ
において、４２，４３，４４，４５……該論理ゲ
ート回路がスイツチングを起こす領域を規定する
ための直線である。 第３図ａ，ｂは本発明の一実施例であるジヨセ
フソン効果を用いた電流注入型論理ゲート回路の
一実施例を説明するための図で、ａは回路図、ｂ
は該論理ゲート回路の制御特性である。 図ａにおいて、５０，５１，５２，５３……ジ
ヨセフソン接合、５４，５５，５６，５７，５
８，５９……抵抗体、６０……ゲート電流供給
線、６１，６２……入力線、６３……出力線、６
４……負荷抵抗体を示す。図ｂにおいて、６５，
６６，６７，６８，６９……該論理ゲート回路が
スイツチングを起こす領域を規定するための直線
である。

Claims (1)

  1. 【特許請求の範囲】 １ 一方の電極が接地された第１のジヨセフソン
    接合の他方の電極には、第１の抵抗体の一端、お
    よび第２の抵抗体の一端が接続され、一方の電極
    が接地された第２のジヨセフソン接合の他方の電
    極には前記第１の抵抗体の他端、および第３の抵
    抗体の一端、および第３のジヨセフソン接合の一
    方の電極がそれぞれ接続され、前記第２および第
    ３の抵抗体の他端は互いに接続されるとともに、
    その接続点にはゲート電流供給線が接続され、前
    記第３のジヨセフソン接合の他方の電極には、そ
    の一端が接地された第４の抵抗体の他端、および
    入力線が接続され、前記第１もしくは第２のジヨ
    セフソン接合の他方の電極に出力線が接続された
    ことを特徴とするジヨセフソン効果を用いた電流
    注入型論理ゲート回路。 ２ 一方の電極が接地された第１のジヨセフソン
    接合の他方の電極には、第１の抵抗体の一端、お
    よび第２の抵抗体の一端が接続され、一方の電極
    が接地された第２のジヨセフソン接合の他方の電
    極には前記第１の抵抗体の他端、および第３の抵
    抗体の一端、および第４の抵抗体の一端が接続さ
    れ、一方の電極が接地された第３のジヨセフソン
    接合の他方の電極には、前記第３の抵抗体の他
    端、および第５の抵抗体の一端、および第４のジ
    ヨセフソン接合の一方の電極が接続され、前記第
    ２、第４、第５の抵抗体の他端は互いに一点で接
    続されるとともに、その接続点にはゲート電流供
    給線が接続され、前記第４のジヨセフソン接合の
    他方の電極にはその一端が接地された第６の抵抗
    体の他端および入力線が接続され、前記第１、も
    しくは第２、もしくは第３のジヨセフソン接合の
    他方の電極には出力線が接続されたことを特徴と
    するジヨセフソン効果を用いた電流注入型論理ゲ
    ート回路。
JP56145314A 1981-09-14 1981-09-14 ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 Granted JPS5846727A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56145314A JPS5846727A (ja) 1981-09-14 1981-09-14 ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路
AU88336/82A AU553183B2 (en) 1981-09-14 1982-09-13 Josephson junction or gate
CA000411276A CA1198484A (en) 1981-09-14 1982-09-13 Circuit utilizing josephson effect
EP82108467A EP0074666B1 (en) 1981-09-14 1982-09-14 Circuit utilizing josephson effect
DE8282108467T DE3268425D1 (en) 1981-09-14 1982-09-14 Circuit utilizing josephson effect
US06/754,209 US4611132A (en) 1981-09-14 1985-07-11 Circuit utilizing Josephson effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56145314A JPS5846727A (ja) 1981-09-14 1981-09-14 ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路

Publications (2)

Publication Number Publication Date
JPS5846727A JPS5846727A (ja) 1983-03-18
JPH026456B2 true JPH026456B2 (ja) 1990-02-09

Family

ID=15382286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56145314A Granted JPS5846727A (ja) 1981-09-14 1981-09-14 ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路

Country Status (6)

Country Link
US (1) US4611132A (ja)
EP (1) EP0074666B1 (ja)
JP (1) JPS5846727A (ja)
AU (1) AU553183B2 (ja)
CA (1) CA1198484A (ja)
DE (1) DE3268425D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603263A (en) * 1982-02-26 1986-07-29 Nippon Electric Co., Ltd. Josephson pulse generator of current injection type
JPS6167304A (ja) * 1984-09-11 1986-04-07 Agency Of Ind Science & Technol 抵抗結合型ジヨセフソン電力増幅回路
JPH071866B2 (ja) * 1984-09-25 1995-01-11 日本電気株式会社 抵抗結合型ジョセフソン論理回路
JPS62276655A (ja) * 1986-05-26 1987-12-01 Pfu Ltd Ｄｍａ転送方式
US6366971B1 (en) 1998-01-09 2002-04-02 Yamaha Corporation Audio system for playback of waveform sample data
US6242939B1 (en) * 1999-03-05 2001-06-05 Nec Corporation Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275314A (en) * 1979-04-30 1981-06-23 Bell Telephone Laboratories, Incorporated Josephson Atto-Weber switch
US4313066A (en) * 1979-08-20 1982-01-26 International Business Machines Corporation Direct coupled nonlinear injection Josephson logic circuits

Also Published As

Publication number Publication date
AU8833682A (en) 1983-03-24
JPS5846727A (ja) 1983-03-18
EP0074666B1 (en) 1986-01-08
EP0074666A2 (en) 1983-03-23
US4611132A (en) 1986-09-09
DE3268425D1 (en) 1986-02-20
AU553183B2 (en) 1986-07-03
CA1198484A (en) 1985-12-24
EP0074666A3 (en) 1983-05-18

Similar Documents

Publication Publication Date Title
JPH026456B2 (ja)
JP2760017B2 (ja) 論理回路
JPS5840945U (ja) ３ジヨセフソン接合直結形分離回路
JPH0234492B2 (ja)
JPH023326B2 (ja)
US4603263A (en) Josephson pulse generator of current injection type
US4538077A (en) Circuit utilizing Josephson effect
JPH0234493B2 (ja)
JP2674652B2 (ja) ジョセフソン論理セルゲート
JP2972840B2 (ja) 四接合電流注入型ジョセフソン論理ゲート
JPH0425639B2 (ja)
JPH0425640B2 (ja)
JPS59191938A (ja) ジヨセフソン効果を用いた電流注入型否定信号発生回路
JPS6367773B2 (ja)
JPS60260225A (ja) ジヨセフソン論理和回路
JPH03234121A (ja) 電流注入型ジョセフソン・ゲート
JPH0226418B2 (ja)
JPS622732B2 (ja)
JPS5995722A (ja) 超伝導素子を用いた双安定回路
JPS59188235A (ja) ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路
JPH0693610B2 (ja) 超電導論理回路
JPH0460373B2 (ja)
JPH0114730B2 (ja)
JPH0883935A (ja) 超電導回路
JPH0218619B2 (ja)