JPS5840945U - ３ジヨセフソン接合直結形分離回路 - Google Patents

３ジヨセフソン接合直結形分離回路

Info

Publication number
JPS5840945U
JPS5840945U JP1982128687U JP12868782U JPS5840945U JP S5840945 U JPS5840945 U JP S5840945U JP 1982128687 U JP1982128687 U JP 1982128687U JP 12868782 U JP12868782 U JP 12868782U JP S5840945 U JPS5840945 U JP S5840945U
Authority
JP
Japan
Prior art keywords
josephson junction
resistor
critical current
resistance
josephson
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1982128687U
Other languages
English (en)
Inventor
リチヤ−ド・ミツチエル・ジヨセフス
シング・チヨウ・ウオング
Original Assignee
スペリ−・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スペリ−・コ−ポレ−シヨン filed Critical スペリ−・コ−ポレ−シヨン
Publication of JPS5840945U publication Critical patent/JPS5840945U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856—Electrical transmission or interconnection system
    • Y10S505/857—Nonlinear solid-state device system or circuit
    • Y10S505/858—Digital logic
    • Y10S505/859—Function of and, or, nand, nor or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、従来の直接結合論理（ＤＣＬ）ジョセフソン
接合回路の要素もしくは等価回路要素または両方を示す
論理回路図、第２図は、本考案のジョセフソン接合回路
の要素もしくは等価回路要素または両方を示す論理回路
図、第３図は、第２図に示した本考案あジョセフソン接
合回路の動作窓領域およびしきい値を示す線図、第４図
は、第２図の本考案のジョセフソン接合回路の前記動作
窓領域および出力利得の最適化を示す線図である。 ３２・・・・・・交流電流源またはバイアス電流源、３
４・・・・・・電流源抵抗器、３４・・・・・・第１の
分岐、３５・・・・・・第２の分岐、３６・・・・・・
第１の分岐の抵抗器、３７・・・・・・第３のジョセフ
ソン接合、３８・・・・・・第１のジョセフソン接合、
３９・・・・・・低基準電圧源、４１・・・・・・信号
入力節点、４２．４３・・・・・・信号入力点、４６・
・・・・・シンク抵抗器、４７・・・・・・第２の分岐
の抵抗器、４８・・・・・・第２のジョセフソン接合、
４９・・・・・・信号出力節点、５１．　５２．　５３
・・・・・・負荷抵抗器。

Claims (1)

  1. 【実用新案登録請求の範囲】 １　バイアス電流源３２と 低基準電圧源３９と 前記バイアス電流源と前記低基準電圧源との間に電気的
    に直列に接続され、かつ直列になった第１の抵抗器Ｒ工
    ならびに第１および第３のジョセフソン接合（Ｊ、およ
    びＪ３）からなる第１の分岐と 前記第１と第３のジョセフソン接合の間を、こある信号
    入力節点４１と、 前記信号入力節点と前記低基準電圧源との間に接続され
    、かつ前記第１のジョセフソン接合に並列に接続された
    シンク抵抗器Ｒ２と前記バイアス電流源と前記低基準電
    圧源との間に電気的に直列に接続され、かつ直列になっ
    た第２の抵抗器Ｒ２と第２のジョセフソン接合Ｊ２とか
    らなる第２の分岐と、 前記第２の抵抗器と前記第２のジョセフソン接合との間
    にある信号出力節点４９と、前記信号出力節点と前記低
    基準電圧源との間に接続され、前記第２のジョセフソン
    接合と並列に接続されている負荷インピーダンスＲ工と
    、を具備し、 前記ジョセフソン接合回路は、前記入力信号が前記信号
    入力節点に現れる前、存在中およびなくなった後に前記
    二つの分岐にバイアス電流を流して前記信号出力節点に
    信号を発生させ、前記第１のジョセフソン接合の臨界電
    流と前　　　−記載３のジョセフソン接合の臨界電流と
    がスイッチング順序を前記接合の番号順に生じさせるよ
    うに選択的に予め定められていることを特徴とする３ジ
    ョセフソン接合直結形分離ＯＲゲート回路。 ２　前記第１のジョセフソン接合の臨界電流Ｉ。１と前
    記第３のジョセフソン接合の臨界電流Ｉ。２とが事実上
    等しいことを特徴とする実用新案登録請求の範囲第１項
    に記載の３ジョゼフソン接合回路。 ３　前記第１と第３のジョセフソン接合の前記臨界電流
    Ｉ。１とＩ。３が１５％より多く異なっていることを特
    徴とする実用新案登録請求の範囲第２項に記載の３ジョ
    セフソン接合回路。 ４　前記第１の抵抗器の抵抗Ｒ１と前記第２の抵抗器の
    抵抗Ｒ２とは、第１の抵抗器と抵抗Ｒ□と前記第１のジ
    ョセフソン接合の臨界電流Ｉ。１との積が前記第２の抵
    抗器の抵抗Ｒ２と前記第２のジョセフソン接合の臨界電
    流Ｉ。２との積に事実上等しい関係を満足することを特
    徴とする実用新案登録請求の範囲第１項に記載の３ジョ
    セフソン接合回路。 ５　前記第１の抵抗器の抵抗Ｒ工と前記第１のジョセフ
    ソン接合の臨界電流Ｉ。１との積が前記第２の抵抗器の
    抵抗Ｒ２と前記第２のジョセフソン接合の臨界電流１．
    ）２との積と１５％より多く異なっていることを特徴と
    する特許請求の範囲第４項に記載の３ジョセフソン接合
    回路。 ６　第２のジョセフソン接合の臨界電流Ｉ。２の第１の
    ジョセフソン接合の臨界電流Ｉ。１に対する比が許容で
    きる動作に対して１．７０と２．８７の間にあることを
    特徴とする実用新案登録請求の範囲第１項に記載の３ジ
    ョセフソン接合回路。 ７　第２のジョセフソン接合の臨界電流Ｉ。の第１のジ
    ョセフソン接合の臨界電流Ｉ。２に対する比が最適動作
    に対して２．０〜２．５の間にあることを特徴とする実
    用新案登録請求の範囲第６項に記載の３ジョセフソン接
    合回路。 ８　前記負荷インピーダンスの値Ｒ，が前記シンク抵抗
    器の抵抗Ｒ８の４倍以上であることを特徴とする実用新
    案登録請求の範囲第１項に記載の３ジョセフソン接合回
    路。 ９　前記シンク抵抗器の抵抗Ｒ８が前記第１の抵抗器の
    抵抗Ｒ０または前記第２の抵抗器の抵抗Ｒ２のいずれか
    一方より大きいことを特徴とする実用新案登録請求の範
    囲第１項に記載の３ジョセフソン接合回路。 １０　　前記バイアス電流源のバイアス電流が前記第１
    のジョセフソン接合の臨界電流Ｉ。、と前記第２のジョ
    セフソン接合の臨界電流しとの和の約０．７５倍である
    ことを特徴とする実用新案登録請求の範囲第１項に記載
    の３ジョセフソン接合回路。 １１　　前記電流源のバイアス電流Ｉｂが許容できる動
    作の好ましいモードに対して１５％より多く異ならない
    ことを特徴とする実用新案登録請求の範囲第１０項に記
    載の３ジョセフソン接合回路。
JP1982128687U 1981-08-31 1982-08-27 ３ジヨセフソン接合直結形分離回路 Pending JPS5840945U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US298148 1981-08-31
US06/298,148 US4413196A (en) 1981-08-31 1981-08-31 Three Josephson junction direct coupled isolation circuit

Publications (1)

Publication Number Publication Date
JPS5840945U true JPS5840945U (ja) 1983-03-17

Family

ID=23149264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982128687U Pending JPS5840945U (ja) 1981-08-31 1982-08-27 ３ジヨセフソン接合直結形分離回路

Country Status (2)

Country Link
US (1) US4413196A (ja)
JP (1) JPS5840945U (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585033A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 超電導論理回路
DE3268138D1 (en) * 1981-09-10 1986-02-06 Nec Corp Circuit utilizing josephson effect
US4501975A (en) * 1982-02-16 1985-02-26 Sperry Corporation Josephson junction latch circuit
DE3367310D1 (en) * 1982-05-31 1986-12-04 Fujitsu Ltd Josephson logic circuit
US4918328A (en) * 1988-05-03 1990-04-17 Hypres Incorporated Apparatus and method for generating a step voltage waveform
US4859879A (en) * 1988-05-16 1989-08-22 Westinghouse Electric Corp. Superconducting digital logic amplifier
US5233244A (en) * 1991-03-25 1993-08-03 Fujitsu Limited Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574622A (en) * 1980-06-10 1982-01-11 Nippon Telegr & Teleph Corp <Ntt> Superconductive logical circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274015A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation Self-resetting Josephson digital current amplifier
US4313066A (en) * 1979-08-20 1982-01-26 International Business Machines Corporation Direct coupled nonlinear injection Josephson logic circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574622A (en) * 1980-06-10 1982-01-11 Nippon Telegr & Teleph Corp <Ntt> Superconductive logical circuit

Also Published As

Publication number Publication date
US4413196A (en) 1983-11-01

Similar Documents

Publication Publication Date Title
US5455519A (en) Josephson logic circuit
JPS5840945U (ja) ３ジヨセフソン接合直結形分離回路
JPS6333374Y2 (ja)
JPH01252020A (ja) フリップフロップ回路
US4559459A (en) High gain non-linear threshold input Josephson junction logic circuit
JPH026456B2 (ja)
JPH0659028B2 (ja) 論理回路
JPH0428172B2 (ja)
JPS583612U (ja) 増幅回路
JPH0417566B2 (ja)
JPH04180310A (ja) 出力回路
JPS64851B2 (ja)
JPH0226417B2 (ja)
JPH0460373B2 (ja)
JPS61170119A (ja) ジヨセフソン効果を用いたスレ−ブ回路
JPH0563554A (ja) 超伝導集積回路
JPH0342019B2 (ja)
JPS599640U (ja) トランジスタ駆動回路
JPS61137427A (ja) 超電導高速回路
JPS63191415A (ja) ジヨセフソン駆動回路
JPS62264706A (ja) 出力段回路
JPH0342020B2 (ja)
JPH0648781B2 (ja) ジョセフソン駆動回路
JPS58150330A (ja) 半導体集積回路装置
JPH01314011A (ja) 超電導スレーブフリップフロップ