JPH0226417B2 - - Google Patents
Info
- Publication number
- JPH0226417B2 JPH0226417B2 JP19594885A JP19594885A JPH0226417B2 JP H0226417 B2 JPH0226417 B2 JP H0226417B2 JP 19594885 A JP19594885 A JP 19594885A JP 19594885 A JP19594885 A JP 19594885A JP H0226417 B2 JPH0226417 B2 JP H0226417B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- input
- superconducting
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005668 Josephson effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000004907 flux Effects 0.000 description 6
- 239000007787 solid Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジヨセフソン効果を用いたゲート回
路、より詳しくは磁気結合型のANDゲート回路
に関する。
路、より詳しくは磁気結合型のANDゲート回路
に関する。
ジヨセフソン接合を用いたゲート回路は、その
高速スイツチング特性、低消費電力特性ゆえに高
速論理回路、高速記憶回路への応用が考えられ
る。磁界結合型の回路は、入出力間の電気的分離
が静的に完全であるため、特に記憶回路で多用さ
れている。記憶回路では、セルがアレイ状に配置
され、セルを選択する時、また２進数“１”、
“０”の情報を読みとる時などにANDゲート回路
が必要となる。さらに回路が高集積化するにつ
れ、このようなANDゲート回路の動作マージン
を増す事が重要になつてくる。
高速スイツチング特性、低消費電力特性ゆえに高
速論理回路、高速記憶回路への応用が考えられ
る。磁界結合型の回路は、入出力間の電気的分離
が静的に完全であるため、特に記憶回路で多用さ
れている。記憶回路では、セルがアレイ状に配置
され、セルを選択する時、また２進数“１”、
“０”の情報を読みとる時などにANDゲート回路
が必要となる。さらに回路が高集積化するにつ
れ、このようなANDゲート回路の動作マージン
を増す事が重要になつてくる。
（従来技術とその問題点）
第５図は本発明の従来例を説明するための図
で、第５図はａは回路図、ｂはしきい値特性を示
す。図中、３１，３２はそれぞれ臨界電流値I01，
I02のジヨセフソン接合、３３はインダクタンス
値L0のインダクタンス、３４はゲート電流路、
３５，５０は入力線である。図ｂ中で、横軸は入
力電流、縦軸はゲート電流、３６，３７は動作
点、３８は動作領域を示す。３９はしきい値曲線
を横軸方向に２倍拡大したものである。本回路を
ANDゲート回路として用いる場合、入力線３５，
５０に入力電流ia，ibが印加され、ゲート電流路
３４にゲート電流igが印加される。本例のような
回路は例えば、記憶回路セルにおいて、ゲート電
流路３４を記憶ループの一部として、本ゲート回
路を書き込みゲートとして用いる場合等が、文献
アイ・イー・イー・イー・ジヤーナル・オブ・ソ
リツド・ステート・サーキツト誌（IEEE
Journal of Solid State Circuits）Vol.SC−14
(5)．pp794〜796に述べられている。本回路にお
いて入力電流ia，ibのうち一方が入力された時、
その動作点は３６で、ｚ入力とも印加された場合
動作点は３７へ移る。動作点３７はしきい値曲線
の外側であり、該ゲート回路は電圧状態へ遷移す
る。本ゲート回路のゲート電流と入力電流の動作
マージンを等しくとつた時の最大動作領域は図中
斜線部分の領域３８で、例えばI01＝0.1ｍＡ、I02
＝0.2ｍＡ、L0＝3.45PHとした場合約±25％の動
作マージンとなる。（ただし、各パラメータの製
造時のバラツキはないものと仮定した。） このように本ゲート回路によれば、入出力分離
のとれた２入力ANDゲート回路が実現できる。
さらに本回路でL0I0積を変えずにI0を増やせば、
増幅機能を拡張する事ができる。しかしながら本
ゲート回路では１入力の時には約±40％近くある
動作マージンが２入力のゆえに±20％と非常に小
さくなるという欠点を有する。
で、第５図はａは回路図、ｂはしきい値特性を示
す。図中、３１，３２はそれぞれ臨界電流値I01，
I02のジヨセフソン接合、３３はインダクタンス
値L0のインダクタンス、３４はゲート電流路、
３５，５０は入力線である。図ｂ中で、横軸は入
力電流、縦軸はゲート電流、３６，３７は動作
点、３８は動作領域を示す。３９はしきい値曲線
を横軸方向に２倍拡大したものである。本回路を
ANDゲート回路として用いる場合、入力線３５，
５０に入力電流ia，ibが印加され、ゲート電流路
３４にゲート電流igが印加される。本例のような
回路は例えば、記憶回路セルにおいて、ゲート電
流路３４を記憶ループの一部として、本ゲート回
路を書き込みゲートとして用いる場合等が、文献
アイ・イー・イー・イー・ジヤーナル・オブ・ソ
リツド・ステート・サーキツト誌（IEEE
Journal of Solid State Circuits）Vol.SC−14
(5)．pp794〜796に述べられている。本回路にお
いて入力電流ia，ibのうち一方が入力された時、
その動作点は３６で、ｚ入力とも印加された場合
動作点は３７へ移る。動作点３７はしきい値曲線
の外側であり、該ゲート回路は電圧状態へ遷移す
る。本ゲート回路のゲート電流と入力電流の動作
マージンを等しくとつた時の最大動作領域は図中
斜線部分の領域３８で、例えばI01＝0.1ｍＡ、I02
＝0.2ｍＡ、L0＝3.45PHとした場合約±25％の動
作マージンとなる。（ただし、各パラメータの製
造時のバラツキはないものと仮定した。） このように本ゲート回路によれば、入出力分離
のとれた２入力ANDゲート回路が実現できる。
さらに本回路でL0I0積を変えずにI0を増やせば、
増幅機能を拡張する事ができる。しかしながら本
ゲート回路では１入力の時には約±40％近くある
動作マージンが２入力のゆえに±20％と非常に小
さくなるという欠点を有する。
（発明の目的）
本発明の目的はかかる欠点を除去し磁気結合型
ANDゲート回路を提供する事である。
ANDゲート回路を提供する事である。
（発明の構成）
本発明によれば第１の超伝導線路と、第１のジ
ヨセフソン接合を含む第２及び第３の超伝導線路
を直列に接続した直列線路とを、並列に接続して
ループとなし、該ループの第２及び第３の超伝導
線路と電磁的に結合するように、１個もしくは複
数の入力線を配置し、前記第１の超伝導線路と電
磁的に結合するように配置されたジヨセフソン接
合を用いたスイツチ回路を含む、ゲート電流線路
を設けた事を特徴とするジヨセフソン効果を用い
たゲート回路が得られる。
ヨセフソン接合を含む第２及び第３の超伝導線路
を直列に接続した直列線路とを、並列に接続して
ループとなし、該ループの第２及び第３の超伝導
線路と電磁的に結合するように、１個もしくは複
数の入力線を配置し、前記第１の超伝導線路と電
磁的に結合するように配置されたジヨセフソン接
合を用いたスイツチ回路を含む、ゲート電流線路
を設けた事を特徴とするジヨセフソン効果を用い
たゲート回路が得られる。
また、第１の超伝導線路と第１のジヨセフソン
接合を含む第２の超伝導線路とを並列に接続して
ループとなし、該ループの第１の接続点には入力
電流の注入端子を、また第２の接続点には入力電
流の注出端子を設け、前記第１の超伝導線路もし
くは、前記第１及び第２の超伝導線路と電磁的結
合を生じるように配置されたジヨセフソン接合を
用いたスイツチ回路を含む、ゲート電流線路を設
けた事を特徴とするジヨセフソン効果を用いたゲ
ート回路が得られる。
接合を含む第２の超伝導線路とを並列に接続して
ループとなし、該ループの第１の接続点には入力
電流の注入端子を、また第２の接続点には入力電
流の注出端子を設け、前記第１の超伝導線路もし
くは、前記第１及び第２の超伝導線路と電磁的結
合を生じるように配置されたジヨセフソン接合を
用いたスイツチ回路を含む、ゲート電流線路を設
けた事を特徴とするジヨセフソン効果を用いたゲ
ート回路が得られる。
（発明の構成の詳細な説明）
本発明の１個のジヨセフソン接合と、超伝導線
路よりなるループにおいて、該ループに磁気的に
結合する、あるいは直結する電流路に流す電流値
を増加すると、ある電流値Ixでジヨセフソン接合
がスイツチし、該ループ内に急激に磁束が侵入す
る。該ループに磁気的に結合するようにスイツチ
回路を配置すれば、該スイツチ回路は、該ループ
を用いない時に電流値Ixで誘起される磁束以上の
大きさの磁束と結合する事になる。従つて本発明
の回路全体でみると、入力に対する感度が増す事
になり、ゲート回路の動作マージンを広げる事が
できる。
路よりなるループにおいて、該ループに磁気的に
結合する、あるいは直結する電流路に流す電流値
を増加すると、ある電流値Ixでジヨセフソン接合
がスイツチし、該ループ内に急激に磁束が侵入す
る。該ループに磁気的に結合するようにスイツチ
回路を配置すれば、該スイツチ回路は、該ループ
を用いない時に電流値Ixで誘起される磁束以上の
大きさの磁束と結合する事になる。従つて本発明
の回路全体でみると、入力に対する感度が増す事
になり、ゲート回路の動作マージンを広げる事が
できる。
以下本発明について実施例を示す図面を参照し
て説明する。
て説明する。
実施例 １
第１図は本発明の第１の実施例を説明するため
の図で、本発明の回路図を示す。図中１，２，３
はそれぞれ電流値、I1，I2，I3のジヨセフソン接
合、４，５，６，１０は超伝導線路でそれぞれ電
気的にはインダクタンス値L1，L2，L3，L4をも
つインダクタンスであらわせる。７はゲート電流
路、８，９は入力線を示す。今、入力線に入力電
流Iioが印加されるとすると、ジヨセフソン接合３
のオーダーパラメータの位相差θと、Iioとの間に
は次のような関係が成り立つ。
の図で、本発明の回路図を示す。図中１，２，３
はそれぞれ電流値、I1，I2，I3のジヨセフソン接
合、４，５，６，１０は超伝導線路でそれぞれ電
気的にはインダクタンス値L1，L2，L3，L4をも
つインダクタンスであらわせる。７はゲート電流
路、８，９は入力線を示す。今、入力線に入力電
流Iioが印加されるとすると、ジヨセフソン接合３
のオーダーパラメータの位相差θと、Iioとの間に
は次のような関係が成り立つ。
L2・Iio＝（L2＋L3＋L4）I3sinθ＋Φ0／2πθ
ただしΦ0は自然定数で2.07ｍＡPHの値を持つ。
第２図はIioとθとの関係を示す。ここでは２本の
入力線にそれぞれ入力電流Ia，Ibを印加した場合
（Ia＝Ibとする）に、ジヨセフソン接合と、超伝
導線路５，６とからなるループ回路の動作点が第
２図中１２の点となり、１入力の場合１１の点と
なるようにIa，Ibを設定する。また第３図にはジ
ヨセフソン接合１，２、超伝導線路４とから成る
ゲート回路のしきい値特性を示す。ただし、I1＝
0.1ｍＡ、I2＝0.2ｍＡ、L1＝3.45PHとする。縦軸
はゲート電流路より供給されるゲート電流値Ig、
横軸は入力磁束Φioである。前記ループ回路の動
作点が１１，１２にある時、該ゲート回路にはそ
れぞれ｛θ1／（4π）｝Φ0、｛θ2／（4π）｝Φ0の磁
束
が誘起され、該ゲート回路のゲート電流値をisと
設定すると、該ゲート回路の動作点は１３，１４
となる。ここでθ1、θ2の意味は第２図中に示して
あるとおりであり、また前記ループ回路と、ゲー
ト回路の結合係数は0.5とした。第３図からわか
るとおり、１入力の時にはゲート回路はスイツチ
せず、２入力の時ゲート回路は電圧状態にスイツ
チする。
第２図はIioとθとの関係を示す。ここでは２本の
入力線にそれぞれ入力電流Ia，Ibを印加した場合
（Ia＝Ibとする）に、ジヨセフソン接合と、超伝
導線路５，６とからなるループ回路の動作点が第
２図中１２の点となり、１入力の場合１１の点と
なるようにIa，Ibを設定する。また第３図にはジ
ヨセフソン接合１，２、超伝導線路４とから成る
ゲート回路のしきい値特性を示す。ただし、I1＝
0.1ｍＡ、I2＝0.2ｍＡ、L1＝3.45PHとする。縦軸
はゲート電流路より供給されるゲート電流値Ig、
横軸は入力磁束Φioである。前記ループ回路の動
作点が１１，１２にある時、該ゲート回路にはそ
れぞれ｛θ1／（4π）｝Φ0、｛θ2／（4π）｝Φ0の磁
束
が誘起され、該ゲート回路のゲート電流値をisと
設定すると、該ゲート回路の動作点は１３，１４
となる。ここでθ1、θ2の意味は第２図中に示して
あるとおりであり、また前記ループ回路と、ゲー
ト回路の結合係数は0.5とした。第３図からわか
るとおり、１入力の時にはゲート回路はスイツチ
せず、２入力の時ゲート回路は電圧状態にスイツ
チする。
ここで本回路においてジヨセフソン接合３がス
イツチする電流値をIYとし、またスイツチした時
の位相をθ3とする。（IY，θ3の大きさは第２図に
示す。）その時ゲート回路に誘起される磁束が第
３図に示されるΦYとなるようにI3，L2，L3，L4
の各パラメータを設定すれば、該ゲート回路のゲ
ート電流の動作マージンは±40％が実現できる。
イツチする電流値をIYとし、またスイツチした時
の位相をθ3とする。（IY，θ3の大きさは第２図に
示す。）その時ゲート回路に誘起される磁束が第
３図に示されるΦYとなるようにI3，L2，L3，L4
の各パラメータを設定すれば、該ゲート回路のゲ
ート電流の動作マージンは±40％が実現できる。
その時、入力電流Ia，Ibは
Ia＋Ib＞IY
を満足しなければならない。従つて入力電流の動
作マージンは±33％となる。このように本実施例
によれば、静的には入出力間ならびに２本の入力
間が完全に分離された、動作領域の広いANDゲ
ート回路を実現する事ができる。本回路は例えば
記憶セルの書き込み用ゲート等として有用であ
る。
作マージンは±33％となる。このように本実施例
によれば、静的には入出力間ならびに２本の入力
間が完全に分離された、動作領域の広いANDゲ
ート回路を実現する事ができる。本回路は例えば
記憶セルの書き込み用ゲート等として有用であ
る。
実施例 ２
第４図は本発明の第２の実施例を説明するため
の回路図である。本実施例では、第１の実施例に
おいて磁気的に結合していた入力線８，９を、抵
抗４０を介して直接結合する入力線４１，４２と
おきかえたもので、他は第１の実施例と同一であ
る。本実施例では入力線４１，４２間の分離は抵
抗４０によつてなされる。本回路によれば第１の
実施例では入力線と磁気的に結合していた超伝導
線路６の設計が容易となり、回路の小型化が図れ
る。
の回路図である。本実施例では、第１の実施例に
おいて磁気的に結合していた入力線８，９を、抵
抗４０を介して直接結合する入力線４１，４２と
おきかえたもので、他は第１の実施例と同一であ
る。本実施例では入力線４１，４２間の分離は抵
抗４０によつてなされる。本回路によれば第１の
実施例では入力線と磁気的に結合していた超伝導
線路６の設計が容易となり、回路の小型化が図れ
る。
（発明の効果）
本発明のゲート回路によれば静的には入出力分
離が完全にとれる磁気結合型ゲート回路により
AND回路が実現できる。さらに入力電流の動作
マージン±33％という広い動作領域をもつゲート
回路が実現できる。
離が完全にとれる磁気結合型ゲート回路により
AND回路が実現できる。さらに入力電流の動作
マージン±33％という広い動作領域をもつゲート
回路が実現できる。
第１図、第４図は本発明の第１のおよび第２の
実施例を説明するための回路図で、第２図はジヨ
セフソン接合の位相差と、注入電流との関係を示
し、第３図はゲート回路のしきい値特性を示す。
第５図ａ，ｂは本発明の従来例を説明するための
回路図とその制御特性を示す図である。 それぞれの図中において、１，２，３，３１，
３２……ジヨセフソン接合、４，３３……超伝導
線路、５，６，１０……第１、第２、第３の超伝
導線路、７，３４……ゲート電流路、８，９，４
１，４２，３５，５０……入力線、１１，１２，
１３，１４，３６，３７……動作点、３８……動
作領域、３９……しきい値曲線を横軸方向に２倍
拡大した曲線、４０……抵抗体を示す。
実施例を説明するための回路図で、第２図はジヨ
セフソン接合の位相差と、注入電流との関係を示
し、第３図はゲート回路のしきい値特性を示す。
第５図ａ，ｂは本発明の従来例を説明するための
回路図とその制御特性を示す図である。 それぞれの図中において、１，２，３，３１，
３２……ジヨセフソン接合、４，３３……超伝導
線路、５，６，１０……第１、第２、第３の超伝
導線路、７，３４……ゲート電流路、８，９，４
１，４２，３５，５０……入力線、１１，１２，
１３，１４，３６，３７……動作点、３８……動
作領域、３９……しきい値曲線を横軸方向に２倍
拡大した曲線、４０……抵抗体を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の超伝導線路と、第１のジヨセフソン接
合の両端に第２及び第３の超伝導線路を直列に接
続した直列線路とを、並列に接続してループとな
し、該ループの第２及び第３の超伝導線路と電磁
的に結合するように、１個もしくは複数の入力線
を配置し、前記第１の超伝導線路と電磁的に結合
するように配置されたジヨセフソン接合を用いた
スイツチ回路を含む、ゲート電流線路を設けた事
を特徴とするジヨセフソン効果を用いたゲート回
路。 ２ 第１の超伝導線路と、第１のジヨセフソン接
合を含む第２の超伝導線路とを並列に接続してル
ープとなし、該ループの第１の接続点には入力電
流の注入端子を、また第２の接続点には入力電流
の注出端子を設け、前記第１の超伝導線路もしく
は、前記第１及び第２の超伝導線路と電磁的結合
を生じるように配置されたジヨセフソン接合を用
いたスイツチ回路を含む、ゲート電流線路を設け
た事を特徴とするジヨセフソン効果を用いたゲー
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19594885A JPS6258724A (ja) | 1985-09-06 | 1985-09-06 | ジヨセフソン効果を用いたゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19594885A JPS6258724A (ja) | 1985-09-06 | 1985-09-06 | ジヨセフソン効果を用いたゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258724A JPS6258724A (ja) | 1987-03-14 |
| JPH0226417B2 true JPH0226417B2 (ja) | 1990-06-11 |
Family
ID=16349639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19594885A Granted JPS6258724A (ja) | 1985-09-06 | 1985-09-06 | ジヨセフソン効果を用いたゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258724A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0727902B1 (en) * | 1995-02-15 | 2000-05-10 | Océ-Technologies B.V. | Method and apparatus for scanning a document with an image sensor and digital copy apparatus |
-
1985
- 1985-09-06 JP JP19594885A patent/JPS6258724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258724A (ja) | 1987-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US4710651A (en) | Josephson-junction logic device | |
| EP0506345B1 (en) | Josephson logic gate having a plurality of input ports and a Josephson logic circuit that uses such a Josephson logic gate | |
| JPH0226417B2 (ja) | ||
| US5124583A (en) | Dc-powered josephson integrated circuit | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| JPH026456B2 (ja) | ||
| US4538077A (en) | Circuit utilizing Josephson effect | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| US4603265A (en) | Josephson device | |
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPH0413799B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JPH0425639B2 (ja) | ||
| JPS6157738B2 (ja) | ||
| JPH0136199B2 (ja) | ||
| JPS622732B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0342019B2 (ja) | ||
| JPS622731B2 (ja) | ||
| JPH0460373B2 (ja) | ||
| Fujimaki et al. | Variable threshold logic with superconducting quantum interferometers | |
| JPH047131B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPH01314011A (ja) | 超電導スレーブフリップフロップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |