JPH023326B2 - - Google Patents
Info
- Publication number
- JPH023326B2 JPH023326B2 JP56145313A JP14531381A JPH023326B2 JP H023326 B2 JPH023326 B2 JP H023326B2 JP 56145313 A JP56145313 A JP 56145313A JP 14531381 A JP14531381 A JP 14531381A JP H023326 B2 JPH023326 B2 JP H023326B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- current
- gate circuit
- circuit
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005668 Josephson effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた論理ゲート
回路に関し、より具体的には、ゲート回路の３本
の入力線のうち、２本以上の入力線に電流が流れ
たときに、出力線に出力電流の流れる、いわゆる
２／３ゲートの論理を行なう電流注入型の論理回路
に関する。
回路に関し、より具体的には、ゲート回路の３本
の入力線のうち、２本以上の入力線に電流が流れ
たときに、出力線に出力電流の流れる、いわゆる
２／３ゲートの論理を行なう電流注入型の論理回路
に関する。
ジヨセフソン効果を用いた論理ゲート回路は例
えば文献アブライドフイジツクスレター誌
（Appled Physics Letters）Vol.33(8)pp.781〜783
に記載された論文等で等技術分野では広く知られ
ている。これらの論理ゲート回路は、複数個のジ
ヨセフソン接合と、これらを電気的に結合するイ
ンダクタンスからなるループ回路を流れるゲート
電流の臨界値を、これと磁気的に結合する入力電
流により制御することで該ループ回路を零電圧状
態から電圧状態に遷移させ、該ループ回路のゲー
ト電流路に接続された出力線に出力電流を注入す
るゲート回路で、ジヨセフソン干渉型論理ゲート
回路と呼ばれる。
えば文献アブライドフイジツクスレター誌
（Appled Physics Letters）Vol.33(8)pp.781〜783
に記載された論文等で等技術分野では広く知られ
ている。これらの論理ゲート回路は、複数個のジ
ヨセフソン接合と、これらを電気的に結合するイ
ンダクタンスからなるループ回路を流れるゲート
電流の臨界値を、これと磁気的に結合する入力電
流により制御することで該ループ回路を零電圧状
態から電圧状態に遷移させ、該ループ回路のゲー
ト電流路に接続された出力線に出力電流を注入す
るゲート回路で、ジヨセフソン干渉型論理ゲート
回路と呼ばれる。
第１図はジヨセフソン干渉型論理ゲート回路に
より、2/3ゲートの論理を行なう論理回路の従来
例を説明するための図で、ａはその回路図であ
る。図において、１０，１１は同一の臨界電流値
を有するジヨセフソン接合、１２はインダクタン
ス、１３，１４，１５はインダクタンス１２と磁
気的に結合する入力線、１６は該ゲート回路の出
力線で、１７で示される負荷抵抗で終端される。
同図の干渉型論理ゲート回路においては、ゲート
電流Lgは前記インダクタンス１２のインダクタ
ンス値を２等分する点に供給される。このような
ゲート回路においては出力線１６に出力電流とし
てゲート電流が流れている状態を論理１に、また
ジヨセフソン接合１０，１１が零電圧状態にあ
り、出力線１６に出力電流が流れていない状態を
論理０に対応させる。
より、2/3ゲートの論理を行なう論理回路の従来
例を説明するための図で、ａはその回路図であ
る。図において、１０，１１は同一の臨界電流値
を有するジヨセフソン接合、１２はインダクタン
ス、１３，１４，１５はインダクタンス１２と磁
気的に結合する入力線、１６は該ゲート回路の出
力線で、１７で示される負荷抵抗で終端される。
同図の干渉型論理ゲート回路においては、ゲート
電流Lgは前記インダクタンス１２のインダクタ
ンス値を２等分する点に供給される。このような
ゲート回路においては出力線１６に出力電流とし
てゲート電流が流れている状態を論理１に、また
ジヨセフソン接合１０，１１が零電圧状態にあ
り、出力線１６に出力電流が流れていない状態を
論理０に対応させる。
第１図ｂは前記干渉型2/3論理ゲート回路の制
御特性を示したもので、縦軸は零電圧状態より電
圧状態に遷移するゲート電流値、横軸は３本の入
力線を流れる入力電流Ia，Ib，Icの総和Iiである。
図中、斜線部は該論理ゲート回路が電圧状態にあ
ることを示す。入力線１３，１４，１５、ともに
入力電流の流れていない状態は図中１８で、また
入力線１３，１４，１５のうち、一つだけに入力
電流の流れている状態は図中１９で表わされ、と
もに該ゲート回路は零電圧状態にあり、従つて出
力線１６には出力電流は流れていない。入力線１
３，１４，１５のうち２本に入力電流の流れてい
る状態、および３本とも入力電流の流れている状
態は、それぞれ図中２０，２１で表示され、該ゲ
ート回路は電圧状態に遷移し、出力線１６にはゲ
ート電流Igが出力電流として流れる。図中、横軸
のIpは入力電流Ia，Ib，Icの一本当たりの電流値を
示し、入力線１３，１４，１５を流れる入力電流
の大きさは互いに等しいと仮定している。
御特性を示したもので、縦軸は零電圧状態より電
圧状態に遷移するゲート電流値、横軸は３本の入
力線を流れる入力電流Ia，Ib，Icの総和Iiである。
図中、斜線部は該論理ゲート回路が電圧状態にあ
ることを示す。入力線１３，１４，１５、ともに
入力電流の流れていない状態は図中１８で、また
入力線１３，１４，１５のうち、一つだけに入力
電流の流れている状態は図中１９で表わされ、と
もに該ゲート回路は零電圧状態にあり、従つて出
力線１６には出力電流は流れていない。入力線１
３，１４，１５のうち２本に入力電流の流れてい
る状態、および３本とも入力電流の流れている状
態は、それぞれ図中２０，２１で表示され、該ゲ
ート回路は電圧状態に遷移し、出力線１６にはゲ
ート電流Igが出力電流として流れる。図中、横軸
のIpは入力電流Ia，Ib，Icの一本当たりの電流値を
示し、入力線１３，１４，１５を流れる入力電流
の大きさは互いに等しいと仮定している。
該ゲート回路において、ゲート電流Ig1が流れ
ている状態で、スイツチングを起こすに必要な最
小の入力電流をIt（第１図ｂ参照）とすると、上
記2/3論理ゲート回路が正常な動作をするに必要
な入力電流Ipの範囲はIt／２以上またIt以下と狭
い。実際に集積回路を構成した場合の、ジヨセフ
ソン臨界電流値、インダクタンス値のゲート回路
毎の不均一性を考えると、上記入力電流値Ipの動
作マージンは一層狭くなり、高集積比した論理集
積回路を実現することがむずかしくなる。
ている状態で、スイツチングを起こすに必要な最
小の入力電流をIt（第１図ｂ参照）とすると、上
記2/3論理ゲート回路が正常な動作をするに必要
な入力電流Ipの範囲はIt／２以上またIt以下と狭
い。実際に集積回路を構成した場合の、ジヨセフ
ソン臨界電流値、インダクタンス値のゲート回路
毎の不均一性を考えると、上記入力電流値Ipの動
作マージンは一層狭くなり、高集積比した論理集
積回路を実現することがむずかしくなる。
また、該ゲート回路は磁気結合する入力電流路
を３本設けねばならず、デバイス構造上、各々の
入力電流路とインダクタンス１２との磁気結合度
を同一にすることは難しく、ためにデバイス設計
が極めて複雑になる。
を３本設けねばならず、デバイス構造上、各々の
入力電流路とインダクタンス１２との磁気結合度
を同一にすることは難しく、ためにデバイス設計
が極めて複雑になる。
さらに、前記インダクタンス１２のインダクタ
ンス値Ｌと前記ジヨセフソン接合の臨界電流値Ij
の積は自然定数である磁束量子φ0程度に設定し
なければならないため、該ゲート回路が動作する
電流レベルとインダクタンス値とを同時に小さく
することができず、該ゲート回路の製造に大きな
チツプ面積を要する。
ンス値Ｌと前記ジヨセフソン接合の臨界電流値Ij
の積は自然定数である磁束量子φ0程度に設定し
なければならないため、該ゲート回路が動作する
電流レベルとインダクタンス値とを同時に小さく
することができず、該ゲート回路の製造に大きな
チツプ面積を要する。
該ゲート回路の他の欠点として、該ゲート回路
がインダクタンスとジヨセフソン接合の容量をと
もに含むため、高速動作のため減衰させねばなら
ぬ共振を有していることである。
がインダクタンスとジヨセフソン接合の容量をと
もに含むため、高速動作のため減衰させねばなら
ぬ共振を有していることである。
本発明の目的は、インダクタンスを含まない電
流注入型の2/3論理ゲート回路を提供することで、
上記従来例の欠点を取り除き、さらに従来例を上
回る広い動作マージン、高利得特性の論理ゲート
回路を実現するものである。
流注入型の2/3論理ゲート回路を提供することで、
上記従来例の欠点を取り除き、さらに従来例を上
回る広い動作マージン、高利得特性の論理ゲート
回路を実現するものである。
本発明によれば、一方が接地された第１のジヨ
セフソン接合に、第１の入力線と第１の抵抗の一
端とを接続し、一方が接地された第２のジヨセフ
ソン接合に、第２の入力線と第２の抵抗の一端と
を接続し、一方が接地された第３のジヨセフソン
接合に、第３の入力線と第３の抵抗の一端とを接
続し、一方が接地された第４のジヨセフソン接合
には、出力線と第４の抵抗の一端とを接続し、前
記第１、第２、第３、第４の抵抗のそれぞれの他
端は一点で互いに接続させたことを特徴とするジ
ヨセフソン効果を用いた電流注入型論理ゲート回
路が得られる。
セフソン接合に、第１の入力線と第１の抵抗の一
端とを接続し、一方が接地された第２のジヨセフ
ソン接合に、第２の入力線と第２の抵抗の一端と
を接続し、一方が接地された第３のジヨセフソン
接合に、第３の入力線と第３の抵抗の一端とを接
続し、一方が接地された第４のジヨセフソン接合
には、出力線と第４の抵抗の一端とを接続し、前
記第１、第２、第３、第４の抵抗のそれぞれの他
端は一点で互いに接続させたことを特徴とするジ
ヨセフソン効果を用いた電流注入型論理ゲート回
路が得られる。
以下、本発明を図面を用いて説明する。第２図
は本発明の一実施例であるジヨセフソン効果を用
いた電流注入型論理ゲート回路を説明するための
図で、ａは回路図、ｂはその制御特性である。図
において、２２，２３，２４，２５は同一のジヨ
セフソン臨界電流値I1を有するジヨセフソン接
合、２６，２７，２８，２９は同一の抵抗値ｒを
有する抵抗、３０は抵抗値RLを有する負荷抵抗
３１で終端される出力線、３２，３３，３４はそ
れぞれ入力電流Ia，Ib，Icの流れる入力線である。
は本発明の一実施例であるジヨセフソン効果を用
いた電流注入型論理ゲート回路を説明するための
図で、ａは回路図、ｂはその制御特性である。図
において、２２，２３，２４，２５は同一のジヨ
セフソン臨界電流値I1を有するジヨセフソン接
合、２６，２７，２８，２９は同一の抵抗値ｒを
有する抵抗、３０は抵抗値RLを有する負荷抵抗
３１で終端される出力線、３２，３３，３４はそ
れぞれ入力電流Ia，Ib，Icの流れる入力線である。
いま、入力電流Ia，Ib，Icがこの順に該ゲート
回路に入力された状況を想定する。ジヨセフソン
臨界電流値I1よりも大きな電流値I0を有する入力
電流Iaが入力されると、ジヨセフソン接合２２が
電圧状態に遷移し、入力電流Iaは３等分されて、
ジヨセフソン接合２３，２４，２５に注入され
る。この状態で該ゲート回路がスイツチングしな
い条件は Ia／３＜I0 ……(1) Ia＞I1 ……(2) 次に下記の条件 Ia／３＋Ib＞I1 ……(3) を満足する入力電流Ibが該ゲート回路に入力され
ると、ジヨセフソン接合２３は電圧状態に遷移
し、入力電流Ia，Ibがそれぞれ２等分され、ジヨ
セフソン接合２４，２５に注入される。このとき
下記の条件 Ia＋Ib＞2I1 ……(4) が満足されると、ジヨセフソン接合２４，２５が
電圧状態に遷移し、負荷抵抗３１で終端された出
力線３０に、入力電流Ia＋Ibが流れ出す。その
後、入力電流Icが該ゲート回路に注入されても、
既にジヨセフソン接合２２，２３，２４，２５は
電圧状態に遷移しているので、抵抗２８，２９，
を通つて出力線３０に注入され、結局出力線３０
には入力電流Ia＋Ib＋Icが流れることになる。
回路に入力された状況を想定する。ジヨセフソン
臨界電流値I1よりも大きな電流値I0を有する入力
電流Iaが入力されると、ジヨセフソン接合２２が
電圧状態に遷移し、入力電流Iaは３等分されて、
ジヨセフソン接合２３，２４，２５に注入され
る。この状態で該ゲート回路がスイツチングしな
い条件は Ia／３＜I0 ……(1) Ia＞I1 ……(2) 次に下記の条件 Ia／３＋Ib＞I1 ……(3) を満足する入力電流Ibが該ゲート回路に入力され
ると、ジヨセフソン接合２３は電圧状態に遷移
し、入力電流Ia，Ibがそれぞれ２等分され、ジヨ
セフソン接合２４，２５に注入される。このとき
下記の条件 Ia＋Ib＞2I1 ……(4) が満足されると、ジヨセフソン接合２４，２５が
電圧状態に遷移し、負荷抵抗３１で終端された出
力線３０に、入力電流Ia＋Ibが流れ出す。その
後、入力電流Icが該ゲート回路に注入されても、
既にジヨセフソン接合２２，２３，２４，２５は
電圧状態に遷移しているので、抵抗２８，２９，
を通つて出力線３０に注入され、結局出力線３０
には入力電流Ia＋Ib＋Icが流れることになる。
入力電流IbがIaよりも先に該論理ゲート回路に
注入された場合は、上記の説明でIaとIbを入れ替
えれば同様の説明が成り立つ。以上のようにして
得られる該論理ゲート回路の制御特性を第２図ｂ
に示す。図中の斜線部は該ゲート回路が電圧状態
にあることを示す。本制御特性は入力電流Icより
も入力電流Ia，Ibが先に入力されるとして得られ
たが、本ゲート回路の入力電流Ia，Ib，Icに対す
る対称性から、入力電流Ibよりも入力電流Ia，Ic
が先に入力された場合、あるいは入力電流Iaより
も入力電流Ib，Icが先に入力された場合の制御特
性は、それぞれ第２図ｂの制御特性のIa，Ib、を
Ia，Ic、あるいはIb，Icで置き換えたものと同一に
なる。なお、第２図ｂにおける３５は大きさ2I1
の入力電流Ia，Ibが入力されたときの該ゲート回
路の動作点を示している。
注入された場合は、上記の説明でIaとIbを入れ替
えれば同様の説明が成り立つ。以上のようにして
得られる該論理ゲート回路の制御特性を第２図ｂ
に示す。図中の斜線部は該ゲート回路が電圧状態
にあることを示す。本制御特性は入力電流Icより
も入力電流Ia，Ibが先に入力されるとして得られ
たが、本ゲート回路の入力電流Ia，Ib，Icに対す
る対称性から、入力電流Ibよりも入力電流Ia，Ic
が先に入力された場合、あるいは入力電流Iaより
も入力電流Ib，Icが先に入力された場合の制御特
性は、それぞれ第２図ｂの制御特性のIa，Ib、を
Ia，Ic、あるいはIb，Icで置き換えたものと同一に
なる。なお、第２図ｂにおける３５は大きさ2I1
の入力電流Ia，Ibが入力されたときの該ゲート回
路の動作点を示している。
上記の説明からわかるように該ゲート回路が正
常に動作する入力電流Ia，Ib，Icの大きさI0は I1＜I0＜3I1 ……(4) を満足すればよく、入力電流の大きさI0の動作マ
ージンは2I1を中心にして±50％と広い。ちなみ
に第１図に示した従来例の2/3論理ゲート回路で
は入力電流の大きさI0の動作マージンは0.75Itを
中心に±33.3％である。さらにａ図に示す如く、
本論理ゲート回路の構造は入力電流Ia，Ib，Icに
関し、完全に対称で、第１図に示す従来例のよう
に、入力電流Ia，Ib，Icと前記インダクタンス１
２との磁気結合度の不均衡のためデバイス設計が
複雑になることがない。また本論理ゲート回路は
インダクタンスを用いておらず、回路の小型化、
高集積化が可能、共振現象を抑えるような回路上
の工夫も不要という利点も有する。
常に動作する入力電流Ia，Ib，Icの大きさI0は I1＜I0＜3I1 ……(4) を満足すればよく、入力電流の大きさI0の動作マ
ージンは2I1を中心にして±50％と広い。ちなみ
に第１図に示した従来例の2/3論理ゲート回路で
は入力電流の大きさI0の動作マージンは0.75Itを
中心に±33.3％である。さらにａ図に示す如く、
本論理ゲート回路の構造は入力電流Ia，Ib，Icに
関し、完全に対称で、第１図に示す従来例のよう
に、入力電流Ia，Ib，Icと前記インダクタンス１
２との磁気結合度の不均衡のためデバイス設計が
複雑になることがない。また本論理ゲート回路は
インダクタンスを用いておらず、回路の小型化、
高集積化が可能、共振現象を抑えるような回路上
の工夫も不要という利点も有する。
第１図ａ，ｂはジヨセフソン干渉型2/3論理ゲ
ート回路の従来例を説明するための図で、ａは回
路図、ｂは該論理ゲート回路の制御特性を示す。
第２図ａ，ｂは本発明のジヨセフソン効果を用い
た電流注入型2/3論理ゲート回路の一実施例を説
明するための図で、ａは回路図、ｂは該論理ゲー
ト回路の制御特性を示す。 図において、１０，１１……ジヨセフソン接
合、１２……インダクタンス、１３，１４，１５
……入力線、１６……出力線、１７……負荷抵
抗、１８，１９，２０，２１……該論理ゲート回
路の動作点、２２，２３，２４，２５……ジヨセ
フソン接合、２６，２７，２８，２９……抵抗、
３０…出力線、３１……負荷抵抗、３２，３３，
３４……入力線、３５……該論理ゲート回路の動
作点を示す。
ート回路の従来例を説明するための図で、ａは回
路図、ｂは該論理ゲート回路の制御特性を示す。
第２図ａ，ｂは本発明のジヨセフソン効果を用い
た電流注入型2/3論理ゲート回路の一実施例を説
明するための図で、ａは回路図、ｂは該論理ゲー
ト回路の制御特性を示す。 図において、１０，１１……ジヨセフソン接
合、１２……インダクタンス、１３，１４，１５
……入力線、１６……出力線、１７……負荷抵
抗、１８，１９，２０，２１……該論理ゲート回
路の動作点、２２，２３，２４，２５……ジヨセ
フソン接合、２６，２７，２８，２９……抵抗、
３０…出力線、３１……負荷抵抗、３２，３３，
３４……入力線、３５……該論理ゲート回路の動
作点を示す。
Claims (1)
- １ 一方が接地された第１のジヨセフソン接合
に、第１の入力線と第１の抵抗の一端とを接続
し、一方が接地された第２のジヨセフソン接合
に、第２の入力線と第２の抵抗の一端とを接続
し、一方が接地された第３のジヨセフソン接合
に、第３の入力線と第３の抵抗の一端とを接続
し、一方が接地された第４のジヨセフソン接合に
は、出力線と第４の抵抗の一端とを接続し、前記
第１、第２、第３、第４の抵抗のそれぞれの他端
は一点で互いに接続されたことを特徴とするジヨ
セフソン効果を用いた電流注入型論理ゲート回
路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145313A JPS5846726A (ja) | 1981-09-14 | 1981-09-14 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
| DE8282108223T DE3268138D1 (en) | 1981-09-10 | 1982-09-07 | Circuit utilizing josephson effect |
| EP82108223A EP0074604B1 (en) | 1981-09-10 | 1982-09-07 | Circuit utilizing josephson effect |
| US06/415,877 US4538077A (en) | 1981-09-10 | 1982-09-08 | Circuit utilizing Josephson effect |
| AU88311/82A AU553981B2 (en) | 1981-09-10 | 1982-09-10 | Josephson junction and gate |
| CA000411147A CA1189916A (en) | 1981-09-10 | 1982-09-10 | Circuit utilizing josephson effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145313A JPS5846726A (ja) | 1981-09-14 | 1981-09-14 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846726A JPS5846726A (ja) | 1983-03-18 |
| JPH023326B2 true JPH023326B2 (ja) | 1990-01-23 |
Family
ID=15382261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145313A Granted JPS5846726A (ja) | 1981-09-10 | 1981-09-14 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846726A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874407U (ja) * | 1981-11-13 | 1983-05-19 | 株式会社吉野工業所 | コンパクト容器 |
| JPS6089126A (ja) * | 1983-10-21 | 1985-05-20 | Agency Of Ind Science & Technol | 超電導論理回路 |
| JP6210410B2 (ja) * | 2013-08-30 | 2017-10-11 | 国立大学法人横浜国立大学 | 単一磁束量子回路及び単一磁束量子回路動作方法 |
-
1981
- 1981-09-14 JP JP56145313A patent/JPS5846726A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846726A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4482821A (en) | Superconductive logic circuit | |
| JPH023326B2 (ja) | ||
| JPH026456B2 (ja) | ||
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPH0234492B2 (ja) | ||
| JPH0234493B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JPH0425639B2 (ja) | ||
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0425640B2 (ja) | ||
| JPS6157738B2 (ja) | ||
| JPS58147238A (ja) | ジヨセフソン論理回路 | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPS58146125A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0114730B2 (ja) | ||
| JPS60260225A (ja) | ジヨセフソン論理和回路 | |
| JPS6367773B2 (ja) | ||
| JPS59110224A (ja) | 電流注入形ジヨセフソンスイツチ回路 | |
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPH047132B2 (ja) | ||
| JPS58213527A (ja) | ジヨセフソン効果を用いた電流注入型サンプリングゲ−ト回路 | |
| JPH0417566B2 (ja) | ||
| JPH05191253A (ja) | ジョセフソン極性切換型駆動回路 |