JPH0234493B2 - - Google Patents
Info
- Publication number
- JPH0234493B2 JPH0234493B2 JP56142749A JP14274981A JPH0234493B2 JP H0234493 B2 JPH0234493 B2 JP H0234493B2 JP 56142749 A JP56142749 A JP 56142749A JP 14274981 A JP14274981 A JP 14274981A JP H0234493 B2 JPH0234493 B2 JP H0234493B2
- Authority
- JP
- Japan
- Prior art keywords
- logic gate
- gate circuit
- current
- josephson
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 230000005668 Josephson effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた論理ゲート
回路に関し、より具体的には積の論理を行なう電
流注入型論理ゲート回路に関する。
回路に関し、より具体的には積の論理を行なう電
流注入型論理ゲート回路に関する。
ジヨセフソン効果を用いた論理ゲート回路は例
えば文献アプライド フイジツクス レター誌
（Applied Physics Letters）Vol.33、No.８、
pp.781〜783を参照すればわかるように、当技術
分野では広く知られている。これらの論理ゲート
回路では、複数個のジヨセフソン接合と、これら
を電気的に結合するインダクタンスからなるルー
プ回路で構成されたジヨセフソン干渉型論理ゲー
ト回路が、干渉型論理ゲート回路への直接の電流
注入によつて、または干渉型論理ゲート回路の制
御線中の入力電流との電磁結合によつてスイツチ
される。
えば文献アプライド フイジツクス レター誌
（Applied Physics Letters）Vol.33、No.８、
pp.781〜783を参照すればわかるように、当技術
分野では広く知られている。これらの論理ゲート
回路では、複数個のジヨセフソン接合と、これら
を電気的に結合するインダクタンスからなるルー
プ回路で構成されたジヨセフソン干渉型論理ゲー
ト回路が、干渉型論理ゲート回路への直接の電流
注入によつて、または干渉型論理ゲート回路の制
御線中の入力電流との電磁結合によつてスイツチ
される。
第１図は電流注入により積の論理を行なう論理
ゲート回路の従来例を説明するための図で、ａ図
は回路図、ｂ図は該論理ゲート回路の制御特性で
あり、横軸、縦軸はそれぞれ論理ゲート回路に注
入される２本の入力電流Ia，Ibを示す。ａ図にお
いて、１０，１１はそれぞれジヨセフソン電流の
臨界値がIo1、Io2であるジヨセフソン接合１２，
１３はそれぞれインダクタンス値L1、L2を有す
るインダクタンス、１４，１５はそれぞれ入力電
流Ia，Ibが注入される入力電流路、１６は出力線
路、１７は負荷抵抗、１８は接地である。
ゲート回路の従来例を説明するための図で、ａ図
は回路図、ｂ図は該論理ゲート回路の制御特性で
あり、横軸、縦軸はそれぞれ論理ゲート回路に注
入される２本の入力電流Ia，Ibを示す。ａ図にお
いて、１０，１１はそれぞれジヨセフソン電流の
臨界値がIo1、Io2であるジヨセフソン接合１２，
１３はそれぞれインダクタンス値L1、L2を有す
るインダクタンス、１４，１５はそれぞれ入力電
流Ia，Ibが注入される入力電流路、１６は出力線
路、１７は負荷抵抗、１８は接地である。
上記インダクタンス値L1、L2、ジヨセフソン
臨界電流値Io1、Io2の関係は L1Io1＝L2Io2 …(1) Io2（L1＋L2）＝φ0 …(2) を満足するように選ぶ。上式でφ0は磁束量子と
呼ばれる自然定数で、2.07PH・ｍＡ程度の値をも
つ。
臨界電流値Io1、Io2の関係は L1Io1＝L2Io2 …(1) Io2（L1＋L2）＝φ0 …(2) を満足するように選ぶ。上式でφ0は磁束量子と
呼ばれる自然定数で、2.07PH・ｍＡ程度の値をも
つ。
ｂ図の制御特性においては、図中、斜線部で示
される領域に入力電流Ia，Ibがあるときは、ジヨ
セフソン接合１０，１１は零電圧状態にあり、従
つて出力線路１６には出力電流は流れておらず、
該論理ゲート回路は論理０の状態にある。図中、
斜線部でない領域はジヨセフソン接合１０，１１
が有限電圧状態に遷移した状態を示し、従つて出
力線路１６には出力電流が流れ、該論理ゲート回
路は論理１の状態にある。
される領域に入力電流Ia，Ibがあるときは、ジヨ
セフソン接合１０，１１は零電圧状態にあり、従
つて出力線路１６には出力電流は流れておらず、
該論理ゲート回路は論理０の状態にある。図中、
斜線部でない領域はジヨセフソン接合１０，１１
が有限電圧状態に遷移した状態を示し、従つて出
力線路１６には出力電流が流れ、該論理ゲート回
路は論理１の状態にある。
積の論理を行なう論理ゲート回路の制御特性と
しては、入力電流Ia、またはIbだけ流れている状
態で該論理ゲート回路が電圧状態に遷移するに必
要な入力電流Ia、またはIbの値に比べ、等しい値
の入力電流Ia，Ibがともに流れている状態で、該
論理ゲート回路が電圧状態に遷移するに必要な入
力電流Ia＝（Ib）の値が小さい程、動作マージン
が大きく、かつ論理ゲート回路としての利点も大
きく、最適であるといえる。
しては、入力電流Ia、またはIbだけ流れている状
態で該論理ゲート回路が電圧状態に遷移するに必
要な入力電流Ia、またはIbの値に比べ、等しい値
の入力電流Ia，Ibがともに流れている状態で、該
論理ゲート回路が電圧状態に遷移するに必要な入
力電流Ia＝（Ib）の値が小さい程、動作マージン
が大きく、かつ論理ゲート回路としての利点も大
きく、最適であるといえる。
本論理ゲート回路においては、２つのジヨセフ
ソン接合１０，１１のジヨセフソン臨界電流値の
比Io2／Io1が３つのときにIa＝Ibの状態で該論理
ゲート回路が電圧状態に遷移するに必要な最小の
入力電流IaおよびIbの値が、（Io1＋Io2）／３程
度となり、最も最適な制御特性となる。従つて入
力電流Ia，Ibの値を２（Io1＋Io2）／３程度に設
計すれば、入力電流Ia，Ibがともに流れている状
態はｂ図２０で表わされ、積の論理を行なうこと
がわかる。
ソン接合１０，１１のジヨセフソン臨界電流値の
比Io2／Io1が３つのときにIa＝Ibの状態で該論理
ゲート回路が電圧状態に遷移するに必要な最小の
入力電流IaおよびIbの値が、（Io1＋Io2）／３程
度となり、最も最適な制御特性となる。従つて入
力電流Ia，Ibの値を２（Io1＋Io2）／３程度に設
計すれば、入力電流Ia，Ibがともに流れている状
態はｂ図２０で表わされ、積の論理を行なうこと
がわかる。
以上に述べた如く、本論理ゲート回路は動作マ
ージンが大きい、あるいは論理ゲート回路として
の利得が大きく、従つて高速動作が可能という長
所をもつが、同時に以下のような欠点も有する。
ージンが大きい、あるいは論理ゲート回路として
の利得が大きく、従つて高速動作が可能という長
所をもつが、同時に以下のような欠点も有する。
１つの欠点は前記(2)式の条件のため、電流レベ
ルIo2とインダクタンス値L1、L2を同時に小さく
することができず、従つて回路の製造に大きなチ
ツプ面積を有することである。また他の欠点は、
該論理ゲート回路がインダクタンスおよびジヨセ
フソン接合の容積をともに含むため、高速動作の
ため減衰させなければならない共振を有すること
である。さらにこのような回路は超電導状態に転
移するとき、浮遊の磁束をトラツプしやすく、こ
のトラツプされた磁束により誤動作を起こすと云
う問題があつた。
ルIo2とインダクタンス値L1、L2を同時に小さく
することができず、従つて回路の製造に大きなチ
ツプ面積を有することである。また他の欠点は、
該論理ゲート回路がインダクタンスおよびジヨセ
フソン接合の容積をともに含むため、高速動作の
ため減衰させなければならない共振を有すること
である。さらにこのような回路は超電導状態に転
移するとき、浮遊の磁束をトラツプしやすく、こ
のトラツプされた磁束により誤動作を起こすと云
う問題があつた。
本発明の目的は従来例の論理ゲート回路と同様
の広い動作マージン、高い利得を維持しながら、
前記欠点を除去せしめたジヨセフソン効果を用い
た電流注入型論理ゲート回路を提供することにあ
る。
の広い動作マージン、高い利得を維持しながら、
前記欠点を除去せしめたジヨセフソン効果を用い
た電流注入型論理ゲート回路を提供することにあ
る。
本発明によれば、一方が接地された第１のジヨ
セフソン接合に、第１の入力線と、第１の抵抗の
一端とを接続し、一方が接地された第２のジヨセ
フソン接合には、出力線と、第２の抵抗の一端と
を接続し、一方が接地された第３のジヨセフソン
接合には、第２の入力線と、第３の抵抗の一端と
を接続し、前記第１、第２および第３の抵抗のそ
れぞれの他端は一点で互いに接続されたことを特
徴とするジヨセフソン効果を用いた電流注入型論
理ゲート回路が得られる。
セフソン接合に、第１の入力線と、第１の抵抗の
一端とを接続し、一方が接地された第２のジヨセ
フソン接合には、出力線と、第２の抵抗の一端と
を接続し、一方が接地された第３のジヨセフソン
接合には、第２の入力線と、第３の抵抗の一端と
を接続し、前記第１、第２および第３の抵抗のそ
れぞれの他端は一点で互いに接続されたことを特
徴とするジヨセフソン効果を用いた電流注入型論
理ゲート回路が得られる。
以下、本発明を図面を用いて説明する。
第２図は本発明の一実施例である、ジヨセフソ
ン効果を用いた電流注入型論理ゲート回路を説明
するための図で、ａ図は回路図、ｂ図はその制御
特性である。図において３０，３１，３２はそれ
ぞれジヨセフソン臨界電流値Io1、Io2、Io3を有す
るジヨセフソン接合、３３，３４，３５はそれぞ
れ抵抗値r1、r2、r3の抵抗、３６は抵抗値RLを有
する負荷抵抗３７で終端される出力線、３７，３
９はそれぞれ入力信号Ia，Ibの流れる入力線、４
０は接地を表わす。本実施例においては前記ジヨ
セフソン臨界電流値、Io1、Io2、Io3および抵抗値
r1、r2、r3は下記の関係式を満たすように設定さ
れている。
ン効果を用いた電流注入型論理ゲート回路を説明
するための図で、ａ図は回路図、ｂ図はその制御
特性である。図において３０，３１，３２はそれ
ぞれジヨセフソン臨界電流値Io1、Io2、Io3を有す
るジヨセフソン接合、３３，３４，３５はそれぞ
れ抵抗値r1、r2、r3の抵抗、３６は抵抗値RLを有
する負荷抵抗３７で終端される出力線、３７，３
９はそれぞれ入力信号Ia，Ibの流れる入力線、４
０は接地を表わす。本実施例においては前記ジヨ
セフソン臨界電流値、Io1、Io2、Io3および抵抗値
r1、r2、r3は下記の関係式を満たすように設定さ
れている。
Io1＝Io3＝Io2／２≡Io …(3)
r1＝r3＝r2／２ …(4)
いま２本の入力電流Ia，Ibのうち、一方だけ、
例えば入力電流Iaだけが該論理ゲート回路に注入
されたときを想定する。Iaの値を(3)式で定義され
るIoよりも大きく選ば、ジヨセフソン接合３０は
電圧状態に遷移し、注入された入力電流Iaは、抵
抗３３を流れた後、(4)式の関係に従い2/3・Iaが
抵抗３４を通つてジヨセフソン接合３１に、また
１／３・Iaが抵抗３５を通つて、ジヨセフソン接合
３２に注入される。ここで Ia／３≦Io …(5) Ia＞Io …(6) の関係式が満たされれば、前記ジヨセフソン接合
３１，３２は零電圧状態にあり、出力線３６には
出力電流は流れない。
例えば入力電流Iaだけが該論理ゲート回路に注入
されたときを想定する。Iaの値を(3)式で定義され
るIoよりも大きく選ば、ジヨセフソン接合３０は
電圧状態に遷移し、注入された入力電流Iaは、抵
抗３３を流れた後、(4)式の関係に従い2/3・Iaが
抵抗３４を通つてジヨセフソン接合３１に、また
１／３・Iaが抵抗３５を通つて、ジヨセフソン接合
３２に注入される。ここで Ia／３≦Io …(5) Ia＞Io …(6) の関係式が満たされれば、前記ジヨセフソン接合
３１，３２は零電圧状態にあり、出力線３６には
出力電流は流れない。
次に下記の関係式を満足する入力電流Ibが該論
理ゲート回路に注入されると、 Ia／３＋Ib＞Io …(7) Ia＋Ib＞2Io …(8) (7)式に従つてジヨセフソン接合３２が電圧状態に
遷移し、入力電流Ia，Ibはジヨセフソン接合３１
に注入される。(8)式に従つてジヨセフソン接合３
１も電圧状態に遷移し、入力電流Ia，Ibは出力線
３６を通つて負荷抵抗３７に流れ込む。入力電流
IbがIaよりも先に該論理ゲート回路に注入された
場合は、上記の説明でIaとIbを入れ替えれば、同
様の説明が成り立つ。
理ゲート回路に注入されると、 Ia／３＋Ib＞Io …(7) Ia＋Ib＞2Io …(8) (7)式に従つてジヨセフソン接合３２が電圧状態に
遷移し、入力電流Ia，Ibはジヨセフソン接合３１
に注入される。(8)式に従つてジヨセフソン接合３
１も電圧状態に遷移し、入力電流Ia，Ibは出力線
３６を通つて負荷抵抗３７に流れ込む。入力電流
IbがIaよりも先に該論理ゲート回路に注入された
場合は、上記の説明でIaとIbを入れ替えれば、同
様の説明が成り立つ。
第２図ｂは(5)、(6)、(7)、(8)式およびIaとIbを入
れ替えた同様の式より得られる該論理ゲート回路
の制御特性を示したものである。本図からわかる
ように入力電流Ia、Ibのうち１本だけが流れてい
る状態では、大きさ3Io以上の入力電流が流れな
いと該論理ゲート回路は電圧状態に遷移しない。
一方、大きさの等しい入力電流Ia、Ibが流れてい
るときはIa＝Ib＝Io以上の入力電流値が流れれば
論理ゲート回路は電圧状態に遷移する。従つて、
第１図に従来例として示した電流注入型論理ゲー
ト回路と同様に、本発明の論理ゲート回路は広い
動作マージン、ゲート回路として高い利得を有し
ており、高速な動作が可能である。さらに、本実
施例の電流注入型論理ゲート回路では、ジヨセフ
ソン臨界電流値、抵抗値は(3)、(4)式に示される相
対的な関係式を満足すれば良く、第１図の従来例
における前記(2)式のような回路パラメータの絶対
値を規定するような関係式がなく、従つてリソグ
ラフイ技術の許す限りの回路の小型化が可能であ
る。またインダクタンスを用いていないため、イ
ンダクタンスとジヨセフソン接合のキヤパンタン
スから生ずる共振現象がなく、回路上、共振を抑
える工夫を施す必要がない。また超電導ループ回
路を使つたゲート回路ではないため、たとえ接地
面で浮遊の磁場をトラツプしてしまつたとして
も、何ら動作には影響を受けない。
れ替えた同様の式より得られる該論理ゲート回路
の制御特性を示したものである。本図からわかる
ように入力電流Ia、Ibのうち１本だけが流れてい
る状態では、大きさ3Io以上の入力電流が流れな
いと該論理ゲート回路は電圧状態に遷移しない。
一方、大きさの等しい入力電流Ia、Ibが流れてい
るときはIa＝Ib＝Io以上の入力電流値が流れれば
論理ゲート回路は電圧状態に遷移する。従つて、
第１図に従来例として示した電流注入型論理ゲー
ト回路と同様に、本発明の論理ゲート回路は広い
動作マージン、ゲート回路として高い利得を有し
ており、高速な動作が可能である。さらに、本実
施例の電流注入型論理ゲート回路では、ジヨセフ
ソン臨界電流値、抵抗値は(3)、(4)式に示される相
対的な関係式を満足すれば良く、第１図の従来例
における前記(2)式のような回路パラメータの絶対
値を規定するような関係式がなく、従つてリソグ
ラフイ技術の許す限りの回路の小型化が可能であ
る。またインダクタンスを用いていないため、イ
ンダクタンスとジヨセフソン接合のキヤパンタン
スから生ずる共振現象がなく、回路上、共振を抑
える工夫を施す必要がない。また超電導ループ回
路を使つたゲート回路ではないため、たとえ接地
面で浮遊の磁場をトラツプしてしまつたとして
も、何ら動作には影響を受けない。
本実施例の電流注入型論理ゲート回路は、その
高利得特性から電流増幅器としても使用可能であ
る。
高利得特性から電流増幅器としても使用可能であ
る。
第３図は増幅器として本実施例を用いた場合の
構成を示す。第２図の実施例における、入力電流
Ibが流れる入力線３９には常に一定の電流Igを流
しておく。動作マージンを考慮して、電流値Igを
入力電流Ia＝０のときの、論理ゲート回路の臨界
電流値3Ioの75％に設定する。従つて、そのとき
の動作点は第２図の制御特性において、４１で表
わすことができる。この状態で本論理ゲート回路
を電圧状態に遷移させるに必要な最小の入力電流
IAは0.25Ioである。電圧状態におけるジヨセフソ
ン接合のリーク電流を無視すれば、本論理ゲート
回路の出力電流は3Io×0.75＋0.25Io＝2.5Ioとな
り、電流利得10が得られることになる。第１図に
示した従来例の電流注入型論理ゲート回路におけ
る同様の電流利得は、ほぼ６程度であり、増幅器
としての特性も、本発明の電流注入型論理ゲート
回路の方がまさることがわかる。なお、実際の動
作では、動作マージン等を考え、入力電流IAの大
きさは0.25Ioよりも大きな値が選ばれ、従つて、
電圧状態における本論理ゲート回路の動作点は第
３図４２に対応するような点に設定される。
構成を示す。第２図の実施例における、入力電流
Ibが流れる入力線３９には常に一定の電流Igを流
しておく。動作マージンを考慮して、電流値Igを
入力電流Ia＝０のときの、論理ゲート回路の臨界
電流値3Ioの75％に設定する。従つて、そのとき
の動作点は第２図の制御特性において、４１で表
わすことができる。この状態で本論理ゲート回路
を電圧状態に遷移させるに必要な最小の入力電流
IAは0.25Ioである。電圧状態におけるジヨセフソ
ン接合のリーク電流を無視すれば、本論理ゲート
回路の出力電流は3Io×0.75＋0.25Io＝2.5Ioとな
り、電流利得10が得られることになる。第１図に
示した従来例の電流注入型論理ゲート回路におけ
る同様の電流利得は、ほぼ６程度であり、増幅器
としての特性も、本発明の電流注入型論理ゲート
回路の方がまさることがわかる。なお、実際の動
作では、動作マージン等を考え、入力電流IAの大
きさは0.25Ioよりも大きな値が選ばれ、従つて、
電圧状態における本論理ゲート回路の動作点は第
３図４２に対応するような点に設定される。
以上に述べてきた如く、本発明のジヨセフソン
効果を用いた電流注入型論理ゲート回路によれ
ば、ジヨセフソン集積回路を構成するうえでの基
本的なゲート回路である、積の論理ゲート回路
を、従来のジヨセフソン干渉型論理ゲート回路に
劣らぬ、広い動作マージン、高利得特性を維持し
たまま、インダクタンスを用いない構造の論理ゲ
ート回路で実現できる。このため、上記の論理ゲ
ート回路は、従来の干渉型論理ゲート回路と異な
り、回路の小型化が可能、共振現象を避けるため
の回路上の工夫が不要等の利点も同時に有する論
理ゲート回路である。
効果を用いた電流注入型論理ゲート回路によれ
ば、ジヨセフソン集積回路を構成するうえでの基
本的なゲート回路である、積の論理ゲート回路
を、従来のジヨセフソン干渉型論理ゲート回路に
劣らぬ、広い動作マージン、高利得特性を維持し
たまま、インダクタンスを用いない構造の論理ゲ
ート回路で実現できる。このため、上記の論理ゲ
ート回路は、従来の干渉型論理ゲート回路と異な
り、回路の小型化が可能、共振現象を避けるため
の回路上の工夫が不要等の利点も同時に有する論
理ゲート回路である。
第１図はジヨセフソン効果を用いた電流注入型
論理ゲート回路の従来例を説明するための図で、
ａは回路図、ｂは該論理ゲート回路の制御特性を
示す。同図ａにおいて、１０，１１はジヨセフソ
ン接合、１２，１３はインダクタンス、１４，１
５は入力電流路、１６は出力線、１７は負荷抵
抗、１８は接地である。同図ｂにおいて２０は該
ゲート回路が積の論理動作を行なう動作点を示
す。第２図は本発明のジヨセフソン効果を用いた
電流注入型論理ゲート回路の一実施例を説明する
ための図で、ａは回路図、ｂは該論理ゲート回路
の制御特性である。同図ａにおいて３０，３１，
３２はジヨセフソン接合、３３，３４，３５は抵
抗、３６は出力線、３７は負荷抵抗、３８，３９
は入力線、４０は接地を示す。同図ｂにおいて４
１，４２は該論理ゲート回路を電流増幅器として
用いた場合の動作点を示す。第３図は第２図に示
す本発明の一実施例である。電流注入型論理ゲー
ト回路を電流増幅器として用いた場合の構成を示
す回路図である。
論理ゲート回路の従来例を説明するための図で、
ａは回路図、ｂは該論理ゲート回路の制御特性を
示す。同図ａにおいて、１０，１１はジヨセフソ
ン接合、１２，１３はインダクタンス、１４，１
５は入力電流路、１６は出力線、１７は負荷抵
抗、１８は接地である。同図ｂにおいて２０は該
ゲート回路が積の論理動作を行なう動作点を示
す。第２図は本発明のジヨセフソン効果を用いた
電流注入型論理ゲート回路の一実施例を説明する
ための図で、ａは回路図、ｂは該論理ゲート回路
の制御特性である。同図ａにおいて３０，３１，
３２はジヨセフソン接合、３３，３４，３５は抵
抗、３６は出力線、３７は負荷抵抗、３８，３９
は入力線、４０は接地を示す。同図ｂにおいて４
１，４２は該論理ゲート回路を電流増幅器として
用いた場合の動作点を示す。第３図は第２図に示
す本発明の一実施例である。電流注入型論理ゲー
ト回路を電流増幅器として用いた場合の構成を示
す回路図である。
Claims (1)
- １ 一方が接地された第１のジヨセフソン接合
に、第１の入力線と第１の抵抗の一端とを接続
し、一方が接地された第２のジヨセフソン接合に
は、出力線と、第２の抵抗の一端とを接続し、一
方が接地された第３のジヨセフソン接合には、第
２の入力線と、第３の抵抗の一端とを接続し、前
記第１、第２、および第３の抵抗のそれぞれの他
端は一点で互いに接続されたことを特徴とするジ
ヨセフソン効果を用いた電流注入型論理ゲート回
路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142749A JPS5843631A (ja) | 1981-09-10 | 1981-09-10 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
| EP82108223A EP0074604B1 (en) | 1981-09-10 | 1982-09-07 | Circuit utilizing josephson effect |
| DE8282108223T DE3268138D1 (en) | 1981-09-10 | 1982-09-07 | Circuit utilizing josephson effect |
| US06/415,877 US4538077A (en) | 1981-09-10 | 1982-09-08 | Circuit utilizing Josephson effect |
| AU88311/82A AU553981B2 (en) | 1981-09-10 | 1982-09-10 | Josephson junction and gate |
| CA000411147A CA1189916A (en) | 1981-09-10 | 1982-09-10 | Circuit utilizing josephson effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142749A JPS5843631A (ja) | 1981-09-10 | 1981-09-10 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843631A JPS5843631A (ja) | 1983-03-14 |
| JPH0234493B2 true JPH0234493B2 (ja) | 1990-08-03 |
Family
ID=15322682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142749A Granted JPS5843631A (ja) | 1981-09-10 | 1981-09-10 | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843631A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151694A (ja) * | 1985-12-23 | 1987-07-06 | 日本ラインツ株式会社 | 排気管継部のシール用部材の製造方法 |
-
1981
- 1981-09-10 JP JP56142749A patent/JPS5843631A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843631A (ja) | 1983-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990028555A (ko) | 디지털 정보에 관한 장치 및 방법 | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPH0234492B2 (ja) | ||
| JPH0234493B2 (ja) | ||
| JPH023326B2 (ja) | ||
| CA1189916A (en) | Circuit utilizing josephson effect | |
| JPS622732B2 (ja) | ||
| JPS60260225A (ja) | ジヨセフソン論理和回路 | |
| JPH0425640B2 (ja) | ||
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JP2871772B2 (ja) | 超伝導回路 | |
| JPH0883935A (ja) | 超電導回路 | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS6157738B2 (ja) | ||
| JPS6367773B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPH0218619B2 (ja) | ||
| JPH0114730B2 (ja) | ||
| JPH0279481A (ja) | 磁束量子論理素子 | |
| JPS622731B2 (ja) | ||
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| JPS64852B2 (ja) | ||
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPH0445008B2 (ja) |