JPS6367773B2 - - Google Patents
Info
- Publication number
- JPS6367773B2 JPS6367773B2 JP56128387A JP12838781A JPS6367773B2 JP S6367773 B2 JPS6367773 B2 JP S6367773B2 JP 56128387 A JP56128387 A JP 56128387A JP 12838781 A JP12838781 A JP 12838781A JP S6367773 B2 JPS6367773 B2 JP S6367773B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- resistor
- input
- current
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007704 transition Effects 0.000 description 40
- 230000035945 sensitivity Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、ジヨセフソン接合を用いた超伝導論
理回路に関する。
理回路に関する。
従来の超伝導論理回路は、ジヨセフソン接合と
インダクタンス素子とを用いた磁束量子干渉計形
の素子を用いて構成されているのを普通としてい
た。
インダクタンス素子とを用いた磁束量子干渉計形
の素子を用いて構成されているのを普通としてい
た。
しかしながら、このような素子を用いて構成さ
れている超伝導論理回路の場合、その素子を構成
しているジヨセフソン接合の最大電流とインダク
タンスとの積が、１磁束単位程度になるように構
成する必要があつた。
れている超伝導論理回路の場合、その素子を構成
しているジヨセフソン接合の最大電流とインダク
タンスとの積が、１磁束単位程度になるように構
成する必要があつた。
このため、作動電流のレベルを下げて低電力化
を計るために、ジヨセフソン接合の最大電流の値
を小にすれば、インダクタンスの値を大にする必
要があつた。
を計るために、ジヨセフソン接合の最大電流の値
を小にすれば、インダクタンスの値を大にする必
要があつた。
その結果、小型化が困難となり、また、動作速
度が遅くなる、という欠点を有していた。
度が遅くなる、という欠点を有していた。
また、逆に、インダクタンスの値を小にすれ
ば、ジヨセフソン接合の最大電流の値が大にな
り、また、動作電流のレベルが大となつて、低電
力化が困難になつたり、ジヨセフソン接合の容量
が大になつて、動作速度が遅くなつたりする、と
いう欠点を有していた。
ば、ジヨセフソン接合の最大電流の値が大にな
り、また、動作電流のレベルが大となつて、低電
力化が困難になつたり、ジヨセフソン接合の容量
が大になつて、動作速度が遅くなつたりする、と
いう欠点を有していた。
このため、従来、ジヨセフソン接合に、直接、
電流を注入する形式に構成されている、という
種々の超伝導論理回路が提案されている。
電流を注入する形式に構成されている、という
種々の超伝導論理回路が提案されている。
しかしながら、ある超伝導論理回路は、入力信
号と出力信号との分離が不十分で、誤動作を生ず
るおそれを有し、また、他の超伝導論理回路は、
感度を大きくとれない、などの欠点を有してい
た。
号と出力信号との分離が不十分で、誤動作を生ず
るおそれを有し、また、他の超伝導論理回路は、
感度を大きくとれない、などの欠点を有してい
た。
よつて、本発明は、ジヨセフソン接合に、直
接、電流を注入する形式に構成されているが、上
述した欠点のない、新規な超伝導論理回路を提案
せんとするもので、以下図面を伴なつて詳述する
ところから明らかとなるであろう。
接、電流を注入する形式に構成されているが、上
述した欠点のない、新規な超伝導論理回路を提案
せんとするもので、以下図面を伴なつて詳述する
ところから明らかとなるであろう。
第１図は、本願第１番目の発明による超伝導論
理回路の実施例を示し、次に述べる構成を有す
る。
理回路の実施例を示し、次に述べる構成を有す
る。
すなわち、第１及び第２の入力端子Ｔ１及びＴ
２と、それらに対して共通な共通端子TGとを有
し、入力端子Ｔ１及びＴ２間に、第１の抵抗R1
と第１のジヨセフソン接合J1との直列回路が、第
１の抵抗R1を入力端子Ｔ１側にして、接続され
ている。
２と、それらに対して共通な共通端子TGとを有
し、入力端子Ｔ１及びＴ２間に、第１の抵抗R1
と第１のジヨセフソン接合J1との直列回路が、第
１の抵抗R1を入力端子Ｔ１側にして、接続され
ている。
また、入力端子Ｔ１及び共通端子TG間に、第
２の抵抗R2と第２のジヨセフソン接合J2との直
列回路が、第２の抵抗R2を入力端子Ｔ１側にし
て、接続されている。
２の抵抗R2と第２のジヨセフソン接合J2との直
列回路が、第２の抵抗R2を入力端子Ｔ１側にし
て、接続されている。
さらに、入力端子Ｔ１及び共通端子TG間に、
第３の抵抗R3と第３のジヨセフソン接合J3との
直列回路が、第３の抵抗R3を入力端子Ｔ１側に
して、接続されている。
第３の抵抗R3と第３のジヨセフソン接合J3との
直列回路が、第３の抵抗R3を入力端子Ｔ１側に
して、接続されている。
また、入力端子Ｔ２及び共通端子TG間に、第
４の抵抗R4と第４のジヨセフソン接合J4との並
列回路が接続されている。
４の抵抗R4と第４のジヨセフソン接合J4との並
列回路が接続されている。
さらに、抵抗R3及びジヨセフソン接合J3の接
続中点P3から、出力端子Ｔ０が導出されている。
続中点P3から、出力端子Ｔ０が導出されている。
この場合、ジヨセフソン接合Ji（ｉ＝１，２，
３，４）は、それに臨界電流Iji以下の電流が流し
込まれていなければ、接合Jiの両端間でみた抵抗
が零（０）を呈し、従つて、ジヨセフソン接合Jj
の両端電圧が零であるという零電圧状態を呈して
いる。しかしながら、このような状態から、ジヨ
セフソン接合Jiに臨界電流Iji以上の電流が流し込
まれれば、ジヨセフソン接合Jiの両端間でみた抵
抗が高抵抗を呈し、従つて、ジヨセフソン接合Ji
の両端電圧がギヤツプ電圧程度の電圧であるとい
う電圧状態を呈する、という電圧・電流特性を有
する。
３，４）は、それに臨界電流Iji以下の電流が流し
込まれていなければ、接合Jiの両端間でみた抵抗
が零（０）を呈し、従つて、ジヨセフソン接合Jj
の両端電圧が零であるという零電圧状態を呈して
いる。しかしながら、このような状態から、ジヨ
セフソン接合Jiに臨界電流Iji以上の電流が流し込
まれれば、ジヨセフソン接合Jiの両端間でみた抵
抗が高抵抗を呈し、従つて、ジヨセフソン接合Ji
の両端電圧がギヤツプ電圧程度の電圧であるとい
う電圧状態を呈する、という電圧・電流特性を有
する。
以上が、本願第１番目の発明による超伝導論理
回路の実施例の構成である。
回路の実施例の構成である。
このような構成を有する本願第１番目の発明に
よる超伝導論理回路によれば、次に述べる作用効
果が得られる。
よる超伝導論理回路によれば、次に述べる作用効
果が得られる。
すなわち、入力端子Ｔ１及び共通端子TG間に
第１の入力信号源（図示せず）を接続して、入力
端子Ｔ１側から、共通端子TG側に向けて、第１
の入力電流Igを流し込めば、その一部が、抵抗R1
―ジヨセフソンジヨセフソン接合J1―ジヨセフソ
ン接合J4を、分流電流Ig1として流れ、また、他
の一部が、抵抗R2―ジヨセフソン接合J2を、分
流電流Ig2として流れ、さらに残る他の一部が、
抵抗R3―ジヨセフソン接合J3を、分流電流Ig3と
して流れる。
第１の入力信号源（図示せず）を接続して、入力
端子Ｔ１側から、共通端子TG側に向けて、第１
の入力電流Igを流し込めば、その一部が、抵抗R1
―ジヨセフソンジヨセフソン接合J1―ジヨセフソ
ン接合J4を、分流電流Ig1として流れ、また、他
の一部が、抵抗R2―ジヨセフソン接合J2を、分
流電流Ig2として流れ、さらに残る他の一部が、
抵抗R3―ジヨセフソン接合J3を、分流電流Ig3と
して流れる。
この場合、抵抗R1，R2及びR3の値をそれぞれ
r1，r2及びr3とするとき、それら抵抗r1〜r3と、
ジヨセフソン接合J1〜J4の臨界電流Ij1〜Ij4との間
に、 １／r1：１／r2：１／r3＝Ij1（＝Ij4）：Ij2：Ij3 ……(1) の関係を有せしめ、これによつて、入力電流Igを
最大値で流し得るようにするのを可とするが、入
力電流Igが上述した分流電流Ig1，Ig2及びIg3とし
て流れる場合において、ジヨセフソン接合J1，
J2，J3及びJ4にそれぞれ臨界電流Ij1，Ij2，Ij3及び
Ij4以上の電流が流れないように、入力電流Igの値
が定められている。従つて、この場合、ジヨセフ
ソン接合J1〜J4は零電圧状態にある。
r1，r2及びr3とするとき、それら抵抗r1〜r3と、
ジヨセフソン接合J1〜J4の臨界電流Ij1〜Ij4との間
に、 １／r1：１／r2：１／r3＝Ij1（＝Ij4）：Ij2：Ij3 ……(1) の関係を有せしめ、これによつて、入力電流Igを
最大値で流し得るようにするのを可とするが、入
力電流Igが上述した分流電流Ig1，Ig2及びIg3とし
て流れる場合において、ジヨセフソン接合J1，
J2，J3及びJ4にそれぞれ臨界電流Ij1，Ij2，Ij3及び
Ij4以上の電流が流れないように、入力電流Igの値
が定められている。従つて、この場合、ジヨセフ
ソン接合J1〜J4は零電圧状態にある。
このような状態から、入力端子Ｔ２及び共通端
子TG間に、第２の入力信号源（図示せず）を接
続して、入力端子Ｔ２側から、共通端子TG側に
向けて、第２の入力電流Icを流し込めば、ジヨセ
フソン接合Ｊ４が零電圧状態にあり、従つて、ジ
ヨセフソン接合J4の両端間でみた抵抗が零である
ため、入力電流Icの一部がジヨセフソン接合J1―
抵抗R1―抵抗R2―ジヨセフソン接合J2を通つて
分流したり、ジヨセフソン接合J1―抵抗R1―抵
抗R3―ジヨセフソン接合J3を通つて分流したり
することなしに、入力電流Icの全てが、ジヨセフ
ソン接合J4に流れる。このため、ジヨセフソン接
合J4には、抵抗R1―ジヨセフソン接合J1―ジヨセ
フソン接合J4を通つて流れる分流電流Ig1と、入
力電流Icとの和の電流（Ig1＋Ic）が流れる。
子TG間に、第２の入力信号源（図示せず）を接
続して、入力端子Ｔ２側から、共通端子TG側に
向けて、第２の入力電流Icを流し込めば、ジヨセ
フソン接合Ｊ４が零電圧状態にあり、従つて、ジ
ヨセフソン接合J4の両端間でみた抵抗が零である
ため、入力電流Icの一部がジヨセフソン接合J1―
抵抗R1―抵抗R2―ジヨセフソン接合J2を通つて
分流したり、ジヨセフソン接合J1―抵抗R1―抵
抗R3―ジヨセフソン接合J3を通つて分流したり
することなしに、入力電流Icの全てが、ジヨセフ
ソン接合J4に流れる。このため、ジヨセフソン接
合J4には、抵抗R1―ジヨセフソン接合J1―ジヨセ
フソン接合J4を通つて流れる分流電流Ig1と、入
力電流Icとの和の電流（Ig1＋Ic）が流れる。
このため、入力電流Icの値を、和の電流（Ig1＋
Ic）がジヨセフソン接合J4の臨界電流Ii4以上にな
るように予め選んでおけば、ジヨセフソン接合J4
が、零電圧状態から有電圧状態に転移する。
Ic）がジヨセフソン接合J4の臨界電流Ii4以上にな
るように予め選んでおけば、ジヨセフソン接合J4
が、零電圧状態から有電圧状態に転移する。
また、このようにジヨセフソン接合J4が有電圧
状態に転移すれば、ジヨセフソン接合J4の両端間
でみた抵抗が高抵抗をもつことになる。
状態に転移すれば、ジヨセフソン接合J4の両端間
でみた抵抗が高抵抗をもつことになる。
このため、抵抗R1，R2及びR3の値を、上述し
たように、それぞれr1，r2及びr3とし、また抵抗
R4の値をr4とし、さらに、出力端子Ｔ０及び共通
端子TG間に負荷抵抗RLを接続するものとして、
その負荷抵抗RLの値をrLとし、そして、それら抵
抗値r1〜r4及びrL間に、 r1，r2，r3≪r4≪rL ……(2) の関係を予め有せしめておけば、入力電流Icの大
部分が、抵抗R2を通つて、ジヨセフソン接合J2
に流れる。
たように、それぞれr1，r2及びr3とし、また抵抗
R4の値をr4とし、さらに、出力端子Ｔ０及び共通
端子TG間に負荷抵抗RLを接続するものとして、
その負荷抵抗RLの値をrLとし、そして、それら抵
抗値r1〜r4及びrL間に、 r1，r2，r3≪r4≪rL ……(2) の関係を予め有せしめておけば、入力電流Icの大
部分が、抵抗R2を通つて、ジヨセフソン接合J2
に流れる。
また、上述したようにジヨセフソン接合J4の両
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずき、いままで抵抗R1―ジヨセフソ
ン接合J1を通じて流れていた分流電流Ig1が抵抗
R2―ジヨセフソン接合J2を通じて流れ、従つて、
この分、入力電流Igに基ずき抵抗R2を介してジヨ
セフソン接合J2に流れる電流が、上述した分流電
流Ig2の値よりも大になるとともに、入力電流Ig
に基ずき、抵抗R3を介してジヨセフソン接合J3
に流れる電流が、上述した分流電流Ig3の値より
も大になる。
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずき、いままで抵抗R1―ジヨセフソ
ン接合J1を通じて流れていた分流電流Ig1が抵抗
R2―ジヨセフソン接合J2を通じて流れ、従つて、
この分、入力電流Igに基ずき抵抗R2を介してジヨ
セフソン接合J2に流れる電流が、上述した分流電
流Ig2の値よりも大になるとともに、入力電流Ig
に基ずき、抵抗R3を介してジヨセフソン接合J3
に流れる電流が、上述した分流電流Ig3の値より
も大になる。
このため、ジヨセフソン接合J2に流れる電流
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移する。
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移する。
さらに、このようにジヨセフソン接合J2が有電
圧状態に転移すれば、ジヨセフソン接合J2の両端
間でみた抵抗が高抵抗を示すことになる。
圧状態に転移すれば、ジヨセフソン接合J2の両端
間でみた抵抗が高抵抗を示すことになる。
このため、入力電流Icのほとんどが、抵抗R3を
介して、ジヨセフソン接合J3に流れるとともに、
入力電流Igの大部分が、抵抗R3を介して、ジヨセ
フソン接合J3に流れる。
介して、ジヨセフソン接合J3に流れるとともに、
入力電流Igの大部分が、抵抗R3を介して、ジヨセ
フソン接合J3に流れる。
このため、ジヨセフソン接合J3に流れる電流が
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移する。
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移する。
また、このようにジヨセフソン接合J3が有電圧
状態に転移すれば、ジヨセフソン接合J3の両端間
でみた抵抗が高抵抗をもつことになる。
状態に転移すれば、ジヨセフソン接合J3の両端間
でみた抵抗が高抵抗をもつことになる。
また、このとき、すでにジヨセフソン接合J2及
びJ4の両端間でみた抵抗が高抵抗を示している。
びJ4の両端間でみた抵抗が高抵抗を示している。
このため、入力電流Igの大部分が、抵抗R1―ジ
ヨセフソン接合J1―抵抗R4の経路で、ジヨセフ
ソン接合J1に流れる。一方、このとき、ジヨセフ
ソン接合J4の両端間でみた抵抗が高抵抗になつて
いるため、入力電流Icがほとんど抵抗R4に流れて
いる。
ヨセフソン接合J1―抵抗R4の経路で、ジヨセフ
ソン接合J1に流れる。一方、このとき、ジヨセフ
ソン接合J4の両端間でみた抵抗が高抵抗になつて
いるため、入力電流Icがほとんど抵抗R4に流れて
いる。
従つて、入力電流Igの値を、このときにジヨセ
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移する。
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移する。
さらに、このようにジヨセフソン接合J1が有電
圧状態に転移すれば、ジヨセフソン接合J1の両端
間でみた抵抗が高抵抗になる。
圧状態に転移すれば、ジヨセフソン接合J1の両端
間でみた抵抗が高抵抗になる。
以上の動作によつて、ジヨセフソン接合J1〜J4
の全てにつき、それらの両端間でみた抵抗が高抵
抗ととなる。
の全てにつき、それらの両端間でみた抵抗が高抵
抗ととなる。
従つて、入力電流Igが、抵抗R3を通じ、そし
て、出力端子Ｔ０を介して、負荷抵抗RLに出力
電流として流れる。
て、出力端子Ｔ０を介して、負荷抵抗RLに出力
電流として流れる。
従つて、第１図に示す本願第１番目の発明によ
る超伝導論理回路によれば、入力電流Ig及びIcに
基ずき、まず、ジヨセフソン接合J4が有電圧状態
に転移し、次に、ジヨセフソン接合J2が有電圧状
態に転移し、次に、ジヨセフソン接合J3が有電圧
状態に転移し、次に、ジヨセフソン接合J1が有電
圧状態に転移することによつて、入力電流Ig及び
Icを入力とするANDゲート回路としての論理回
路機能を呈する。
る超伝導論理回路によれば、入力電流Ig及びIcに
基ずき、まず、ジヨセフソン接合J4が有電圧状態
に転移し、次に、ジヨセフソン接合J2が有電圧状
態に転移し、次に、ジヨセフソン接合J3が有電圧
状態に転移し、次に、ジヨセフソン接合J1が有電
圧状態に転移することによつて、入力電流Ig及び
Icを入力とするANDゲート回路としての論理回
路機能を呈する。
ところで、ジヨセフソン接合J4，J2，J3及びJ1
が、上述したように、それらの順に順次有電圧状
態に転移する条件（閾値）は、抵抗R1〜R4の値
r1〜r4及び負荷抵抗RLの値rLが前述した(2)式を満
足している場合、次の通りである。
が、上述したように、それらの順に順次有電圧状
態に転移する条件（閾値）は、抵抗R1〜R4の値
r1〜r4及び負荷抵抗RLの値rLが前述した(2)式を満
足している場合、次の通りである。
すなわち、
(A) 最初にジヨセフソン接合J4が有電圧状態に転
移する条件は、ジヨセフソン接合J4に上述した
経路で入力電流Ig及びIcが流れるので、 ［（r2r3）／（r1r2＋r2r3＋r3r1）］Ig＋Ic≧Ij4 ……（3a） である。
移する条件は、ジヨセフソン接合J4に上述した
経路で入力電流Ig及びIcが流れるので、 ［（r2r3）／（r1r2＋r2r3＋r3r1）］Ig＋Ic≧Ij4 ……（3a） である。
(B) 次に、ジヨセフソン接合J2が有電圧状態に転
移する条件は、ジヨセフソン接合J2に上述した
経路で入力電流Ig及びIcが流れるので、r4≫r1，
r2，r3の関係を有せしめることによつて、 ［r3／（r2＋r3）］Ig＋［r3／（r2＋ｒ）］Ic≧Ig2 ……（3b） である。
移する条件は、ジヨセフソン接合J2に上述した
経路で入力電流Ig及びIcが流れるので、r4≫r1，
r2，r3の関係を有せしめることによつて、 ［r3／（r2＋r3）］Ig＋［r3／（r2＋ｒ）］Ic≧Ig2 ……（3b） である。
(C) 次に、ジヨセフソン接合J3が有電圧状態に転
移する条件は、ジヨセフソン接合J3に上述した
経路で入力電流Ig及びIcが流れるので、 Ig＋Ic≧Ij3 ……（3c） である。
移する条件は、ジヨセフソン接合J3に上述した
経路で入力電流Ig及びIcが流れるので、 Ig＋Ic≧Ij3 ……（3c） である。
(D) 最後に、ジヨセフソン接合J1が有電圧状態に
転移する条件は、ジヨセフソン接合J1に上述し
た経路で入力電流Igが流れるので、 Ig≧Ij1 ……（3d） である。
転移する条件は、ジヨセフソン接合J1に上述し
た経路で入力電流Igが流れるので、 Ig≧Ij1 ……（3d） である。
以上のことから、第１図に示す本願第１番目の
発明による超伝導論理回路によれば、上述した
ANDゲート回路としての機能を、入力端子Ｔ１
を通つて共通端子TG側に向つて流れる入力電流
Igに対する入力端子Ｔ２を通つて共通端子TG側
に向つて流れる入力電流Icの比でみた入力感度
を、高く得ることができるとともに、多くのフア
ンアウトをとることができる。
発明による超伝導論理回路によれば、上述した
ANDゲート回路としての機能を、入力端子Ｔ１
を通つて共通端子TG側に向つて流れる入力電流
Igに対する入力端子Ｔ２を通つて共通端子TG側
に向つて流れる入力電流Icの比でみた入力感度
を、高く得ることができるとともに、多くのフア
ンアウトをとることができる。
また、第１図に示す本願第１番目の発明による
超伝導論理回路によれば、入力電流Ig及びIc、及
び抵抗R1〜R4の値に、上述した（3a）〜（3d）
式を満足する範囲で、種々の値をとらせることが
できるので、広い動作マージン下で、高い入力感
度を得ることができる。
超伝導論理回路によれば、入力電流Ig及びIc、及
び抵抗R1〜R4の値に、上述した（3a）〜（3d）
式を満足する範囲で、種々の値をとらせることが
できるので、広い動作マージン下で、高い入力感
度を得ることができる。
また、ゲート回路としての機能の得られる閾値
が、抵抗の値とジヨセフソン接合の臨界電流との
みに依存するので、ジヨセフソン接合の臨界電流
密度を小にするか、またはジヨセフソン接合の寸
法を小にすることによつて、低電力化を計り得る
とともに、小型化を計り得る。
が、抵抗の値とジヨセフソン接合の臨界電流との
みに依存するので、ジヨセフソン接合の臨界電流
密度を小にするか、またはジヨセフソン接合の寸
法を小にすることによつて、低電力化を計り得る
とともに、小型化を計り得る。
さらに、ゲート回路として機能するときの動作
速度を決定する要因が、ジヨセフソン接合の容量
のみであるので、その動作速度を高速化すること
ができる。
速度を決定する要因が、ジヨセフソン接合の容量
のみであるので、その動作速度を高速化すること
ができる。
さらに、従来の超伝導論理回路に必要としてい
たインダクタンスを必要としないので、全体を小
型化し得る。
たインダクタンスを必要としないので、全体を小
型化し得る。
次に、第２図を伴つて、本願第２番目の発明に
よる超伝導論理回路の実施例を述べよう。
よる超伝導論理回路の実施例を述べよう。
第２図において、第１図との対応部分には同一
符号を付して示す。
符号を付して示す。
本願第２番目の発明による超伝導論理回路の実
施例は、次に述べる構成を有する。
施例は、次に述べる構成を有する。
すなわち、第１図で上述した本願第１番目の発
明による超伝導論理回路の場合と同様に、第１及
び第２の入力端子Ｔ１及びＴ２と、それらに対し
て共通な共通端子TGとを有し、入力端子Ｔ１及
びＴ２間に、第１の抵抗R1と第１のジヨセフソ
ン接合J1との直列回路が、第１の抵抗R1を入力
端子Ｔ１側にして、接続されている。
明による超伝導論理回路の場合と同様に、第１及
び第２の入力端子Ｔ１及びＴ２と、それらに対し
て共通な共通端子TGとを有し、入力端子Ｔ１及
びＴ２間に、第１の抵抗R1と第１のジヨセフソ
ン接合J1との直列回路が、第１の抵抗R1を入力
端子Ｔ１側にして、接続されている。
また、入力端子Ｔ１及び共通端子TG間に、第
１図で上述した本願第１番目の発明による超伝導
論理回路の場合と同様に、第２の抵抗R2と第２
のジヨセフソン接合J2との直列回路が、第２の抵
抗R2を入力端子Ｔ１側にして、接続されている。
１図で上述した本願第１番目の発明による超伝導
論理回路の場合と同様に、第２の抵抗R2と第２
のジヨセフソン接合J2との直列回路が、第２の抵
抗R2を入力端子Ｔ１側にして、接続されている。
さらに、入力端子Ｔ１及び共通端子TG間に、
第１図で上述した本願第１番目の発明による超伝
導論理回路の場合と同様に、第３の抵抗R3と第
３のジヨセフソン接合J3との直列回路が、第３の
抵抗R3を入力端子Ｔ１側にして、接続されてい
る。
第１図で上述した本願第１番目の発明による超伝
導論理回路の場合と同様に、第３の抵抗R3と第
３のジヨセフソン接合J3との直列回路が、第３の
抵抗R3を入力端子Ｔ１側にして、接続されてい
る。
また、入力端子Ｔ２及び共通端子TG間に、第
１図で上述した本願第１番目の発明による超伝導
論理回路の場合と同様に、第４の抵抗R4と第４
のジヨセフソン接合J4との並列回路が接続されて
いる。
１図で上述した本願第１番目の発明による超伝導
論理回路の場合と同様に、第４の抵抗R4と第４
のジヨセフソン接合J4との並列回路が接続されて
いる。
さらに、抵抗R3及びジヨセフソン接合J3の接
続中点P3から、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様に、出
力端子Ｔ０が導出されている。
続中点P3から、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様に、出
力端子Ｔ０が導出されている。
しかしながら、本願第２番目の発明による超伝
導論理回路は、さらに、抵抗R1及びジヨセフソ
ン接合J1の接続中点P1と、抵抗R2及びジヨセフ
ソン接合J2の接続中点P2との間に、第５の抵抗
R5が接続されている。
導論理回路は、さらに、抵抗R1及びジヨセフソ
ン接合J1の接続中点P1と、抵抗R2及びジヨセフ
ソン接合J2の接続中点P2との間に、第５の抵抗
R5が接続されている。
また、抵抗R2及びジヨセフソン接合J2の接続
中点P3と、抵抗R3及びジヨセフソン接合J3の接
続中点P3との間に、第６の抵抗R6が接続されて
いる。
中点P3と、抵抗R3及びジヨセフソン接合J3の接
続中点P3との間に、第６の抵抗R6が接続されて
いる。
この場合、ジヨセフソン接合Ji（ｉ＝１，２，
３，４）は、第１図で上述した本願第１番目の発
明による超伝導論理回路の場合と同様に、それに
臨界電流Iji以下の電流が流し込まれていなけれ
ば、接合Jiの両端間でみた抵抗が零（０）を呈
し、従つて、ジヨセフソン接合Jiの両端電圧が零
であるという零電圧状態を呈している。しかしな
がら、このような状態から、ジヨセフソン接合Jc
に臨界電流Iji以上の電流が流し込まれれば、ジヨ
セフソン接合Jiの両端間でみた抵抗が高抵抗を呈
し、従つて、ジヨセフソン接合Jiの両端電圧がギ
ヤツプ電圧程度の電圧であるという電圧状態を呈
する、いう電圧・電流特性を有する。
３，４）は、第１図で上述した本願第１番目の発
明による超伝導論理回路の場合と同様に、それに
臨界電流Iji以下の電流が流し込まれていなけれ
ば、接合Jiの両端間でみた抵抗が零（０）を呈
し、従つて、ジヨセフソン接合Jiの両端電圧が零
であるという零電圧状態を呈している。しかしな
がら、このような状態から、ジヨセフソン接合Jc
に臨界電流Iji以上の電流が流し込まれれば、ジヨ
セフソン接合Jiの両端間でみた抵抗が高抵抗を呈
し、従つて、ジヨセフソン接合Jiの両端電圧がギ
ヤツプ電圧程度の電圧であるという電圧状態を呈
する、いう電圧・電流特性を有する。
以上が、本願第２番目の発明による超伝導論理
回路の実施例の構成である。
回路の実施例の構成である。
このような構成を有する本願第２番目の発明に
よる超伝導論理回路によれば、入力端子Ｔ１及び
共通端子TG間に第１の入力信号源（図示せず）
を接続して、入力端子Ｔ１側から、共通端子TG
側に向けて、第１の入力電流Igを流し込めば、そ
の一部が、抵抗R1―ジヨセフソンジヨセフソン
接合J1―ジヨセフソン接合J4を、分流電流Ig1とし
て流れ、また、他の一部が、抵抗R2―ジヨセフ
ソン接合J2を、分流電流Ig2として流れ、さらに
残る他の一部が、抵抗R3―ジヨセフソン接合J3
を、分流電流Ig3として流れる。
よる超伝導論理回路によれば、入力端子Ｔ１及び
共通端子TG間に第１の入力信号源（図示せず）
を接続して、入力端子Ｔ１側から、共通端子TG
側に向けて、第１の入力電流Igを流し込めば、そ
の一部が、抵抗R1―ジヨセフソンジヨセフソン
接合J1―ジヨセフソン接合J4を、分流電流Ig1とし
て流れ、また、他の一部が、抵抗R2―ジヨセフ
ソン接合J2を、分流電流Ig2として流れ、さらに
残る他の一部が、抵抗R3―ジヨセフソン接合J3
を、分流電流Ig3として流れる。
この場合、抵抗R1，R2及びR3の値を、第１図
で上述した本願第１番目の発明による超伝導論理
回路の場合とと同様に、それぞれr1，r2及びr3と
するとき、それら抵抗r1〜r3と、ジヨセフソン接
合J1〜J4の臨界電流Ij1〜Ij4との間に、第１図の場
合と同様に、前述した(1)式の関係を有せしめ、こ
れによつて、入力電流Igを最大値で流し得るよう
にするのを可とするが、入力電流Igが上述した分
流電流Ig1，Ig2及びIg3として流れる場合において、
ジヨセフソン接合J1，J2，J3及びJ4にそれぞれ臨
界電流Ij1，Ij2，Ij3及びIj4以上の電流が流れない
ように、入力電流Igの値が定められている。従つ
て、この場合、ジヨセフソン接合J1〜J4は零電圧
状態にある。
で上述した本願第１番目の発明による超伝導論理
回路の場合とと同様に、それぞれr1，r2及びr3と
するとき、それら抵抗r1〜r3と、ジヨセフソン接
合J1〜J4の臨界電流Ij1〜Ij4との間に、第１図の場
合と同様に、前述した(1)式の関係を有せしめ、こ
れによつて、入力電流Igを最大値で流し得るよう
にするのを可とするが、入力電流Igが上述した分
流電流Ig1，Ig2及びIg3として流れる場合において、
ジヨセフソン接合J1，J2，J3及びJ4にそれぞれ臨
界電流Ij1，Ij2，Ij3及びIj4以上の電流が流れない
ように、入力電流Igの値が定められている。従つ
て、この場合、ジヨセフソン接合J1〜J4は零電圧
状態にある。
このような状態から、入力端子Ｔ２及び共通端
子TG間に、第２の入力信号源（図示せず）を接
続して、入力端子Ｔ２側から、共通端子TG側に
向けて、第２の入力電流Icを流し込めば、ジヨセ
フソン接合J4が零電圧状態にあり、従つて、ジヨ
セフソン接合J4の両端間でみた抵抗が零であるた
め、入力電流Icの一部が、ジヨセフソン接合J1―
抵抗R1―抵抗R2―ジヨセフソン接合J2を通つて
分流したり、ジヨセフソン接合J1―抵抗R1―抵
抗R3―ジヨセフソン接合J3を通つて分流したり、
ジヨセフソン接合J1―抵抗R5―ジヨセフソン接
合J2を通つて分流したりすることなしに、入力電
流Icの全てがジヨセフソン接合J4に流れる。この
ため、ジヨセフソン接合J4には、抵抗R1―ジヨ
セフソン接合J1―ジヨセフソン接合J4を通つて流
れる分流電流Ig2と、入力電流Icとの和の電流（Ig1
＋Ic）が流れる。
子TG間に、第２の入力信号源（図示せず）を接
続して、入力端子Ｔ２側から、共通端子TG側に
向けて、第２の入力電流Icを流し込めば、ジヨセ
フソン接合J4が零電圧状態にあり、従つて、ジヨ
セフソン接合J4の両端間でみた抵抗が零であるた
め、入力電流Icの一部が、ジヨセフソン接合J1―
抵抗R1―抵抗R2―ジヨセフソン接合J2を通つて
分流したり、ジヨセフソン接合J1―抵抗R1―抵
抗R3―ジヨセフソン接合J3を通つて分流したり、
ジヨセフソン接合J1―抵抗R5―ジヨセフソン接
合J2を通つて分流したりすることなしに、入力電
流Icの全てがジヨセフソン接合J4に流れる。この
ため、ジヨセフソン接合J4には、抵抗R1―ジヨ
セフソン接合J1―ジヨセフソン接合J4を通つて流
れる分流電流Ig2と、入力電流Icとの和の電流（Ig1
＋Ic）が流れる。
このため、入力電流Icの値を、和の電流（Ig1＋
Ic）がジヨセフソン接合J4の臨界電流Ii4以上にな
るように予め選んでおけば、ジヨセフソン接合J4
が、零電圧状態から有電圧状態に転移する。
Ic）がジヨセフソン接合J4の臨界電流Ii4以上にな
るように予め選んでおけば、ジヨセフソン接合J4
が、零電圧状態から有電圧状態に転移する。
また、このようにジヨセフソン接合J4が有電圧
状態に転移すれば、ジヨセフソン接合J4の両端間
でみた抵抗が高抵抗をもつことになる。
状態に転移すれば、ジヨセフソン接合J4の両端間
でみた抵抗が高抵抗をもつことになる。
このため、抵抗R1，R2及びR3の値を、上述し
たように、それぞれr1，r2及びr3とし、また、抵
抗R4，R5及びR6の値をそれぞれr4，r5及びr6と
し、さらに、出力端子Ｔ０及び共通端子TG間に
負荷抵抗RLを接続するものとして、その負荷抵
抗RLの値をrLとし、そして、抵抗値r4〜r6及びrL
間に、 r5，r6≪r4≪rL ……（4a） の関係を予め有せしめ、また、抵抗値r1，r2，r3
及びr5間に、 r1＋r2≫r5 ……（4b） r1＋r3≫r5 ……（4c） の関係を有せしめておけば、入力電流Icのほとん
どが、ジヨセフソン接合J1―抵抗R5を通つて、
ジヨセフソン接合J2に流れる。
たように、それぞれr1，r2及びr3とし、また、抵
抗R4，R5及びR6の値をそれぞれr4，r5及びr6と
し、さらに、出力端子Ｔ０及び共通端子TG間に
負荷抵抗RLを接続するものとして、その負荷抵
抗RLの値をrLとし、そして、抵抗値r4〜r6及びrL
間に、 r5，r6≪r4≪rL ……（4a） の関係を予め有せしめ、また、抵抗値r1，r2，r3
及びr5間に、 r1＋r2≫r5 ……（4b） r1＋r3≫r5 ……（4c） の関係を有せしめておけば、入力電流Icのほとん
どが、ジヨセフソン接合J1―抵抗R5を通つて、
ジヨセフソン接合J2に流れる。
また、上述したようにジヨセフソン接合J4の両
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずき、いままで抵抗R1―ジヨセフソ
ン接合J1を通じて流れていた電流値が、上述した
分流電流Ig1の値よりも減少し、この分、入力電
流Igに基ずき抵抗R2を介してジヨセフソン接合J2
に流れる電流が、上述した分流電流Ig2の値より
大になるとともに、分流電流Igに基ずき、抵抗R3
を介してジヨセフソン接合J3に流れる電流が、上
述した分流電流Ig3の値よりも大になる。
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずき、いままで抵抗R1―ジヨセフソ
ン接合J1を通じて流れていた電流値が、上述した
分流電流Ig1の値よりも減少し、この分、入力電
流Igに基ずき抵抗R2を介してジヨセフソン接合J2
に流れる電流が、上述した分流電流Ig2の値より
大になるとともに、分流電流Igに基ずき、抵抗R3
を介してジヨセフソン接合J3に流れる電流が、上
述した分流電流Ig3の値よりも大になる。
このため、ジヨセフソン接合J2に流れる電流
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移する。
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移する。
さらに、このようにジヨセフソン接合J2が有電
圧状態に転移すれば、ジヨセフソン接合J2の両端
間でみた抵抗が高抵抗を示すことになる。
圧状態に転移すれば、ジヨセフソン接合J2の両端
間でみた抵抗が高抵抗を示すことになる。
このため、r1，r3，r5及びr6間に、
r1＋r3≫r5＋r6 ……（4d）
の関係を有せしめておけば、入力電流Icのほとん
どが、ジヨセフソン接合J1―抵抗R5―抵抗R6を
介して、ジヨセフソン接合J3に流れる。
どが、ジヨセフソン接合J1―抵抗R5―抵抗R6を
介して、ジヨセフソン接合J3に流れる。
また、ジヨセフソン接合J2の両端間でみた抵抗
がすでに高抵抗を示しており、一方、ジヨセフソ
ン接合J4の両端間でみた抵抗がすでに高抵抗を示
しているので、入力電流Igのほとんどが、抵抗R1
―抵抗R5―抵抗R6を介してジヨセフソン接合J3
に流れるとともに、抵抗R2―抵抗R6を介してジ
ヨセフソン接合J3に流れ、さらに、抵抗R3を介
して、ジヨセフソン接合J3に流れる。
がすでに高抵抗を示しており、一方、ジヨセフソ
ン接合J4の両端間でみた抵抗がすでに高抵抗を示
しているので、入力電流Igのほとんどが、抵抗R1
―抵抗R5―抵抗R6を介してジヨセフソン接合J3
に流れるとともに、抵抗R2―抵抗R6を介してジ
ヨセフソン接合J3に流れ、さらに、抵抗R3を介
して、ジヨセフソン接合J3に流れる。
このため、ジヨセフソン接合J3に流れる電流が
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移する。
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移する。
また、このようにジヨセフソン接合J3が有電圧
状態に転移すれば、ジヨセフソン接合J3の両端間
でみた抵抗が高抵抗をもつことになる。
状態に転移すれば、ジヨセフソン接合J3の両端間
でみた抵抗が高抵抗をもつことになる。
また、このとき、すでにジヨセフソン接合J2及
びJ4の両端間でみた抵抗が高抵抗を示している。
びJ4の両端間でみた抵抗が高抵抗を示している。
このため、入力電流Igの大部分が、抵抗R1―ジ
ヨセフソン接合J1―抵抗R4の経路で、ジヨセフ
ソン接合J1に流れる。一方、このとき、ジヨセフ
ソン接合J4の両端間でみた抵抗が高抵抗になつて
いるため、入力電流Icがほとんど抵抗R4に流れて
いる。
ヨセフソン接合J1―抵抗R4の経路で、ジヨセフ
ソン接合J1に流れる。一方、このとき、ジヨセフ
ソン接合J4の両端間でみた抵抗が高抵抗になつて
いるため、入力電流Icがほとんど抵抗R4に流れて
いる。
従つて、入力電流Igの値を、このときにジヨセ
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移する。
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移する。
さらに、このようにジヨセフソン接合J1が有電
圧状態に転移すれば、ジヨセフソン接合J1の両端
間でみた抵抗が高抵抗になる。
圧状態に転移すれば、ジヨセフソン接合J1の両端
間でみた抵抗が高抵抗になる。
以上の動作によつて、ジヨセフソン接合J1〜J4
の全てにつき、それらの両端間でみた抵抗が高抵
抗となる。
の全てにつき、それらの両端間でみた抵抗が高抵
抗となる。
従つて、入力電流Igが、抵抗R1―抵抗R5―抵
抗R6を通じ、また、抵抗R2―抵抗R6を通じ、さ
らに抵抗R3を通じ、そして、出力端子Ｔ０を介
して、負荷抵抗RLに入力電流として流れる。
抗R6を通じ、また、抵抗R2―抵抗R6を通じ、さ
らに抵抗R3を通じ、そして、出力端子Ｔ０を介
して、負荷抵抗RLに入力電流として流れる。
従つて、第２図に示す本願第２番目の発明によ
る超伝導論理回路の場合も、第１図で上述した本
願第１番目の発明による超伝導論理回路の場合と
同様に、入力電流Ig及びIcに基ずき、まず、ジヨ
セフソン接合J4が有電圧状態に転移し、次に、ジ
ヨセフソン接合J2が有電圧状態に転移し、次に、
ジヨセフソン接合J3が有電圧状態に転移し、次
に、ジヨセフソン接合J1が有電圧状態に転移する
ことによつて、入力電流Ig及びIcを入力とする
ANDゲート回路としての論理回路機能を呈する。
る超伝導論理回路の場合も、第１図で上述した本
願第１番目の発明による超伝導論理回路の場合と
同様に、入力電流Ig及びIcに基ずき、まず、ジヨ
セフソン接合J4が有電圧状態に転移し、次に、ジ
ヨセフソン接合J2が有電圧状態に転移し、次に、
ジヨセフソン接合J3が有電圧状態に転移し、次
に、ジヨセフソン接合J1が有電圧状態に転移する
ことによつて、入力電流Ig及びIcを入力とする
ANDゲート回路としての論理回路機能を呈する。
ところで、ジヨセフソン接合J4，J2，J3及びJ1
が、上述したように、それらの順に有電圧状態に
転移する条件（閾値）は、抵抗R4〜R6の値r4〜r6
及び負荷抵抗RLの値rLが前述した（4a）〜（4d）
式を満足している場合、次の通りである。
が、上述したように、それらの順に有電圧状態に
転移する条件（閾値）は、抵抗R4〜R6の値r4〜r6
及び負荷抵抗RLの値rLが前述した（4a）〜（4d）
式を満足している場合、次の通りである。
すなわち、
(A) 最初にジヨセフソン接合J4が有電圧状態に転
移する条件は、ジヨセフソン接合J4に上述した
経路で入力電流Ig及びIcが流れるので、 ［（r2r3）／（r1r2＋r2r3＋r3r1）］Ig＋Ic＞Ij4 ……（5a） である。
移する条件は、ジヨセフソン接合J4に上述した
経路で入力電流Ig及びIcが流れるので、 ［（r2r3）／（r1r2＋r2r3＋r3r1）］Ig＋Ic＞Ij4 ……（5a） である。
(B) 次に、ジヨセフソン接合J2が有電圧状態に転
移する条件は、ジヨセフソン接合J2に、上述し
た経路で入力電流Ig及びIcが流れるので、r4≫
r1，r2，r3≫r5，r6の関係を有せしめることに
よつて、 ［（r3r1＋r2r3）／（r1r2＋r2r3＋r3r1）］ Ig＋Ic≧Ij2 ……（5b） である。
移する条件は、ジヨセフソン接合J2に、上述し
た経路で入力電流Ig及びIcが流れるので、r4≫
r1，r2，r3≫r5，r6の関係を有せしめることに
よつて、 ［（r3r1＋r2r3）／（r1r2＋r2r3＋r3r1）］ Ig＋Ic≧Ij2 ……（5b） である。
(C) 次に、ジヨセフソン接合J3が有電圧状態に転
移する条件は、ジヨセフソン接合J3に上述した
経路で入力電流Ig及びIcが流れるので、 Ig＋Ic≧Ij3 ……（5c） である。
移する条件は、ジヨセフソン接合J3に上述した
経路で入力電流Ig及びIcが流れるので、 Ig＋Ic≧Ij3 ……（5c） である。
(D) 最後に、ジヨセフソン接合J1が有電圧状態に
転移する条件は、ジヨセフソン接合J1に上述し
た経路で入力電流Ig及びIcが流れるので、 Ig≧Ij1 ……（5d） である。
転移する条件は、ジヨセフソン接合J1に上述し
た経路で入力電流Ig及びIcが流れるので、 Ig≧Ij1 ……（5d） である。
第３図は、上述した(A)，(B)，(C)、及び(D)の条件
（閾値）を、 Ij1＝Ij4＝Ij2＝Ij3／２＝Ij …(4) r1＝r2＝3r3 の場合で示している。
（閾値）を、 Ij1＝Ij4＝Ij2＝Ij3／２＝Ij …(4) r1＝r2＝3r3 の場合で示している。
以上のことから、第２図に示す本願第２番目の
発明による超伝導論理回路によれば、第１図で上
述した本願第１番目の発明による超伝導論理回路
の場合と同様に、上述した入力感度を高く得るこ
とができるとともに、多くのフアンアウトをとる
ことができる。
発明による超伝導論理回路によれば、第１図で上
述した本願第１番目の発明による超伝導論理回路
の場合と同様に、上述した入力感度を高く得るこ
とができるとともに、多くのフアンアウトをとる
ことができる。
ちなみに、第２図に示す本願第２番目の発明に
よる超伝導論理回路の場合、第３図に示すよう
に、傾き「４」の曲線（領域Ａを形成する線に沿
う）を、入力電流Igの33％（領域Ａ及びＣを形成
する線の交点に対応する）以上のレベルで得るこ
とができる。
よる超伝導論理回路の場合、第３図に示すよう
に、傾き「４」の曲線（領域Ａを形成する線に沿
う）を、入力電流Igの33％（領域Ａ及びＣを形成
する線の交点に対応する）以上のレベルで得るこ
とができる。
従つて、入力電流Igの±50％程度のレベルにお
いて、入力感度「４」を得ることができる。
いて、入力感度「４」を得ることができる。
また、このようなことは、±10％程度の製造上
の偏差を見込んで、入力電流Ig及びIcのマージン
を±20％確保した上で、フアンアウトを「４」程
度にし得ることを意味する。
の偏差を見込んで、入力電流Ig及びIcのマージン
を±20％確保した上で、フアンアウトを「４」程
度にし得ることを意味する。
よつて、第２図に示す本願第２番目の発明によ
る超伝導論理回路によれば、高い入力感度を有
し、且つ多くのフアンアウトをとることができ
る。
る超伝導論理回路によれば、高い入力感度を有
し、且つ多くのフアンアウトをとることができ
る。
また、第２図に示す本願第２番目の発明による
超伝導論理回路によれば、第１図で上述した本願
第１番目の発明による超伝導論理回路の場合と同
様に、入力電流Ig及びIc、及び抵抗R1〜R6の値
に、上述した（5a）〜（5d）式を満足する範囲
で、種々の値をとらせることができるので、第１
図で上述した本願第１番目の発明による超伝導論
理回路の場合と同様に、広い動作マージン下で、
高い入力感度を得ることができる。
超伝導論理回路によれば、第１図で上述した本願
第１番目の発明による超伝導論理回路の場合と同
様に、入力電流Ig及びIc、及び抵抗R1〜R6の値
に、上述した（5a）〜（5d）式を満足する範囲
で、種々の値をとらせることができるので、第１
図で上述した本願第１番目の発明による超伝導論
理回路の場合と同様に、広い動作マージン下で、
高い入力感度を得ることができる。
また、ゲート回路としての機能の得られる閾値
が、第１図で上述した本願第１番目の発明による
超伝導論理回路の場合と同様に、抵抗の値とジヨ
セフソン接合の臨界電流とのみに依存するので、
ジヨセフソン接合の臨界電流密度を小にするか、
またはジヨセフソン接合の寸法を小にすることに
よつて、第１図で上述した本願第１番目の発明に
よる超伝導論理回路の場合と同様に、低電力化を
計り得るとともに、小型化を計り得る。
が、第１図で上述した本願第１番目の発明による
超伝導論理回路の場合と同様に、抵抗の値とジヨ
セフソン接合の臨界電流とのみに依存するので、
ジヨセフソン接合の臨界電流密度を小にするか、
またはジヨセフソン接合の寸法を小にすることに
よつて、第１図で上述した本願第１番目の発明に
よる超伝導論理回路の場合と同様に、低電力化を
計り得るとともに、小型化を計り得る。
さらに、ゲート回路として機能するときの動作
速度を決定する要因が、第１図で上述した本願第
１番目の発明による超伝導論理回路の場合と同様
に、ジヨセフソン接合の容量のみであるので、そ
の動作速度を高速化し得る。
速度を決定する要因が、第１図で上述した本願第
１番目の発明による超伝導論理回路の場合と同様
に、ジヨセフソン接合の容量のみであるので、そ
の動作速度を高速化し得る。
さらに、第１図で上述した本願第１番目の発明
による超伝導論理回路の場合と同様に、従来の超
伝導論理回路に必要としていたインダクタンスを
必要としないので、全体を小型化し得る。
による超伝導論理回路の場合と同様に、従来の超
伝導論理回路に必要としていたインダクタンスを
必要としないので、全体を小型化し得る。
次に、本願第３番目の発明による超伝導論理回
路の実施例を、第４図を伴なつて述べよう。
路の実施例を、第４図を伴なつて述べよう。
第４図において、第１図との対応部分には同一
符号を示す。
符号を示す。
第４図に示す本願第３番目の発明による超伝導
論理回路は、第１図で上述した本願第１番目の発
明による超伝導論理回路の構成において、その抵
抗R1及びジヨセフソン接合J1の直列回路が、入
力端子Ｔ１側の抵抗R7を介して、入力端子Ｔ１
及びＴ２間に接続され、また、抵抗R2及びジヨ
セフソン接合J2の直列回路が、抵抗R7を介して、
入力端子Ｔ１及び共通端子TG間に接続されてい
ることを除いて、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様の構成
を有する。
論理回路は、第１図で上述した本願第１番目の発
明による超伝導論理回路の構成において、その抵
抗R1及びジヨセフソン接合J1の直列回路が、入
力端子Ｔ１側の抵抗R7を介して、入力端子Ｔ１
及びＴ２間に接続され、また、抵抗R2及びジヨ
セフソン接合J2の直列回路が、抵抗R7を介して、
入力端子Ｔ１及び共通端子TG間に接続されてい
ることを除いて、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様の構成
を有する。
以上が、本願第３番目の発明による超伝導論理
回路の実施例の構成である。
回路の実施例の構成である。
このような本願第３番目の発明による超伝導論
理回路の構成によれば、それが、上述した事項を
除いて、第１図で上述した本願第１番目の発明に
よる超伝導論理回路と同様であるので、詳細説明
は省略するが、第１図で上述した超伝導論理回路
の場合と同様に、入力端子Ｔ１及び共通端子TG
間に第１の入力信号源（図示せず）を接続して、
入力端子Ｔ１側から、共通端子TG側に向けて、
第１の入力電流Igを流し込めば、その一部が、抵
抗R7―抵抗R1―ジヨセフソン接合J1―ジヨセフ
ソン接合J4を、入力電流Ig1として流れ、また、
他の一部が、抵抗抵抗R7―抵抗R2―ジヨセフソ
ン接合J2を、分流電流Ig2として流れ、さらに残
る他の一部が、抵抗R3―ジヨセフソン接合J3を、
分流電流Ig3として流れる。
理回路の構成によれば、それが、上述した事項を
除いて、第１図で上述した本願第１番目の発明に
よる超伝導論理回路と同様であるので、詳細説明
は省略するが、第１図で上述した超伝導論理回路
の場合と同様に、入力端子Ｔ１及び共通端子TG
間に第１の入力信号源（図示せず）を接続して、
入力端子Ｔ１側から、共通端子TG側に向けて、
第１の入力電流Igを流し込めば、その一部が、抵
抗R7―抵抗R1―ジヨセフソン接合J1―ジヨセフ
ソン接合J4を、入力電流Ig1として流れ、また、
他の一部が、抵抗抵抗R7―抵抗R2―ジヨセフソ
ン接合J2を、分流電流Ig2として流れ、さらに残
る他の一部が、抵抗R3―ジヨセフソン接合J3を、
分流電流Ig3として流れる。
この場合、入力電流Igの値が、第１図の場合と
同様に、ジヨセフソン接合J1，J2，J3及びJ4にそ
れぞれ臨界電流Ij1，Ij2，Ij3及びIj4以上の電流が
流れないように、入力電流Igの値が定められ、従
つて、ジヨセフソン接合J1〜J4が零電圧状態にあ
る。
同様に、ジヨセフソン接合J1，J2，J3及びJ4にそ
れぞれ臨界電流Ij1，Ij2，Ij3及びIj4以上の電流が
流れないように、入力電流Igの値が定められ、従
つて、ジヨセフソン接合J1〜J4が零電圧状態にあ
る。
このような状態から、入力端子Ｔ２及び共通端
子TG間に、第１図の場合と同様に、第２の入力
信号源（図示せず）を接続して、入力端子Ｔ２側
から、共通端子TG側に向けて、第２の入力電流
Icを流し込めば、その全てがジヨセフソン接合J4
に流れる。
子TG間に、第１図の場合と同様に、第２の入力
信号源（図示せず）を接続して、入力端子Ｔ２側
から、共通端子TG側に向けて、第２の入力電流
Icを流し込めば、その全てがジヨセフソン接合J4
に流れる。
このため、第１図の場合と同様に、入力電流Ic
の値を、抵抗R7―抵抗R1―ジヨセフソン接合J1
―ジヨセフソン接合J4を通つて流れる分流電流
Ig1と、入力電流Icとの和の電流（Ig1＋Ic）が、ジ
ヨセフソン接合J4の臨界電流Ii4以上になるよう
に、予め選んでおけば、ジヨセフソン接合J4が、
零電圧状態から有電圧状態に転移し、ジヨセフソ
ン接合J4の両端間でみた抵抗が高抵抗をもつこと
になる。
の値を、抵抗R7―抵抗R1―ジヨセフソン接合J1
―ジヨセフソン接合J4を通つて流れる分流電流
Ig1と、入力電流Icとの和の電流（Ig1＋Ic）が、ジ
ヨセフソン接合J4の臨界電流Ii4以上になるよう
に、予め選んでおけば、ジヨセフソン接合J4が、
零電圧状態から有電圧状態に転移し、ジヨセフソ
ン接合J4の両端間でみた抵抗が高抵抗をもつこと
になる。
このため、入力電流Icが、ジヨセフソン接合J1
―抵抗R1―抵抗R2を通つて、ジヨセフソン接合
J2に流れる。
―抵抗R1―抵抗R2を通つて、ジヨセフソン接合
J2に流れる。
また、上述したようにジヨセフソン接合J4の両
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずきいままで抵抗R7―抵抗R1―ジ
ヨセフソン接合J1を通じて流れていた電流値が、
上述した分流電流Ig1の値よりも減少し、この分、
入力電流Igに基ずき抵抗R7―抵抗R2を介してジ
ヨセフソン接合J2に流れる電流が、上述した分流
電流Ig2の値より大となるとともに、入力電流Igに
基ずき抵抗R3を介してジヨセフソン接合J3に流
れる電流が、上述した分流電流Ig3の値よりも大
となる。
端間でみた抵抗が高抵抗をもつことになれば、入
力電流Igに基ずきいままで抵抗R7―抵抗R1―ジ
ヨセフソン接合J1を通じて流れていた電流値が、
上述した分流電流Ig1の値よりも減少し、この分、
入力電流Igに基ずき抵抗R7―抵抗R2を介してジ
ヨセフソン接合J2に流れる電流が、上述した分流
電流Ig2の値より大となるとともに、入力電流Igに
基ずき抵抗R3を介してジヨセフソン接合J3に流
れる電流が、上述した分流電流Ig3の値よりも大
となる。
このため、抵抗R2，R7及びR3の値を適当に選
んでおけば、ジヨセフソン接合J2に流れる電流
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移し、その
ジヨセフソン接合J2の両端間でみた抵抗が高抵抗
を示すことになる。
んでおけば、ジヨセフソン接合J2に流れる電流
が、臨界電流Ij2以上になり、ジヨセフソン接合J2
が、零電圧状態から、有電圧状態に転移し、その
ジヨセフソン接合J2の両端間でみた抵抗が高抵抗
を示すことになる。
このため、入力電流Icのほとんどが、ジヨセフ
ソン接合J1―抵抗R1―抵抗R7−抵抗R3を介して、
ジヨセフソン接合J3に流れる。
ソン接合J1―抵抗R1―抵抗R7−抵抗R3を介して、
ジヨセフソン接合J3に流れる。
また、ジヨセフソン接合J2の両端間でみた抵抗
がすでに高抵抗を示しており、また、ジヨセフソ
ン接合J4の両端間でみた抵抗もすでに高抵抗を示
しているので、入力電流Igの大部分が、抵抗R3を
介して、ジヨセフソン接合J3に流れる。
がすでに高抵抗を示しており、また、ジヨセフソ
ン接合J4の両端間でみた抵抗もすでに高抵抗を示
しているので、入力電流Igの大部分が、抵抗R3を
介して、ジヨセフソン接合J3に流れる。
このため、ジヨセフソン接合J3に流れる電流が
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移し、そのジヨ
セフソン接合J3の両端間でみた抵抗が高抵抗をも
つことになる。
臨界電流Ij3以上になり、ジヨセフソン接合J3が、
零電圧状態から、有電圧状態に転移し、そのジヨ
セフソン接合J3の両端間でみた抵抗が高抵抗をも
つことになる。
また、このとき、すでにジヨセフソン接合J2及
びJ4の両端間でみた抵抗が高抵抗を示しているの
で、入力電流Igの大部分が、抵抗R7―抵抗R1―
ジヨセフソン接合J1―抵抗R4の経路で、ジヨセ
フソン接合J1に流れる。
びJ4の両端間でみた抵抗が高抵抗を示しているの
で、入力電流Igの大部分が、抵抗R7―抵抗R1―
ジヨセフソン接合J1―抵抗R4の経路で、ジヨセ
フソン接合J1に流れる。
また、このとき、入力電流Icがほとんど抵抗R4
に流れている。
に流れている。
従つて、入力電流Igの値を、このときにジヨセ
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移し、の
ジヨセフソン接合J1の両端間でみた抵抗が高抵抗
となる。
フソン接合J1に流れる電流が臨界電流Ij1以上とな
るように予め選定しておけば、ジヨセフソン接合
J1が、零電圧状態から、有電圧状態に転移し、の
ジヨセフソン接合J1の両端間でみた抵抗が高抵抗
となる。
以上の動作によつて、ジヨセフソン接合J1〜J4
の全てにつき、それらの両端間でみた抵抗が高抵
抗となる。
の全てにつき、それらの両端間でみた抵抗が高抵
抗となる。
従つて、出力端子Ｔ０及び共通端子TG間に、
適当な値の負荷抵抗RLを予め接続しておけば、
入力電流Igが、ほとんど抵抗R3を通じ、そして、
出力端子Ｔ０を介して、負荷抵抗RLに出力電流
として流れる。
適当な値の負荷抵抗RLを予め接続しておけば、
入力電流Igが、ほとんど抵抗R3を通じ、そして、
出力端子Ｔ０を介して、負荷抵抗RLに出力電流
として流れる。
従つて、第４図に示す本願第３番目の発明によ
る超伝導論理回路の場合も、第１図の場合と同様
に、入力電流Ig及びIcに基ずき、まず、ジヨセフ
ソン接合J4が有電圧状態に転移し、次に、ジヨセ
フソン接合J2が有電圧状態に転移し、次に、ジヨ
セフソン接合J3が有電圧状態に転移し、次に、ジ
ヨセフソン接合J1が有電圧状態に転移することに
よつて、入力電流Ig及びIcを入力とするANDゲー
ト回路としての論理回路機能を呈する。
る超伝導論理回路の場合も、第１図の場合と同様
に、入力電流Ig及びIcに基ずき、まず、ジヨセフ
ソン接合J4が有電圧状態に転移し、次に、ジヨセ
フソン接合J2が有電圧状態に転移し、次に、ジヨ
セフソン接合J3が有電圧状態に転移し、次に、ジ
ヨセフソン接合J1が有電圧状態に転移することに
よつて、入力電流Ig及びIcを入力とするANDゲー
ト回路としての論理回路機能を呈する。
また、第４図に示す本願第３番目の発明による
超伝導論理回路によれば、詳細説明は省略する
が、抵抗R1〜R4及びR7の値、入力電流Ig及びIcの
値、及びジヨセフソン接合の臨界電流Ij1〜Jj4の
値を、第１図で上述した本願第１番目の発明によ
る超伝導論理回路の場合に準じて、適当に選定す
ることによつて、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様に、高
い入力感度を有し、且つ多くのフアンアウトをと
ることができ、また、第１図で上述した場合と同
様に、ジヨセフソン接合の臨界電流密度を小にす
るか、またはジヨセフソン接合の寸法を小にする
ことによつて、低電力化を計り得るとともに、小
型化を計り得、さらに、動作速度を高速化し得
る。
超伝導論理回路によれば、詳細説明は省略する
が、抵抗R1〜R4及びR7の値、入力電流Ig及びIcの
値、及びジヨセフソン接合の臨界電流Ij1〜Jj4の
値を、第１図で上述した本願第１番目の発明によ
る超伝導論理回路の場合に準じて、適当に選定す
ることによつて、第１図で上述した本願第１番目
の発明による超伝導論理回路の場合と同様に、高
い入力感度を有し、且つ多くのフアンアウトをと
ることができ、また、第１図で上述した場合と同
様に、ジヨセフソン接合の臨界電流密度を小にす
るか、またはジヨセフソン接合の寸法を小にする
ことによつて、低電力化を計り得るとともに、小
型化を計り得、さらに、動作速度を高速化し得
る。
なお、上述においては、本願第１、第２及び第
３番目の発明のそれぞれについて、１つの実施例
を示したに留まり、例えば、第１図、第３図及び
第４図で上述した構成において、その抵抗R4と
直列にインダクタを介挿して、ジヨセフソン接合
J4が有電圧状態に転移するときに等価的に抵抗
R4の値を増加させるようにし、それによつて、
上述した動作をより確実化することもできる。
３番目の発明のそれぞれについて、１つの実施例
を示したに留まり、例えば、第１図、第３図及び
第４図で上述した構成において、その抵抗R4と
直列にインダクタを介挿して、ジヨセフソン接合
J4が有電圧状態に転移するときに等価的に抵抗
R4の値を増加させるようにし、それによつて、
上述した動作をより確実化することもできる。
また、出力端子Ｔ０と直列にインダクタを介挿
して、ジヨセフソン接合J3などが有電圧状態に転
移するときに等価的に負荷抵抗RLの値を増加さ
せるようにし、それによつて、上述した動作をよ
り確実化することもできる。
して、ジヨセフソン接合J3などが有電圧状態に転
移するときに等価的に負荷抵抗RLの値を増加さ
せるようにし、それによつて、上述した動作をよ
り確実化することもできる。
さらに、入力端子Ｔ２に入力電流Icの複数を供
給するようにすることもでき、その他、本発明の
精神を脱することなしに、種々の変型、変更をな
し得るであろう。
給するようにすることもでき、その他、本発明の
精神を脱することなしに、種々の変型、変更をな
し得るであろう。
第１図は、本願第１番目の発明による超伝導論
理回路の実施例を示す接続図である。第２図は、
本願第２番目の発明による超伝導論理回路の実施
例を示す接続図である。第３図は、その説明に供
する閾値曲線図である。第４図は、本願第３番目
の発明による超伝導論理回路の実施例を示す接続
図である。 Ｔ１，Ｔ２……入力端子、TG……共通端子、
Ｔ０……出力端子、J1〜J4……ジヨセフソン接
合、R1〜R7……抵抗。
理回路の実施例を示す接続図である。第２図は、
本願第２番目の発明による超伝導論理回路の実施
例を示す接続図である。第３図は、その説明に供
する閾値曲線図である。第４図は、本願第３番目
の発明による超伝導論理回路の実施例を示す接続
図である。 Ｔ１，Ｔ２……入力端子、TG……共通端子、
Ｔ０……出力端子、J1〜J4……ジヨセフソン接
合、R1〜R7……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２の入力端子と、上記第１及び第
２の入力端子に対して共通な共通端子とを有し、 上記第１及び第２の入力端子間に、第１の抵抗
及び第１のジヨセフソン接合の直列回路が接続さ
れ、 上記第１の入力端子及び上記共通端子間に、第
２の抵抗及び第２のジヨセフソン接合の直列回路
が接続され、 上記第１の入力端子及び上記共通端子間に、第
３の抵抗及び第３のジヨセフソン接合の直列回路
が、上記第３の抵抗を上記第１の入力端子側とし
て、接続され、 上記第２の入力端子及び上記共通端子間に、第
４の抵抗及び第４のジヨセフソン接合の並列回路
が接続され、 上記第３の抵抗及び上記第３のジヨセフソン接
合の接続中点から、出力端子が導出されているこ
とを特徴とする超伝導論理回路。 ２ 第１及び第２の入力端子と、上記第１及び第
２の入力端子に対して共通な共通端子とを有し、 上記第１及び第２の入力端子間に、第１の抵抗
及び第１のジヨセフソン接合の直列回路が、上記
第１の抵抗を上記第１の入力端子側として、接続
され、 上記第１の入力端子及び上記共通端子間に、第
２の抵抗及び第２のジヨセフソン接合の直列回路
が、上記第２の抵抗を上記第１の入力端子側とし
て、接続され、 上記第１の入力端子及び上記共通端子間に、第
３の抵抗及び第３のジヨセフソン接合の直列回路
が、上記第３の抵抗を上記第１の入力端子側とし
て、接続され、 上記第２の入力端子及び上記共通端子間に、第
４の抵抗及び第４のジヨセフソン接合の並列回路
が接続され、 上記第１の抵抗及び上記第１のジヨセフソン接
合の接続中点と、上記第２の抵抗及び上記第２の
ジヨセフソン接合の接続中点との間に、第５の抵
抗が接続され、 上記第２の抵抗及び上記第２のジヨセフソン接
合の接続中点と、上記第３の抵抗及び上記第３の
ジヨセフソン接合の接続中点との間に、第６の抵
抗が接続され、 上記第３の抵抗及び上記第３のジヨセフソン接
合の接続中点から、出力端子が導出されているこ
とを特徴とする超伝導論理回路。 ３ 第１及び第２の入力端子と、上記第１及び第
２の入力端子に対して共通な共通端子とを有し、 上記第１及び第２の入力端子間に、第１の抵抗
及び第１のジヨセフソン接合の直列回路が、上記
第１の抵抗を上記第１の入力端子側とし且つ上記
第１の入力端子側の第５の抵抗を介して、接続さ
れ、 上記第１の入力端子及び上記共通端子間に、第
２の抵抗及び第２のジヨセフソン接合の直列回路
が、上記第１の入力端子側の上記第５の抵抗を介
して接続され、 上記第１の入力端子及び上記共通端子間に、第
３の抵抗及び第３のジヨセフソン接合の直列回路
が、上記第３の抵抗を上記第１の入力端子側とし
て、接続され、 上記第２の入力端子及び上記共通端子間に、第
４の抵抗及び第４のジヨセフソン接合の並列回路
が接続され、 上記第３の抵抗及び上記第３のジヨセフソン接
合の接続中点から、出力端子が導出されているこ
とを特徴とする超伝導論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128387A JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128387A JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830236A JPS5830236A (ja) | 1983-02-22 |
| JPS6367773B2 true JPS6367773B2 (ja) | 1988-12-27 |
Family
ID=14983550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128387A Granted JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370959A (ja) * | 1989-08-11 | 1991-03-26 | Tokyo Electric Power Co Inc:The | 低温液化ガスの冷熱回収方法及び装置 |
-
1981
- 1981-08-17 JP JP56128387A patent/JPS5830236A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370959A (ja) * | 1989-08-11 | 1991-03-26 | Tokyo Electric Power Co Inc:The | 低温液化ガスの冷熱回収方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5830236A (ja) | 1983-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| JPS6367773B2 (ja) | ||
| CA1189916A (en) | Circuit utilizing josephson effect | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPS6157738B2 (ja) | ||
| JPH023326B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JPH0218619B2 (ja) | ||
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0234530B2 (ja) | ||
| JPH0234492B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0460373B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPS6157739B2 (ja) | ||
| JPH0223093B2 (ja) | ||
| JPH0342019B2 (ja) | ||
| JPH043131B2 (ja) | ||
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPH0445009B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPH0226418B2 (ja) | ||
| JPH0516772B2 (ja) | ||
| JPS6360626A (ja) | ジヨセフソン回路 |