JPS5830236A - 超伝導論理回路 - Google Patents
超伝導論理回路Info
- Publication number
- JPS5830236A JPS5830236A JP56128387A JP12838781A JPS5830236A JP S5830236 A JPS5830236 A JP S5830236A JP 56128387 A JP56128387 A JP 56128387A JP 12838781 A JP12838781 A JP 12838781A JP S5830236 A JPS5830236 A JP S5830236A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- junction
- input
- josephson junction
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ジョセフソン接合を用いた超伝導論理回路に
関する。
関する。
従来の斯種超伝導論理回路は、ジョセフソン接合とイン
ダクタンス素子とを用いて磁束量子干渉計形に構成され
てなる素子を用いて構成されているを普通とする。
ダクタンス素子とを用いて磁束量子干渉計形に構成され
てなる素子を用いて構成されているを普通とする。
然し乍ら、斯る素子を用いて構成された超伝導論理回路
の場合、その素子を構成せるジＷ−にフソン接合の最大
電流とインダクタンスの積が１磁束単位程度となる橡に
構成するを要する・この為、作動電流のレベルを下げて
低電力化を計るために、ジョセフソン接合の最大電流Ｉ
の値を小とすれば、インダクタンスの値を大とするを要
する。その結果、小型化が困難となり、又動作速度が遅
くなるという欠点を有していた。
の場合、その素子を構成せるジＷ−にフソン接合の最大
電流とインダクタンスの積が１磁束単位程度となる橡に
構成するを要する・この為、作動電流のレベルを下げて
低電力化を計るために、ジョセフソン接合の最大電流Ｉ
の値を小とすれば、インダクタンスの値を大とするを要
する。その結果、小型化が困難となり、又動作速度が遅
くなるという欠点を有していた。
又逆にインダクタンスの値を小とすれば、ジョセフソン
接合の最大電流の値が大となり、又動作電流のレベルが
大となって、低電力化が困難になったり、ジョセフソン
接合の容量が大となって動作速度が遅くなったりすると
いう欠点を有していた。
接合の最大電流の値が大となり、又動作電流のレベルが
大となって、低電力化が困難になったり、ジョセフソン
接合の容量が大となって動作速度が遅くなったりすると
いう欠点を有していた。
この為、従来、ジョセフソン接合に直接電流を注入する
形式に構成されてなる、種々の超伝導論理−路が提案さ
れている。
形式に構成されてなる、種々の超伝導論理−路が提案さ
れている。
然し乍ら、成るものは入力信号と出力信号との分離が不
十分で、誤動作を生ずる慣れを有し、又他の成るものは
、感度を大きくとれない等の欠点を有していた。
十分で、誤動作を生ずる慣れを有し、又他の成るものは
、感度を大きくとれない等の欠点を有していた。
依って本発明は、ジｗ ＊ ７ソン接合に直接電Ｒを注
入する形式ＫＩＩＩＪ！されているが、上述せる欠点の
ない、新規な超伝導論理回路を提案せんとするもので、
以下図面を伴なって詳述する所より明らかとなるであろ
う。
入する形式ＫＩＩＩＪ！されているが、上述せる欠点の
ない、新規な超伝導論理回路を提案せんとするもので、
以下図面を伴なって詳述する所より明らかとなるであろ
う。
第１図は、本発明による超伝導論理回路の第１の実施例
を示し、第１及び第２の入力端子Ｔ１及びＴ２と、それ
等に対して共通な共通端子ＴＧとを有し、入力端子Ｔ１
及び１２間に第１の抵抗Ｂ、と第１のジョセフソン接合
Ｊ、トの直列回路が接続されている。又入力端子Ｔ１及
び共通端子ＴＧ間に、第２の抵抗Ｒ２と第２のジョセフ
ソン接合Ｊ２ との直列１路が接続され、更に入力端
子Ｔ１及び共通端子ＴＧ間に、第３の抵抗鳥 と第３の
ジョセフソン接合Ｊ。
を示し、第１及び第２の入力端子Ｔ１及びＴ２と、それ
等に対して共通な共通端子ＴＧとを有し、入力端子Ｔ１
及び１２間に第１の抵抗Ｂ、と第１のジョセフソン接合
Ｊ、トの直列回路が接続されている。又入力端子Ｔ１及
び共通端子ＴＧ間に、第２の抵抗Ｒ２と第２のジョセフ
ソン接合Ｊ２ との直列１路が接続され、更に入力端
子Ｔ１及び共通端子ＴＧ間に、第３の抵抗鳥 と第３の
ジョセフソン接合Ｊ。
との直列回路が接続されている。更に入力端子Ｔ２及び
共通端子ＴＧ関に１第４の抵抗Ｒ４と第４のジョセフソ
ン接合Ｊ４ との並列回路が接続されている。同頁に
抵抗Ｂ、及びジョセフソン接合Ｊ、の接続中点Ｐ、と、
抵抗ｆＬ２ 及びジョセフソン接合Ｊ２ の接続中点
Ｐ、との閾に、第５の抵抗′＆５ が接続され、又抵抗
Ｂ２ 及びジョセフソン接合Ｊ２ の接続中点Ｐ２
と、抵抗風。
共通端子ＴＧ関に１第４の抵抗Ｒ４と第４のジョセフソ
ン接合Ｊ４ との並列回路が接続されている。同頁に
抵抗Ｂ、及びジョセフソン接合Ｊ、の接続中点Ｐ、と、
抵抗ｆＬ２ 及びジョセフソン接合Ｊ２ の接続中点
Ｐ、との閾に、第５の抵抗′＆５ が接続され、又抵抗
Ｂ２ 及びジョセフソン接合Ｊ２ の接続中点Ｐ２
と、抵抗風。
及びジョセフソン接合Ｊｓ の接続中点Ｐ、との間に
第６の抵抗Ｒ６が接続されている。又抵抗穐 及びジョ
竜７ソン接合Ｊ、の接続中点Ｐ。
第６の抵抗Ｒ６が接続されている。又抵抗穐 及びジョ
竜７ソン接合Ｊ、の接続中点Ｐ。
より、出力端子ＴＯが導出されている。この場合ジョセ
フソン接合Ｊ、（１−１，２，３，４）は、それに臨界
電流Ｉｊｌ以下の電流が流し込まれていなければ、接合
Ｊ、 の両端間でみた抵抗が零（０）を呈し、従って
接合Ｊ、 の内端電圧が零であるという零電圧状態が
得られているが、斯る状態より、接合Ｊ１ に臨界電
流Ｉｊ１以上の電流が流し込まれれば、接合Ｊ、 の
両端間でみた抵抗が高抵抗を呈し、従って接合Ｊｌ
の両端電圧がギャップ電圧程度の電圧であるという電圧
状態が得られるという電圧・電＃ｌ特性を呈するもので
ある。
フソン接合Ｊ、（１−１，２，３，４）は、それに臨界
電流Ｉｊｌ以下の電流が流し込まれていなければ、接合
Ｊ、 の両端間でみた抵抗が零（０）を呈し、従って
接合Ｊ、 の内端電圧が零であるという零電圧状態が
得られているが、斯る状態より、接合Ｊ１ に臨界電
流Ｉｊ１以上の電流が流し込まれれば、接合Ｊ、 の
両端間でみた抵抗が高抵抗を呈し、従って接合Ｊｌ
の両端電圧がギャップ電圧程度の電圧であるという電圧
状態が得られるという電圧・電＃ｌ特性を呈するもので
ある。
以上が本発明による超伝導論理回路の第１の実施例の構
成であるが、斯る構成によれば、入力端子Ｔ１及び共通
端子ＴＧ間に第１の入力信号源（図示せず）を接続して
、入力端子ＴＩ＠より共通端子ＴＧ側に向けて第１の入
力電流１、を流し込めば、その一部が抵抗Ｒ１−接合Ｊ
。
成であるが、斯る構成によれば、入力端子Ｔ１及び共通
端子ＴＧ間に第１の入力信号源（図示せず）を接続して
、入力端子ＴＩ＠より共通端子ＴＧ側に向けて第１の入
力電流１、を流し込めば、その一部が抵抗Ｒ１−接合Ｊ
。
−接合Ｊ４ を分流電流Ｉ、として流れ、又他の一部が
抵抗Ｒ２−接合Ｊ２を分流電流Ｉ、として流れ、更に残
る他の一部が抵抗穐−接合Ｊ３を分流電流工、、として
流れる。この場合抵抗Ｒ１、Ｒ２及びＲ５の値を夫々ｒ
１ 、 ｒ２及びｒ３ とするとき、それ等抵抗ｒ、
〜ｒ、と、臨界電流工ｊ。
抵抗Ｒ２−接合Ｊ２を分流電流Ｉ、として流れ、更に残
る他の一部が抵抗穐−接合Ｊ３を分流電流工、、として
流れる。この場合抵抗Ｒ１、Ｒ２及びＲ５の値を夫々ｒ
１ 、 ｒ２及びｒ３ とするとき、それ等抵抗ｒ、
〜ｒ、と、臨界電流工ｊ。
〜ｌｊ４との間に、
暑１ ” １／ｒ□” １／ｒ５ ” ｌｊｌ （”Ｉ
ｊ＜ ） ：Ｉｊ２：１ｊ。
ｊ＜ ） ：Ｉｊ２：１ｊ。
・・・・・・・・・ ＋ＩＩ
なる関係を有せしめ、これにより入力域流工、を最大値
で流し得る様にするを町とするも、入力電流工 が上述
せる如く分流電流Ｉ １． Ｉ、。
で流し得る様にするを町とするも、入力電流工 が上述
せる如く分流電流Ｉ １． Ｉ、。
ｇ
ｇ及び１ｇ５として流れる場合に於て、接合Ｊ、。
ｇ及び１ｇ５として流れる場合に於て、接合Ｊ、。
Ｊ２． Ｊｓ及びＪ４ に夫々臨界電流Ｉｊ１ 、
Ｉｊ２ 。
Ｉｊ２ 。
Ｉｊ、及び１１４以上の電流が流れない様に、入力を流
１．の値が定められている。従ってこの場合接合Ｊ１〜
Ｊ４は零電圧状態にある。
１．の値が定められている。従ってこの場合接合Ｊ１〜
Ｊ４は零電圧状態にある。
斯る状態より、入力端子Ｔ２及び共通端子ＴＧ間に、Ｗ
４２の入力信号＃Ａ（図示せず）を接続して、入力端子
Ｔ２＠より共通端子ＴＧ儒に向けて＃Ｉ２の入力域＃１
１ｃ を流し込めば、その全てが接合Ｊ４ に流れる
。この為接合Ｊ４ には、上述せる抵抗几、−接合Ｊ、
−接合Ｊ４ を通って流れる分流電流Ｉ、と入力Ｗ流
工。との和の電流（Ｉｇ 、＋ Ｉ ｃ ）が流れる。
４２の入力信号＃Ａ（図示せず）を接続して、入力端子
Ｔ２＠より共通端子ＴＧ儒に向けて＃Ｉ２の入力域＃１
１ｃ を流し込めば、その全てが接合Ｊ４ に流れる
。この為接合Ｊ４ には、上述せる抵抗几、−接合Ｊ、
−接合Ｊ４ を通って流れる分流電流Ｉ、と入力Ｗ流
工。との和の電流（Ｉｇ 、＋ Ｉ ｃ ）が流れる。
この為入力電流ｌｃの値を和の電＊ （Ｉｇ、＋１ｃ）
が接合Ｊ４ の臨界電流１１４以上となる様に予め選
んで置けば、接合Ｊ４が零電圧状態から有電圧状態に転
移する。
が接合Ｊ４ の臨界電流１１４以上となる様に予め選
んで置けば、接合Ｊ４が零電圧状態から有電圧状態に転
移する。
又この様に接合Ｊ４ が有電圧状態に転移すれば、接
合Ｊ４ の両端間でみた抵抗が高抵抗をもつことにな
る。この為、抵抗Ｒ４、Ｒ，及びＲ６の値を夫々ｒ４
、 ｒ５及びｒ６ とし、又出力端子ＴＯ及び共通端
子ＴＧ間に負荷抵抗堀を接続するものとして、その値を
ｒＬ として、それ等抵抗値ｒ４〜ｒ６及びｒＬ 関に
、 ｒ５ 、 ｒ６ （ｒ４ ＜ ｒＬ ・・・・・・・
・・・・・・・・ （２）なる関係を予め有せしめ置け
ば、入力電流ｌｃの殆んどが、接合Ｊ、−抵抗Ｒ５を通
って接合Ｊ２に流れる。又上述せる如く接合Ｊ４ の
両端間でみた抵抗が高抵抗をもつことになれば、入力電
流Ｉｇ に基き命題抵抗Ｒ１−接合Ｊ、を通じて流れて
いた電流値が、上述せる分流電流Ｉｇ、の値より減少し
、この分入力電流Ｉｇ に基き抵抗凡。
合Ｊ４ の両端間でみた抵抗が高抵抗をもつことにな
る。この為、抵抗Ｒ４、Ｒ，及びＲ６の値を夫々ｒ４
、 ｒ５及びｒ６ とし、又出力端子ＴＯ及び共通端
子ＴＧ間に負荷抵抗堀を接続するものとして、その値を
ｒＬ として、それ等抵抗値ｒ４〜ｒ６及びｒＬ 関に
、 ｒ５ 、 ｒ６ （ｒ４ ＜ ｒＬ ・・・・・・・
・・・・・・・・ （２）なる関係を予め有せしめ置け
ば、入力電流ｌｃの殆んどが、接合Ｊ、−抵抗Ｒ５を通
って接合Ｊ２に流れる。又上述せる如く接合Ｊ４ の
両端間でみた抵抗が高抵抗をもつことになれば、入力電
流Ｉｇ に基き命題抵抗Ｒ１−接合Ｊ、を通じて流れて
いた電流値が、上述せる分流電流Ｉｇ、の値より減少し
、この分入力電流Ｉｇ に基き抵抗凡。
を介して接合Ｊ２ に流れる電流が上述せる分流電流
Ｉ、の値より大となると共に、入力電流工。
Ｉ、の値より大となると共に、入力電流工。
に基き抵抗Ｒ３を介して接合Ｊ、に流れる電流が上述せ
る分流電流１ｇ３の値より大となる。依って接合Ｊ２
に流れる電流が臨界電流１１２以上となり、接合Ｊ２
が零電圧状態から有電圧状態に転移する。
る分流電流１ｇ３の値より大となる。依って接合Ｊ２
に流れる電流が臨界電流１１２以上となり、接合Ｊ２
が零電圧状態から有電圧状態に転移する。
更にこの様に接合Ｊ２ が有電圧状態に転移すれば、
接合Ｊ２ の両端間でみた抵抗が高抵抗を示すことに
なる。この為入力電流ＩＣの殆んどが、接金Ｊ、−抵抗
Ｒ５−Ｒ４を介して接合Ｊ５に流れる。又接合Ｊ２
の両端間でみた抵抗が高抵抗を示すことになるので、一
方接合Ｊ４ の一端間でみた抵抗が既に縄抵抗を示し
ているの・で、入力電流Ｉｇ の殆んどが抵抗Ｒ，，
−Ｒ５−Ｒ６を介し、又抵抗Ｒ２−Ｒ６を介し、更に抵
抗曳を介して、接合Ｊ、 ［流れる。依って接合Ｊ、
に流れる電流が臨界電流Ｉｊ５以上となり、接合Ｊ。
接合Ｊ２ の両端間でみた抵抗が高抵抗を示すことに
なる。この為入力電流ＩＣの殆んどが、接金Ｊ、−抵抗
Ｒ５−Ｒ４を介して接合Ｊ５に流れる。又接合Ｊ２
の両端間でみた抵抗が高抵抗を示すことになるので、一
方接合Ｊ４ の一端間でみた抵抗が既に縄抵抗を示し
ているの・で、入力電流Ｉｇ の殆んどが抵抗Ｒ，，
−Ｒ５−Ｒ６を介し、又抵抗Ｒ２−Ｒ６を介し、更に抵
抗曳を介して、接合Ｊ、 ［流れる。依って接合Ｊ、
に流れる電流が臨界電流Ｉｊ５以上となり、接合Ｊ。
が零電圧状園から有電圧状態に転移する。
又この様に接合ＪＳ が有電圧状態に転移すれば、接合
Ｊ、の両端間でみた抵抗が高抵抗をもつことになる。又
このとき既に接合Ｊ２ の両端間でみた抵抗が高抵抗
を示している。この為、入力電流Ｉｇ の大部分が、抵
抗Ｒ１−接合Ｊ、−抵抗Ｒ４の経路で接合Ｊ、に流れる
。従って入力電流１１ の値を、このときに接合Ｊ、に
流れる電流が臨界電流Ｉｊ１以上となる様に予め選定し
置けば、接合Ｊ、が零電圧状態から有電圧状態に転移す
る。
Ｊ、の両端間でみた抵抗が高抵抗をもつことになる。又
このとき既に接合Ｊ２ の両端間でみた抵抗が高抵抗
を示している。この為、入力電流Ｉｇ の大部分が、抵
抗Ｒ１−接合Ｊ、−抵抗Ｒ４の経路で接合Ｊ、に流れる
。従って入力電流１１ の値を、このときに接合Ｊ、に
流れる電流が臨界電流Ｉｊ１以上となる様に予め選定し
置けば、接合Ｊ、が零電圧状態から有電圧状態に転移す
る。
更にこの様に接合Ｊ１ が有電圧状態に転移すれば、
接合Ｊ、の両端間でみた抵抗が高抵抗となり、一方この
とき既に接合Ｊ４ の両端間でみた抵抗が高抵抗とな
っている。この為入力電流■ が殆んど抵抗Ｒ４に流れ
る。
接合Ｊ、の両端間でみた抵抗が高抵抗となり、一方この
とき既に接合Ｊ４ の両端間でみた抵抗が高抵抗とな
っている。この為入力電流■ が殆んど抵抗Ｒ４に流れ
る。
斯くて接合Ｊ、〜Ｊ４の全てにつき、それ等の両端間で
みた抵抗が高抵抗となる。従って入力電流１１ が、抵
抗Ｒ１−Ｒ，−Ｒ６を通じ、又抵抗Ｒ２−Ｒ６を通じ、
更に抵抗Ｒ，を通じて、出力端子ＴＯを介して、負荷抵
抗−に出力電流として流れる。
みた抵抗が高抵抗となる。従って入力電流１１ が、抵
抗Ｒ１−Ｒ，−Ｒ６を通じ、又抵抗Ｒ２−Ｒ６を通じ、
更に抵抗Ｒ，を通じて、出力端子ＴＯを介して、負荷抵
抗−に出力電流として流れる。
従って第１図に示す本発明による超伝導論理回路によれ
ば入力電流Ｉｇ及びＩＣを入力とする 。
ば入力電流Ｉｇ及びＩＣを入力とする 。
ＡＮＤゲート回路としての論理回路機能を呈するもので
ある。
ある。
この様に第１図に示す本発明による超伝導論理回路によ
れば、入力電流工、及び■。に基き、先づ接合Ｊ４ が
有電圧状態に転移し、次に接合Ｊ、が有電圧状態に転移
し、次に接合Ｊ、が有電圧状態に転移し、然る後接合Ｊ
、が有電圧状態に転移することにより、入力亀流工、及
びＩＣを入力とするＡＮＤゲート回路としての論理回路
機能を呈するものであるが、それ等接合Ｊ４、 Ｊ２．
Ｊ、及びＪ、がそれ等の順に有電圧状態に転移する条
件（閾値）は、抵抗Ｒ４〜Ｒ６及び負荷抵抗堀 のｆｉ
ｌｒ４〜ｒ６及びｒＬ が前述せる（２）式を満足して
いる場合、次の通りである。
れば、入力電流工、及び■。に基き、先づ接合Ｊ４ が
有電圧状態に転移し、次に接合Ｊ、が有電圧状態に転移
し、次に接合Ｊ、が有電圧状態に転移し、然る後接合Ｊ
、が有電圧状態に転移することにより、入力亀流工、及
びＩＣを入力とするＡＮＤゲート回路としての論理回路
機能を呈するものであるが、それ等接合Ｊ４、 Ｊ２．
Ｊ、及びＪ、がそれ等の順に有電圧状態に転移する条
件（閾値）は、抵抗Ｒ４〜Ｒ６及び負荷抵抗堀 のｆｉ
ｌｒ４〜ｒ６及びｒＬ が前述せる（２）式を満足して
いる場合、次の通りである。
四 最初に接合Ｊ４ が有電圧状態に転移する条件
２１Ｂ
ｒ１ｒ２＋ｒ２ｒ３＋ｒ５ｒＩ Ｉｇ＋１”””°−−
−−−−−−（３°）（ハ）次に接合Ｊ２ が有電圧状
態に転移する条件（Ｑ 次に接合Ｊ３ が有電圧状態に
転移する条件Ｉｇ ＋ Ｉｅ≧Ｉｊ、 、−、・・
・・・・・・・・・ （５ｃ）の 最后に接合Ｊ４ が
有電圧状態に転移する条件ｌ ≧１・ ・・・・・
・・・・・・・・・・・・・・・・ （３ｄ）ｇ
Ｊｌ この様な条件（閾値肩、 とする場合、ＪＩ２Ｅに示す如くになる。
−−−−−−（３°）（ハ）次に接合Ｊ２ が有電圧状
態に転移する条件（Ｑ 次に接合Ｊ３ が有電圧状態に
転移する条件Ｉｇ ＋ Ｉｅ≧Ｉｊ、 、−、・・
・・・・・・・・・ （５ｃ）の 最后に接合Ｊ４ が
有電圧状態に転移する条件ｌ ≧１・ ・・・・・
・・・・・・・・・・・・・・・・ （３ｄ）ｇ
Ｊｌ この様な条件（閾値肩、 とする場合、ＪＩ２Ｅに示す如くになる。
従って第１図に示す本発明による超伝導論理回路によれ
ば、１８２図に示す様に、傾き４の曲＊＜領域大に形成
する線に沿う）を入力電流−の３５Ｘ（領域大及びＣを
形成する線の交点に対応する）以上のレベルで得ること
が出来る。
ば、１８２図に示す様に、傾き４の曲＊＜領域大に形成
する線に沿う）を入力電流−の３５Ｘ（領域大及びＣを
形成する線の交点に対応する）以上のレベルで得ること
が出来る。
従って入力電流Ｉｇ の±５０Ｘ程度のレベルに於て、
入力感度４を得ることが出来ることになる。又この様な
ことは、±１０Ｘ程度の製造上の偏差を見込んで、入力
電流１ｇ及びＩｃのマージンを±２ＯＮ確保した上で、
ファンアウトを４程度にし得ることを意味する。
入力感度４を得ることが出来ることになる。又この様な
ことは、±１０Ｘ程度の製造上の偏差を見込んで、入力
電流１ｇ及びＩｃのマージンを±２ＯＮ確保した上で、
ファンアウトを４程度にし得ることを意味する。
依って第１図に示す本発明による超伝導論理回路によ−
れば、崗い入力感度を有し、且多くのファンアウトを取
出すことが出来る等の大なる４！徴を有するもの−であ
る。
れば、崗い入力感度を有し、且多くのファンアウトを取
出すことが出来る等の大なる４！徴を有するもの−であ
る。
又＃！１図に示す本発明による超伝導論理回路によれば
、抵抗Ｒ１，凡、及び穐の抵抗値比率を上述せる場合よ
り変更することにより、広い動作マージン下に、入力＊
＊＋更に向上せしめ得るものである。又ゲート回路とし
ての機能の得られる閾値が抵抗の比率と接合の臨界電流
とのみに依存するので、ジョセフンン接合のＢＩＮ電流
密度を小とするかジョセ７ンン接合の寸法を小とするこ
とにより、低電力化をなし得ると共にｌト型化を計り得
るものである。更にゲート回路としての機能をなす動作
速度を決定する要因が、ジョセフソン接合の容量のみで
あるので、その動作速度が高速となるものである。爽に
従来の場合の如くにインダクタンスを要しないので、全
体を小型化し得るものである等の大なる％徽を有するも
のである。
、抵抗Ｒ１，凡、及び穐の抵抗値比率を上述せる場合よ
り変更することにより、広い動作マージン下に、入力＊
＊＋更に向上せしめ得るものである。又ゲート回路とし
ての機能の得られる閾値が抵抗の比率と接合の臨界電流
とのみに依存するので、ジョセフンン接合のＢＩＮ電流
密度を小とするかジョセ７ンン接合の寸法を小とするこ
とにより、低電力化をなし得ると共にｌト型化を計り得
るものである。更にゲート回路としての機能をなす動作
速度を決定する要因が、ジョセフソン接合の容量のみで
あるので、その動作速度が高速となるものである。爽に
従来の場合の如くにインダクタンスを要しないので、全
体を小型化し得るものである等の大なる％徽を有するも
のである。
次に本発明の第２の実施例を第５図を伴なって述べるに
、第１区との対応部分には同一符号を附すら、第１図に
て上述せる構成に於て、その抵抗Ｒ５及び８６が省略さ
れてなる事を除いては、第１図の場合と同様の構成を有
する。
、第１区との対応部分には同一符号を附すら、第１図に
て上述せる構成に於て、その抵抗Ｒ５及び８６が省略さ
れてなる事を除いては、第１図の場合と同様の構成を有
する。
以上が本発明の第２の実施例であるか、斯る構成によれ
ば、詳細説明はこれを省略するも、抵抗Ｒ１−穐を抵抗
値ｒ、〜ｒ、を抵抗Ｒ４の値ｒ４ に比し十分率とし
、これにより抵抗Ｒ１−穐 に、第ＩＦｉＡＯ）場合の
抵抗Ｒ５及びＲ６の作用を兼ねた動作をなさしめる様に
なせば、第１図の場合と同様の動作を以って、第１図の
場合と同様の特徴が得られるものである。
ば、詳細説明はこれを省略するも、抵抗Ｒ１−穐を抵抗
値ｒ、〜ｒ、を抵抗Ｒ４の値ｒ４ に比し十分率とし
、これにより抵抗Ｒ１−穐 に、第ＩＦｉＡＯ）場合の
抵抗Ｒ５及びＲ６の作用を兼ねた動作をなさしめる様に
なせば、第１図の場合と同様の動作を以って、第１図の
場合と同様の特徴が得られるものである。
次に本発明の＃Ｉ３の実施例を第４図を伴なって述べる
に、第１図との対応部分には同一符号を附して示すも、
第１図にて上述せる構成に於て、その抵抗Ｒ１及びジョ
セフソン接合Ｊ、の直列回路が、入力端子Ｔ１１１１に
於て抵抗凡ｙｆｔ−介して、入力端子Ｔ１及び１２間に
接続され、又抵抗Ｒ，及びジョセフソン接合Ｊ２の直列
回路が、入力端子Ｔ１側に於て抵抗Ｒ７を介して、入力
端子Ｔ１及び共通端子ｍ関に接続されてなる事を除いて
は、第１図の場合と同様の構成を有する。
に、第１図との対応部分には同一符号を附して示すも、
第１図にて上述せる構成に於て、その抵抗Ｒ１及びジョ
セフソン接合Ｊ、の直列回路が、入力端子Ｔ１１１１に
於て抵抗凡ｙｆｔ−介して、入力端子Ｔ１及び１２間に
接続され、又抵抗Ｒ，及びジョセフソン接合Ｊ２の直列
回路が、入力端子Ｔ１側に於て抵抗Ｒ７を介して、入力
端子Ｔ１及び共通端子ｍ関に接続されてなる事を除いて
は、第１図の場合と同様の構成を有する。
以上が本発明の第３の実施例であるが、斯る構成によれ
ば、詳細説明はこれを省略するも、抵抗Ｒ５−穐及びＲ
７の値を抵抗Ｒ４の値ｒ４に比し十分率とし、これによ
り抵抗Ｒ１〜Ｒ３及びＲ７に、＃１１図の場合の抵抗Ｂ
５及びＲ６の作用を兼ねた動作をなさしめる様にすれば
、第１図の場合と同様の動作を以って、第１園の場合と
同様の特徴が得られるものである。
ば、詳細説明はこれを省略するも、抵抗Ｒ５−穐及びＲ
７の値を抵抗Ｒ４の値ｒ４に比し十分率とし、これによ
り抵抗Ｒ１〜Ｒ３及びＲ７に、＃１１図の場合の抵抗Ｂ
５及びＲ６の作用を兼ねた動作をなさしめる様にすれば
、第１図の場合と同様の動作を以って、第１園の場合と
同様の特徴が得られるものである。
尚上述に於ては抵抗Ｒ３及びジョセフソン接合Ｊ、の接
続中点Ｐ、より出力端子Ｔｏを導出せしめた場合につき
述べたが、詳細説明はこれを省略するも、抵抗Ｒ６及び
ジョセフソン接合Ｊ、の接続中点Ｐ５、入力端子Ｔ１、
抵抗Ｒ１及少くとも何れか１つより出力端子ＴＯを導出
せしめて、上述せると同様の優れた作動効果を得ること
が出来ること明らかであろう。
続中点Ｐ、より出力端子Ｔｏを導出せしめた場合につき
述べたが、詳細説明はこれを省略するも、抵抗Ｒ６及び
ジョセフソン接合Ｊ、の接続中点Ｐ５、入力端子Ｔ１、
抵抗Ｒ１及少くとも何れか１つより出力端子ＴＯを導出
せしめて、上述せると同様の優れた作動効果を得ること
が出来ること明らかであろう。
又上述に於ては本発明の僅かな実施例を示したに貿まり
、例えば第１図、第３図及び１４４図にて上述せる構成
に於て、その抵抗Ｒ４と直列にインダクタを介挿し、接
合Ｊ４ が有電圧状態に転移するとき等価的に抵抗Ｒ
４の値を増し、上述せる動作をより確実化することも出
来、同様に出力端子Ｔｏと直列にインダクタを介挿し接
合Ｊ、 等が有電圧状線に転移するとき等価的に負′
１ｆｉＲＬ の値を増し、上述せる動作をより確実化す
ることも出来、更に入力端子Ｔ２に入力電ｆＩ１．Ｉｃ
の複数を供給する様になすことも出来、その他種々
の変型変更をなし得るであろう。
、例えば第１図、第３図及び１４４図にて上述せる構成
に於て、その抵抗Ｒ４と直列にインダクタを介挿し、接
合Ｊ４ が有電圧状態に転移するとき等価的に抵抗Ｒ
４の値を増し、上述せる動作をより確実化することも出
来、同様に出力端子Ｔｏと直列にインダクタを介挿し接
合Ｊ、 等が有電圧状線に転移するとき等価的に負′
１ｆｉＲＬ の値を増し、上述せる動作をより確実化す
ることも出来、更に入力端子Ｔ２に入力電ｆＩ１．Ｉｃ
の複数を供給する様になすことも出来、その他種々
の変型変更をなし得るであろう。
第１図は本発明による超伝導論理回路の第１の実施例を
示す接続図、第２図はその説明に供する閾値曲線図、第
３図及び＃！４図は夫々本発明の第２及び第５の実施例
を示す接続図である。 図中、Ｔ１及びＴ２は入力端子、ＴＧは共通端子、ＴＯ
は出力端子、Ｊ、〜Ｊ４はジョセフソン接合、■、〜Ｒ
７は抵抗を夫々示す。 出願人 日本電信電鮎公社 第１図
示す接続図、第２図はその説明に供する閾値曲線図、第
３図及び＃！４図は夫々本発明の第２及び第５の実施例
を示す接続図である。 図中、Ｔ１及びＴ２は入力端子、ＴＧは共通端子、ＴＯ
は出力端子、Ｊ、〜Ｊ４はジョセフソン接合、■、〜Ｒ
７は抵抗を夫々示す。 出願人 日本電信電鮎公社 第１図
Claims (1)
- １．１１ｇ１及び路２の入力端子と、該第１及び第２の
入力端子に対して共通な共通端子とを有し、上記第１及
び第２の入力端子間に第１の抵抗及び亀１のジョセフソ
ン接合の直列回路が接続され、上記第１の入力端子及び
上記共通端子間に１１１１２の抵抗及びＩｌ！２のジョ
セフソン接合の直列回路がＩｌ絖され、上記第１の入力
端及び上記共通端子間に＄５の抵抗及び第３のジョセフ
ソン接合の直列回路とが接続され、上記第２の入力端子
及び上記共通端子間に１１８４の抵抗及びｊ１４のジョ
セフソン接合の並列回路が接続され、上記１ｓ３の抵抗
及び上記第５のジョセフソン接合の接続中点、上記第１
の入力端子、上記第１の抵抗及び上記第１のジョセフソ
ン接合の接続中点、及び上記第２の抵抗及び上記第２の
ジョセフソン接合の接続中点の少くとも何れか１つより
出力端子が導出されてなる超伝導論理回路。 ２、 ［１！１及び第２の入力端子と、該第１及び第
２の入力端子に対して共通な共通端子とを有し、上記第
１及び＃Ｉ２の入力端子間に＠１の抵抗及び第１のジョ
セフソン接合の直列回路が接続され、上記第１の入力端
子及び上記共通端子間に１ｉ４２の抵抗及び第２のジョ
セフソン接合の直列回路が接続され、上記ｊＩｌ！１の
入力端子及び上記共通端子間に第５の抵抗及び＠５のジ
ョセフソン接合の直列回路とが接続され、上記第２の入
力端子及び上記共通端子間に第４の抵抗及び第４のジョ
セフソン接合の並列回路が接続され、上記第１の抵抗及
び上記第１のジョセフソン接合の接続中点と上記＃！２
の抵抗及び上記＃＆２のジョセフソン接合の接続中点と
の間に第５の抵抗が接続され、上記第２の抵抗及び上記
＃！２のジョセフソン接合の！ｉ続中点と上記第３の抵
抗及び上記第３のジョセフソン接合の接続中点との間に
菖６の抵抗が接続され、上記第５の抵抗及び上記９１５
のジョセフソン接合の接続中点、上記第１の入力端子、
上記第１の抵抗及び上記第１のジョセフソン接合の接続
中点、及び上記ｊ１１２の抵抗及び上記Ｎ２のジョセフ
ソン接合の接続中点の少くとも何れか１つより出力端子
が導出されてなる超伝導論理回路。 五 ｌ［１及び第２の入力端子と、咳第１及び第２の入
力端子に対して共通な共通端子とを有し、上記第１及び
第２の入力端子間に第１の抵抗及び第１のジョセフソン
接合の直列回路が上記第１の入力端子側の第７の抵抗を
介して接続され、上記第１の入力端子及び上記共通端子
間に第２の抵抗及び第２のジョセフソン接合の直列回路
が上記第１の入力端子側の上記第２の抵抗を介して接続
され、上記第１の入力端子及び上記共通端子間に第５の
抵抗及び第３のジョセフソン接合の直列回路とが接続さ
れ、上記第２の入力端子及び上記共通端子間に第４の抵
抗及びｊ１４のジョセフソン接合の並列ａ賂が接続され
、上記第３の抵抗及び上記第３のジョセフソン接合の接
続中点、上記第１の入力端子、上記第１の抵抗及び上記
第１のジョセフソン接合の接続中点、及び上記ｊ［２の
抵抗及び上記第２のジョセフソン接合中の少くとも何れ
か１つより出力端子が導出されてなる超伝導論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128387A JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128387A JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830236A true JPS5830236A (ja) | 1983-02-22 |
| JPS6367773B2 JPS6367773B2 (ja) | 1988-12-27 |
Family
ID=14983550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128387A Granted JPS5830236A (ja) | 1981-08-17 | 1981-08-17 | 超伝導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830236A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370959A (ja) * | 1989-08-11 | 1991-03-26 | Tokyo Electric Power Co Inc:The | 低温液化ガスの冷熱回収方法及び装置 |
-
1981
- 1981-08-17 JP JP56128387A patent/JPS5830236A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367773B2 (ja) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| JPS5830236A (ja) | 超伝導論理回路 | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPH0213864B2 (ja) | ||
| US4538077A (en) | Circuit utilizing Josephson effect | |
| JPS6157738B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JPS6182533A (ja) | インバ−タ | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0445009B2 (ja) | ||
| JPH0693610B2 (ja) | 超電導論理回路 | |
| JPH0460373B2 (ja) | ||
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JPH0445008B2 (ja) | ||
| JPH0230613B2 (ja) | Chodendokairoyorrsfuritsupufurotsupukairo | |
| JPH0516772B2 (ja) | ||
| JPH0218619B2 (ja) | ||
| JPH0334639B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPS58111532A (ja) | 超電導スイツチ回路 | |
| JPH0155782B2 (ja) | ||
| JPS58115935A (ja) | 電流注入形超伝導論理ゲ−ト回路 |