JPH0114730B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はジヨセフソン効果を用いた双対信号保
持回路に関する。

ジヨセフソン効果を用いたゲート回路は通常ラ
ツチング動作を行なうのでゲート回路により行な
われた演算結果をラツチ回路に格納した後、ゲー
ト回路を流れるゲート電流を零レベルに戻し、前
記ゲート回路を零電圧状態にリセツトしなければ
ならない。このため演算回路の構成は第１図ａに
示すようになる。ラツチ回路１０１に格納された
データは次のクロツク・サイクルでゲート電流が
立ち上がる時に読み出され、組合せ論理回路１０
３においてこのサイクルの論理演算が始まる。そ
のサイクル中に、論理演算が行なわれ、新たなデ
ータのラツチ回路１０４への書き込みが行なわれ
る。そのため一度読み出したデータはそのサイク
ル中一定のデータ（２進数の“０”，“１”）を示
すように双対信号保持回路１０２によつて保持さ
れる必要がある。

第１図ｂは上記の動作を説明するために、ゲー
ト電流の時間変化を示したものである。同図にお
いてＡ点からＢ点までの立上りの間に、双対信号
保持回路は、ラツチ回路に格納されたデータを続
み取る。Ｃに示された能動領域の終了までの間に
は論理演算が進み、演算結果の書き込みが行なわ
れる。その間前サイクルのデータを保持しておか
なければならない。

従来提案されてきた双対信号保持回路には量子
干渉ゲート回路が用いられている。量子干渉ゲー
ト回路は複数個のジヨセフソン接合とこれらを電
気的に結合するインダクタンスとからなるループ
回路で構成され、該ゲート回路への直接の電流注
入により、または該ゲート回路の制御線を流れる
入力電流との磁気結合によつてスイツチする。

第２図はジヨセフソン双対信号保持回路の従来
例を説明するための図で、１，２，３，４，５は
量子干渉ゲート回路、６は単一ジヨセフソン接
合、７はゲート電流供給線、８，９は出力線、１
０はラツチ回路においてデータを格納している超
電導ループの１部であるデータ信号線、１１，１
２，１３は抵抗を示す。図において１，２，４の
ゲート回路は磁気結合により、また３，５のゲー
ト回路は電流直接注入によりスイツチする。

なお、データ信号線１０はゲート回路１，２の
制御線にもなつている。本従来例の動作は例えば
文献ジヤーナル・オブ・ソリツド・ステート・サ
ーキツト誌（Journal of Solid State Circuit）
Vol.SC―17，No.６，pp 1201〜1210に詳しく述べ
られているのでここではその概略につき述べる。

データ信号線１０には２進数“１”，“０”に対
応するデータが貯えられ、信号線１０に循環電流
が流れている時が“１”に、循環電流の流れてい
ない時が“０”に対応している。今データ“１”
に対応して循環電流が流れている時、ゲート電流
が零レベルから立上がるとゲート回路１，２が電
圧状態にスイツチする。

この結果、ゲート回路１を流れていたゲート電
流は１１の抵抗を通り接地へ流れ込む。一方、ゲ
ート回路２に流れていたゲート電流はゲート回路
３に入力され、ゲート回路３が電圧状態にスイツ
チして、出力線８に出力電流が流れ出す。さらに
ゲート電流が上昇すると接合６がスイツチして、
ゲート回路４の制御線に電流が流れる。しかしな
がら、ゲート回路４はすでにゲート電流が切れて
いるのでスイツチしない。従つてゲート回路５も
スイツチせず、出力線９には出力信号は現われな
い。ゲート回路１〜５はラツチング動作をするた
めに一度電圧状態になるとゲート電流を零にしな
い限り、零電圧状態に復帰しない。従つてその
後、同一のクロツク・サイクルで循環電流が消え
ても、出力線８，９の出力状態は同一のまま保持
される。

一方、データ“０”に対応してデータ信号線１
０に循環電流が流れていない時はゲート電流が立
ち上がつてもゲート回路１，２の制御線に電流が
流れていないため、ゲート回路１，２はスイツチ
しない。さらにゲート電流が上昇して、接合６が
スイツチするとゲート回路４の制御線に電流が流
れ、該ゲート回路４が電圧状態にスイツチする。
この結果、ゲート回路４の出力電流がゲート回路
５に注入され、ゲート回路５がスイツチし、出力
線９に出力信号が現われる。一方、ゲート回路２
のゲート電流は消滅するため、本サイクル中にデ
ータ信号線１０に循環電流が流れるようになつて
も該ゲート回路２はスイツチせず、出力線８に出
力電流は流れない。またゲート回路５はラツチン
グ動作のため、本サイクル中出力状態が保持され
る。

以上のように“１”“０”に対応する双対の信
号を出力し、１サイクル中その出力データを保持
する回路が実現できることがわかる。しかしなが
ら、上記の回路には以下に示すような欠点があ
る。

その１つは双対信号保持回路を実現するのに５
ゲートを要し、回路構成が複雑であること、これ
は回路を実現したとき集積回路チツプ上に占める
回路面積が大きくなることを意味する。

２つめの欠点はデータ信号線１０に電流が流れ
ていない状態で読み出した時、出力線９に出力電
流が流れているが該サイクル中に信号線１０に循
環電流が流れ出すと、ゲート回路１がスイツチし
て、出力線９の出力電流が変動する事である。３
つめの欠点は信号線１０に循環電流が流れてお
り、それに対応してゲート回路２がスイツチした
場合、ゲート回路２に流れていたゲート電流はゲ
ート回路３ばかりでなく、接合６を通してゲート
回路４の制御線にも流れ、ゲート回路４がスイツ
チするという誤動作の危険性があることである。

本発明の目的は上記の欠点を除去した新規な双
対信号保持回路を提供することにある。

本発明によれば、ゲート電流供給線に第１のジ
ヨセフソン接合の一端と抵抗の一端とが並列に接
続され、前記第１のジヨセフソン接合の他端には
少なくともジヨセフソン接合と超電導インダクタ
ンスよりなるループを含むゲート回路のゲート電
流線と第１の出力線とが並列に接続され、前記ゲ
ート回路の入力線にはデータ保持用の超電導ルー
プの一部を構成するデータ信号線が接続され、前
記抵抗の他端には第２のジヨセフソン接合と第２
の出力線とが並列に接続されたことを特徴とする
双対信号保持回路が得られる。さらにゲート電流
供給線に第１のジヨセフソン接合の一端と第１の
抵抗の一端とが並列に接続され、前記第１のジヨ
セフソン接合の他端には少なくとも、ジヨセフソ
ン接合と超電導インダクタンスよりなるループを
含む第１のゲート回路のゲート電流線と第２の抵
抗の一端とが並列に接続され、前記第１のゲート
回路の入力線には、データ保持用の超電導ループ
の一部を構成するデータ信号線が接続され、前記
第２の抵抗の他端には第２のゲート回路の入力線
が接続され、前記第１の抵抗の他端には第２のジ
ヨセフソン接合と第３の抵抗の一端が並列に接続
され、前記第３の抵抗の他端には第３のゲート回
路の入力線が接続されたことを特徴とする双対信
号保持回路が得られる。

以下、本発明を図面を用いて詳細に説明する。
第３図は本明細書記載の第１の発明の一実施例を
示すための図面である。図中の点線の部分が第１
の発明の主要部である。図において２０，２１は
それぞれ臨界電流I₁，I₂をもつジヨセフソン接
合、２２は量子干渉型ゲート回路、２３はゲート
電流供給線、２４は接地、２５はラツチ回路にお
いてデータを格納している超電導ループの一部で
あるデータ信号線、２６は真信号の出力線、２７
は補信号の出力線、２８，２９，３０はともに抵
抗値R_Lをもつ抵抗で、抵抗２９，３０はそれぞ
れ出力線２６，２７とインピーダンス整合が取ら
れている。量子干渉型ゲート回路２２はデータ信
号線２５を流れる循環電流I_circと磁界結合するこ
とでスイツチする。循環電流I_circが流れている状
態でのゲート回路２２の最大ジヨセフソン電流を
I_n（I_circ）で表わす。

本実施例の双対信号保持回路が正常に動作する
ためには以下に示すように回路パラメータを選ぶ
のがよい。

｜I_g ⁰／２｜＜I₁＝I₂＜｜I_g ⁰｜ …(1) ｜I_n（I_ci ⁰ _rc）｜＜I₁（＝I₂） ＜｜I_n（０）｜ …(2) ここでI_g ⁰は第１図Ｃで示される能動領域での
ゲート電流の値、I_ci ⁰ _rcはデータ信号線２５に循環
電流が流れている時の、循環電流の値を表わす。
本実施例の動作は以下の如くである。

データ“１”に対応してデータ信号線２５に循
環電流I_circが流れている時、ゲート電流が零レベ
ルから立上がると前記(2)式の条件から接合２０が
スイツチする前にゲート回路２２がスイツチす
る。抵抗体２８，２９の抵抗値を同一に設定して
あるので、ゲート電流I_g（｜I_g｜＜｜I_g ⁰｜）の半
分は抵抗体２８、接合２１を通つて接地へ、また
残りの半分は接合２０、出力線２６、抵抗体２９
を通つて接地へ流れ込む。ただし、ここでは説明
の簡単化のためゲート回路２２の電圧状態におけ
る漏れ電流は無視した。このとき前記(1)式の条件
により、ゲート電流I_gがI_g ⁰に達しても、接合２
０，２１は零電圧状態のままである。こうしてデ
ータ“１”に対応して、データ信号線２５に循環
電流の流れている時は、真信号の出力線２６に出
力が現われ、補信号の出力線２７に出力の現われ
ない状態が実現される。この出力状態はゲート回
路２２がラツチング動作を行なうため、データ信
号線２５を流れる循環電流が、出力状態が確立し
てから変動しても、同じクロツク・サイクルの間
は、前記出力状態が保持される。

一方、データ“０”に対応して信号線２５に循
環電流の流れていないときは、ゲート電流I_gが零
レベルから立上がる際、ゲート回路２２よりも先
に接合２０がスイツチし、ゲート電流I_gが抵抗２
８を通つて接合２１に注入される。この結果、前
記(1)式の条件により、接合２１がスイツチし、補
信号の出力線２７に出力電流が現われる。この後
はゲート回路２２にはゲート電流が流れないの
で、データ信号線２５に循環電流I_circが流れ始め
るような書き込み動作があつても、ゲート回路２
２はスイツチせず、従つて同一クロツク・サイク
ル中、前記出力状態が保持される。

以上、本実施例の双対信号保持回路は、ゲート
回路１個、単一ジヨセフソン接合２個よりなり、
回路構成が第２図の従来例に比べ、大幅に簡単に
なり、集積回路チツプ上に構成した時、回路面積
が大幅に小さくなるという利点を持つ。

またデータ“１”，“０”に対応して出力線２
７，２６に流れ出す出力電流は、読み出し動作が
完了し、第１図Ｃに示す能動領域に入つてから、
たとえ、データ信号線２５を流れる循環電流の大
きさが変化しても変動しないという利点ももつ。
また本実施例では第２図の従来例と異なり、デー
タ“１”読み出し時にゲート回路２２がスイツチ
して生ずる出力電流の一部は接合２１を介して接
地へ流れ込むため、補信号の出力線２７には、出
力電流は現われない。以上述べたように本実施例
の双対信号保持回路をおいては、第２図の従来例
に存在した欠点を除去した回路になつていること
がわかる。

第４図は本明細書記載の第１の発明の他の実施
例を示すための図面である。図中点線の部分が第
１の発明の主要部である。

本実施例では第３図実施例における前記磁気結
合型量子干渉ゲート回路２２のかわりに、ジヨセ
フソン接合３１，３２、インダクタンス３３から
なる電流直接注入型量子干渉ゲート回路３４（図
中点線部で示す）を用いている。他は第３図実施
例と同一である。循環電流I_circが流れている状態
でのゲート回路３４の最大ジヨセフソン電流をI_n
（I_circ）と置き、各回路パラメータは第３図実施
例同様、前記(1)，(2)式のように定める。本実施例
の動作は以下の如くである。データ“１”に対応
してデータ信号線２５に循環電流I_circ ⁰が流れてい
る時、ゲート電流I_gが零レベルから立上がると、
接合２０がスイツチングする前にゲート回路３４
がスイツチし、ゲート電流の半分が出力線２６、
抵抗体２９を通つて接地へ、またゲート電流の残
り半分が抵抗体２８、ジヨセフソン接合２１を通
つて接地へ流れ込む。このとき前記(1)式の条件に
より、ゲート電流I_gがI_g ⁰に達しても接合２０，２
１は零電圧状態のままである。こうしてデータ
“１”に対応してデータ信号線２５に循環電流の
流れている時は、真信号の出力線２６に出力が現
われ、補信号の出力線２７には出力の現われない
状態が実現される。この出力状態はゲート回路３
４がラツチング動作を行なうため、同一クロツ
ク・サイクル中前記出力状態が保持される。

一方、データ“０”に対応して信号線２５に循
環電流の流れていないときは、接合２０がスイツ
チし、ゲート電流I_gが抵抗体２８を通り、接合２
１に注入される。続いて接合２１がスイツチし、
補信号の出力線２７に出力電流が現われる。この
後はゲート回路３４にはゲート電流が流れないの
で、データ信号線２５に循環電流I_circが流れ始め
るような書き込み動作があつても、ゲート回路３
４はスイツチせず、従つて本サイクル中は出力線
２７に出力電流が流れ、出力線２６に出力電流の
現われない出力状態が保持される。

以上、本実施例はゲート回路１個、接合２個か
らなり、回路構成が簡単また集積回路チツプ上の
回路面積も小さくて済むという利点を有する。ま
たデータ“１”，“０”に対応して出力線２７，２
６に流れ出す出力電流は、読み出し動作が完了
し、第１図Ｃに示す能動領域に入つてから、デー
タ信号線２５を流れる循環電流の大きさが変化し
ても変動しない。またデータ“１”読み出し時
に、ゲート回路２２がスイツチして生ずる出力電
流の一部は接合２１を介して接地へ流れ込むた
め、補信号の出力線２７には出力電流は現われな
い。さらに第３図に示した実施例と異なり、本実
施例においてはゲート回路３４として電流直接注
入型の量子干渉ゲートを用いているため、デバイ
ス構造上、該ゲート回路の上部に制御線を設ける
必要がなく、製造プロセスが容易であるという長
所も有する。

第５図は本明細書記載の第２の発明の一実施例
を示すための図面である。図において４０，４１
はそれぞれ臨界電流I₁，I₂をもつジヨセフソン接
合、４２はジヨセフソン接合４３，４４、インダ
クタンス４５からなる電流直接注入型の量子干渉
ゲート回路、４６はラツチ回路において、データ
を格納している超電導ループ回路の１部であるデ
ータ信号線、４７，４８，４９はともに振幅I_g ⁰
の双極性ゲート電流I_g1，I_g2，I_g3を供給するため
のゲート電流供給線、５０，５１，５２はともに
抵抗値R_Lをもつ抵抗、５３，５４は入出力分離
機能を有する電流直接注入型ゲート回路、５５は
真信号の出力線、５６は補信号の出力線である。
ゲート回路５３，５４に用いる、入出力分離構能
を有した電流直接注入型ゲート回路は、例えば分
献アツプライド・フイジイクス・レターズ誌
（Applied Physics Letters）Vol.40、No.８、
pp741―744に示されている如く、当該技術分野
では公知である。

データ信号線４６に循環電流I_circが流れている
状態でのゲート回路４２の最大ジヨセフソン電流
をI_n（I_circ）で表わす。本実施例の双対信号保持回
路が正常に動作するためには以下に示すように回
路パラメータを選ぶのがよい。

｜Ig゜／２｜＜I₁＝I₂＜｜Ig゜｜ …(3) ｜I_n（I_c ⁰ _irc）｜＜I₁（＝I₂） ＜I_n（０） …(4) ここでI_c ⁰ _ircはデータ信号線４６に循環電流が流
れている時の循環電流の値を表わす。

本実施例の動作は以下の如くである。データ
“１”に対応してデータ信号線４６に循環電流I_cir
⁰ _cが流れている時、ゲート電流I_gが零レベルから
立ち上がると、前記(4)式の条件から接合４０がス
イツチする前にゲート回路４２がスイツチする。
ここで抵抗体５０，５２の抵抗値は同一なので、
ゲート電流I_g（｜I_g｜＜｜I_g ⁰｜）の半分は抵抗体
５０、接合４１を通つて接地へ、また残り半分は
接合４０、抵抗体５２を通つてゲート回路５４に
入力される。この結果、ゲート回路５４がスイツ
チし、出力線５５に出力電流が現われる。一方、
前記(3)式の条件によりゲート電流I_gがI_g ⁰に達して
も接合４０，４１は零電圧状態のままであり、ゲ
ート回路５３には入力電流が流れず、従つてゲー
ト回路５３はスイツチングせず、出力線５６には
出力電流は現われない。この出力状態はゲート回
路４２がラツチング動作を行なうため、データ信
号線４６を流れる循環電流が、前記の出力状態が
確立してから変動しても、同一クロツク・サイク
ル中は前記出力状態が保持される。

一方、データ“０”に対応して信号線４６に循
環電流の流れていないときは、ゲート電流I_gが零
レベルから立上がる際、ゲート回路４２よりも先
に接合４０がスイツチし、ゲート電流I_gが抵抗体
５０を通つて接合５１に注入される。この結果、
前記(3)式の条件より、接合４１がスイツチし、ゲ
ート電流I_gが抵抗体５０，５１を通り、ゲート回
路５３に入力される。この結果、ゲート回路５３
がスイツチし、補信号の出力線５６に出力電流が
現われる。この後はゲート回路４２にはゲート電
流が流れないのでデータ信号線４６に循環電流
I_circが流れ始めるような書き込み動作があつて
も、ゲート回路４２はスイツチせず、前記出力状
態が保持される。

以上、本実施例の双対信号保持回路はゲート回
路３個、単一ジヨセフソン接合２個よりなり、回
路構成が第２図の従来例に比べ大幅に簡単にな
り、集積回路チツプ上の回路面積が小さくて済む
という利点を有する。またデータ“１”，“０”に
対応して出力線５５，５６に流れ出す出力電流は
読み出し動作が完了し、第１図Ｃに示す能動領域
に入つてから、たとえデータ信号線４６を流れる
循環電流の大きさが変化しても変動しないという
利点をもつ。さらに第３図、第４図の実施例では
実現されていなかつたが、ゲート回路５３，５４
を設けたことにより、データ“１”，“０”に対応
して出力線５６，５５に現われる出力電流の大き
さが同一であるという利点をもつ。またデータ
“１”の読み出し時に、ゲート回路４２がスイツ
チして生ずる出力電流の一部は接合４１を介して
接地へ流れ込むため、ゲート回路５３には入力さ
れない。さらに本実施例ではゲート回路４２，５
３，５４に電流直接注入型のゲート回路を用いて
いるため、デバイス構造上、ゲート回路の上部に
制御線を設ける必要がなく製造プロセスが容易で
あるという長所も有する。

なお、本実施例ではゲート回路４２，５３，５
４に電流直接注入型のゲート回路を用いたが、こ
れに限る必要はなく、磁気結合型の量子ゲート回
路を用いてもよい。

【図面の簡単な説明】

第１図ａは、双対信号保持回路を含む演算回路
の構成を示すための図面であり、１０１，１０４
はラツチ回路、１０２は双対信号保持回路、１０
３は組合せ論理回路である。 第１図ｂはゲート電流の時間変化を示したもの
で点から点までがデータを読み取る領域、
の領域がデータを保持する領域であることを示
す。 第２図はジヨセフソン効果を用いた双対信号保
持回路の従来例を説明するための図で、１，２，
３，４，５は量子干渉ゲート回路、６はジヨセフ
ソン接合、７はゲート電流供給線、８は真信号の
出力線、９は補信号の出力線、１０はデータ信号
線、１１，１２，１３は抵抗を示す。 第３図は発明の第１の発明の一実施例を示すた
めの図で、２０，２１はジヨセフソン接合、２２
は量子干渉ゲート回路、２３はゲート電流供給
線、２４は接地、２５はデータ信号線、２６は真
信号の出力線、２７は補信号の出力線、２８，２
９，３０は抵抗を示す。 第４図は本発明の第１の発明の他の実施例を示
すための図で、３１，３２はジヨセフソン接合、
３３はインダクタンス、３４は前記接合３１，３
２、インダクタンス３３から構成される電流直接
注入型の量子干渉ゲート回路、他の番号は第３図
の実施例と同一である。 第５図は本発明の第２の発明の一実施例を示す
ための図面で、４０，４１はジヨセフソン接合、
４２は、ジヨセフソン接合４３，４４、インダク
タンス４５から構成される電流注入型の量子干渉
ゲート回路、４６はデータ信号線、４７，４８，
４９はゲート電流供給線、５０，５１，５２は抵
抗、５３，５４は入出力分離機能を有する電流直
接注入型のゲート回路、５５は真信号の出力線、
５６は補信号の出力線である。

Claims (1)

1. 【特許請求の範囲】 １ ゲート電流供給線に第１のジヨセフソン接合
   の一端と抵抗の一端とが並列に接続され、前記第
   １のジヨセフソン接合の他端には少なくともジヨ
   セフソン接合と超電導インダクタンスよりなるル
   ープを含むゲート回路のゲート電流線と第１の出
   力線とが並列に接続され、前記ゲート回路の入力
   線にはデータ保持用の超電導ループの一部を構成
   するデータ信号線が接続され、前記抵抗の他端に
   は第２のジヨセフソン接合と第２の出力線とが並
   列に接続されたことを特徴とする双対信号保持回
   路。 ２ ゲート電流供給線に第１のジヨセフソン接合
   の一端と第１の抵抗の一端とが並列に接続され、
   前記第１のジヨセフソン接合の他端には少なくと
   もジヨセフソン接合と超電導インダクタンスより
   なるループを含む第１のゲート回路のゲート電流
   線と第２の抵抗の一端とが並列に接続され、前記
   第１のゲート回路の入力線には、データ保持用の
   超電導ループの一部を構成するデータ信号線が接
   続され、前記第２の抵抗の他端には第２のゲート
   回路の入力線が接続され、前記第１の抵抗の他端
   には第２のジヨセフソン接合と第３の抵抗の一端
   が並列に接続され、前記第３の抵抗の他端には第
   ３のゲート回路の入力線が接続されたことを特徴
   とする双対信号保持回路。