JPS58147229A - ジヨセフソン効果を用いた電流注入型パルス発生回路 - Google Patents
ジヨセフソン効果を用いた電流注入型パルス発生回路Info
- Publication number
- JPS58147229A JPS58147229A JP3031782A JP3031782A JPS58147229A JP S58147229 A JPS58147229 A JP S58147229A JP 3031782 A JP3031782 A JP 3031782A JP 3031782 A JP3031782 A JP 3031782A JP S58147229 A JPS58147229 A JP S58147229A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- current
- gate
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明線ジ曹セフノン効果を用いた電流注入型パルス発
生回路に関する。
生回路に関する。
液体ヘリウム温度付近の極低温で動作するジ曹セフソン
接合デバイス社、従来のシリコン等を用い死生導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従ってジョセフソン接合デバイス
をスイッチング素子あるいは記憶素子として用いたジッ
セ７ノン接合集積回路によシミ子計算機を構成すれば、
現行の電子計算機よ）はるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。・・パ
かかる高速の電子計算機を動作させる為には記憶回路、
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上ル、立ち下多時間が短く
、かつパルス幅の狭い電流波形をもっている事が必要と
なる。
接合デバイス社、従来のシリコン等を用い死生導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従ってジョセフソン接合デバイス
をスイッチング素子あるいは記憶素子として用いたジッ
セ７ノン接合集積回路によシミ子計算機を構成すれば、
現行の電子計算機よ）はるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。・・パ
かかる高速の電子計算機を動作させる為には記憶回路、
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上ル、立ち下多時間が短く
、かつパルス幅の狭い電流波形をもっている事が必要と
なる。
しかしながら、かかる高速の電流波形をもつパルスを室
温下のパルス発生器で実現するのは離しいだけでなく、
実現したとしても室温下の半導体パルス発生器と液体ヘ
リウムに浸したジ冒セ７ソン集積囲路を接続するケーブ
ルによシパルス波形が劣化してしまう、従って室温下の
信号源によって発生されたパルス電流をクロックとし、
これと同期し、かつジ曹セ７ソン論理回路、記憶回路を
高速に動作させるに適した立ち上）時間、立ち下少時間
、パルス幅の狭いパルス電流をジ冒セ７ソン集積回路に
より発生させる必要がある。
温下のパルス発生器で実現するのは離しいだけでなく、
実現したとしても室温下の半導体パルス発生器と液体ヘ
リウムに浸したジ冒セ７ソン集積囲路を接続するケーブ
ルによシパルス波形が劣化してしまう、従って室温下の
信号源によって発生されたパルス電流をクロックとし、
これと同期し、かつジ曹セ７ソン論理回路、記憶回路を
高速に動作させるに適した立ち上）時間、立ち下少時間
、パルス幅の狭いパルス電流をジ冒セ７ソン集積回路に
より発生させる必要がある。
第１図はジ曹セフンンデバイスを用いえパルス発生回路
の従来例を説明する為の図である０図において１０，１
１，１２．１３はそれぞれ臨界電流値Ｉｓ、２Ｉｏ、Ｉ
ｏ、Ｉｌを有するジ冒セフノン接合、１４１５はゲート
電流路、１６．１７はゲート電流１１を２等分する為の
インダクタンスで、それすれインダクタンス値り、をも
つ。１８．１９は前記インダクタンス１４と磁気結合し
大入力線で、２ｏは出力線、２１は抵抗値ＲＬをもつ負
荷抵抗体である。本従来例は量子干渉型論理ゲート回路
と単一ジ冒セフソン接合を組み合わせて構成されるパル
ス発生回路である。このようなパルス発生回路の動作に
ついて説明する。
の従来例を説明する為の図である０図において１０，１
１，１２．１３はそれぞれ臨界電流値Ｉｓ、２Ｉｏ、Ｉ
ｏ、Ｉｌを有するジ冒セフノン接合、１４１５はゲート
電流路、１６．１７はゲート電流１１を２等分する為の
インダクタンスで、それすれインダクタンス値り、をも
つ。１８．１９は前記インダクタンス１４と磁気結合し
大入力線で、２ｏは出力線、２１は抵抗値ＲＬをもつ負
荷抵抗体である。本従来例は量子干渉型論理ゲート回路
と単一ジ冒セフソン接合を組み合わせて構成されるパル
ス発生回路である。このようなパルス発生回路の動作に
ついて説明する。
まず、蚊ゲート回路には該ゲート回路の臨界電流Ｉｍ（
＝４Ｉ・ ）以下のゲート電流Ｉ、を流しておき、続い
て入力電流を入力し、咳ゲート回路を、電圧状態にスイ
ッチングさせると、ゲート電流Ｉ、は前記ジ璽セフンン
接合１３を通って出方線に出力電流として流れ出す、該
出力電流が接合１３の臨界電流値を越えると、接合１３
は電圧状態に転移し、出力電流が切れる。この結果、出
力線２１にはパルス電流が流れる事になる。
＝４Ｉ・ ）以下のゲート電流Ｉ、を流しておき、続い
て入力電流を入力し、咳ゲート回路を、電圧状態にスイ
ッチングさせると、ゲート電流Ｉ、は前記ジ璽セフンン
接合１３を通って出方線に出力電流として流れ出す、該
出力電流が接合１３の臨界電流値を越えると、接合１３
は電圧状態に転移し、出力電流が切れる。この結果、出
力線２１にはパルス電流が流れる事になる。
以上の説明かられかる通シ、該パルス電流の立ち上少時
間、立ち下９時間社、それぞれ、咳ゲート回路のスイッ
チング時間、ジツセフソン接合１３Ｃ）スイッチング時
間で、ｔたパルス幅はこれら両者の和で与えられる。ジ
冒セ７ソン接合デバイスは１０ピコ秒台でスイッチング
する事が知られておシ、上記の動作文よって得られるノ
（ルス電流もｌＯピコ秒台の非常に速い立ち上少時間、
立ち下ｐ時間、及び数１０ピコ秒程度のパルス幅をもつ
事が可能である。
間、立ち下９時間社、それぞれ、咳ゲート回路のスイッ
チング時間、ジツセフソン接合１３Ｃ）スイッチング時
間で、ｔたパルス幅はこれら両者の和で与えられる。ジ
冒セ７ソン接合デバイスは１０ピコ秒台でスイッチング
する事が知られておシ、上記の動作文よって得られるノ
（ルス電流もｌＯピコ秒台の非常に速い立ち上少時間、
立ち下ｐ時間、及び数１０ピコ秒程度のパルス幅をもつ
事が可能である。
しかしながら、このよう表量子干渉型論理ゲート回路を
用いたパルス発生囲路においては、入力−との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要である。ま死
骸ゲート回路はインダクタンス、およびジ曹セ７ソン接
合の容量をともに含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらにこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされ一九磁束によシ誤動作を超こす
。
用いたパルス発生囲路においては、入力−との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要である。ま死
骸ゲート回路はインダクタンス、およびジ曹セ７ソン接
合の容量をともに含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらにこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされ一九磁束によシ誤動作を超こす
。
本発明の目的は、従来例の量子干渉型パルス発生回路に
劣らぬ高速動作が可能で、かつ、前記欠点を除去せしめ
たジ璽セフノン効果を用いた電流注入型パルス発生回路
を提供することにある。
劣らぬ高速動作が可能で、かつ、前記欠点を除去せしめ
たジ璽セフノン効果を用いた電流注入型パルス発生回路
を提供することにある。
本発明によれば、一方の電極が接地された接地ジ田セフ
ソン接合と、該接地ジ１セフノン接合の他方の電極に一
端が接続され、他の一端にはゲート電流供給線が接続さ
れたゲート抵抗体とよシなる直列回路を複数個用いた複
合回路において前記接地ジロセフソン接合と前記ゲート
抵抗体との接続点が互いに結合抵抗体で接続され、該複
合回路に含まれる前記直列回路のうち、両端にある二個
の前記直列回路の一方には、前記接地ジ曹セ７ソン接合
と前記ゲート抵抗体との接続点において第１のジ曽セフ
ノン接合の一方の電極が接続され、他方の前記直列回路
には、前記接地ジ曹セフソン接合と前記ゲート抵抗体と
の接続点において第２のジ璽セフンン接合の一方の電極
が接続され、前記第１のジ璽セフノン接合の他方の電極
には入力線と、接地された抵抗体が接続され、前記第２
のジ璽セ７ソン接合の他方の電極には出力線が接続され
九回路から構成される事を特徴とするジ冒セフノン効果
を用いた電流注入屋パルス発生回路が得られる。
ソン接合と、該接地ジ１セフノン接合の他方の電極に一
端が接続され、他の一端にはゲート電流供給線が接続さ
れたゲート抵抗体とよシなる直列回路を複数個用いた複
合回路において前記接地ジロセフソン接合と前記ゲート
抵抗体との接続点が互いに結合抵抗体で接続され、該複
合回路に含まれる前記直列回路のうち、両端にある二個
の前記直列回路の一方には、前記接地ジ曹セ７ソン接合
と前記ゲート抵抗体との接続点において第１のジ曽セフ
ノン接合の一方の電極が接続され、他方の前記直列回路
には、前記接地ジ曹セフソン接合と前記ゲート抵抗体と
の接続点において第２のジ璽セフンン接合の一方の電極
が接続され、前記第１のジ璽セフノン接合の他方の電極
には入力線と、接地された抵抗体が接続され、前記第２
のジ璽セ７ソン接合の他方の電極には出力線が接続され
九回路から構成される事を特徴とするジ冒セフノン効果
を用いた電流注入屋パルス発生回路が得られる。
以下本発明を図面を用いて詳ＪｉｌＫ説明する。
１ＪＩＺ図は本発明の第１の実施例であるジ１セ７ソン
効果を用い要電流注入型パルス発生回路を説明する為の
回路図である。図において３１，３２゜３３．３４は、
それぞれ臨界電流値Ｉｔｔ、 Ｉ、、 Ｉ論、１１４を
有するジ習セフソン接合、３５，３６．３７．３８はそ
れぞれ抵抗値’ｆｉｔ ”、ｅ ｒｙｅ ｒｕの抵抗体
、３９は入力線、４０はゲート電流供給線、４１は出力
線、４２は抵抗値ＲＬの負荷抵抗体である。本実施例Ｏ
パルス発生回路ではパルス発生機能に入出力分離機能を
付加しさらに利得の改善がはかられている。
効果を用い要電流注入型パルス発生回路を説明する為の
回路図である。図において３１，３２゜３３．３４は、
それぞれ臨界電流値Ｉｔｔ、 Ｉ、、 Ｉ論、１１４を
有するジ習セフソン接合、３５，３６．３７．３８はそ
れぞれ抵抗値’ｆｉｔ ”、ｅ ｒｙｅ ｒｕの抵抗体
、３９は入力線、４０はゲート電流供給線、４１は出力
線、４２は抵抗値ＲＬの負荷抵抗体である。本実施例Ｏ
パルス発生回路ではパルス発生機能に入出力分離機能を
付加しさらに利得の改善がはかられている。
次に本実施例のパルス発生回路の動作についてＩ！明す
る。
る。
ゲート電流供給１Ｉ４０より供給されるゲート電ｆｉＩ
ｇが抵抗体３６と接合３１よルなる第１の電流路と、抵
抗体３７と接合４２よシなる第２の電流路に二分される
。第１の電流路にＩｆｔ 、第２の電流路にＩｇｔの電
流が流れている状態において（Ｉｇ１＋Ｉｇ、＝ Ｉｇ
） 、入力電流Ｉｅが入力線３９よシ注入されると入
力電流Ｉ＠は接合３３と接合３１を通って接地へ流れこ
む。この結果、接合３１にはゲート電流Ｉｆｔと入力電
流Ｉｅが流れ、電圧状態へスイッチングする。接合３１
を流れていたジ冒セ７ソン電流は抵抗体３５及び抵抗体
３６．３７を通って接合３２へ注入され、皺接合３２を
スイッチングさせる。続いて、ゲート電流Ｉｇは接合３
３と抵抗体３８よシなる電流路と接合３４と出力線４１
及び負荷抵抗体４２よシなる電流路に二分されるが、負
荷抵抗体４２の値ＲＬを抵抗体３８の値Ｐｕ よシ充分
大きく選べば大部分のゲート電流Ｉｇａ接合３３と抵抗
体３８よシなる電流路に流れこみ、接合３３を電圧状態
へスイッチングさせる。この結果、入力電流Ｉｅは抵抗
体３８を通って接地へ流れこみ、ゲート電流Ｉ。
ｇが抵抗体３６と接合３１よルなる第１の電流路と、抵
抗体３７と接合４２よシなる第２の電流路に二分される
。第１の電流路にＩｆｔ 、第２の電流路にＩｇｔの電
流が流れている状態において（Ｉｇ１＋Ｉｇ、＝ Ｉｇ
） 、入力電流Ｉｅが入力線３９よシ注入されると入
力電流Ｉ＠は接合３３と接合３１を通って接地へ流れこ
む。この結果、接合３１にはゲート電流Ｉｆｔと入力電
流Ｉｅが流れ、電圧状態へスイッチングする。接合３１
を流れていたジ冒セ７ソン電流は抵抗体３５及び抵抗体
３６．３７を通って接合３２へ注入され、皺接合３２を
スイッチングさせる。続いて、ゲート電流Ｉｇは接合３
３と抵抗体３８よシなる電流路と接合３４と出力線４１
及び負荷抵抗体４２よシなる電流路に二分されるが、負
荷抵抗体４２の値ＲＬを抵抗体３８の値Ｐｕ よシ充分
大きく選べば大部分のゲート電流Ｉｇａ接合３３と抵抗
体３８よシなる電流路に流れこみ、接合３３を電圧状態
へスイッチングさせる。この結果、入力電流Ｉｅは抵抗
体３８を通って接地へ流れこみ、ゲート電流Ｉ。
は接合３４を通って出力ａ４１及び負荷抵抗体４２へ流
れ、入出力の分離がはかられる。一方、該出力線４１を
流れる電流が接合３４の臨界電流値１．をこえると、接
合３４が電圧状態へスイッチングし、出力電流が切れる
。その結果、出力線４１にはパルス電流が流れる事にな
る。またその後、ゲート電流工「は４つの接合のそれぞ
れの電圧状１１における抵抗値に従い分配されて接地へ
流れζむ。
れ、入出力の分離がはかられる。一方、該出力線４１を
流れる電流が接合３４の臨界電流値１．をこえると、接
合３４が電圧状態へスイッチングし、出力電流が切れる
。その結果、出力線４１にはパルス電流が流れる事にな
る。またその後、ゲート電流工「は４つの接合のそれぞ
れの電圧状１１における抵抗値に従い分配されて接地へ
流れζむ。
以上の説明かられかる通シ、該パルス電流の立ち上り時
間、立ち下少時間はそれぞれ接合３３のスイッチング時
間、接合３４のスイッチング時間で、またパルス幅はこ
れら両者の和で与えられる。
間、立ち下少時間はそれぞれ接合３３のスイッチング時
間、接合３４のスイッチング時間で、またパルス幅はこ
れら両者の和で与えられる。
ジ冒セフノン接合は１０ピコ秒程度でスイッチングする
事が知られておシ、上記の動作によって得られるパルス
電流も１０ピコ秒程度の非常に速い立ち上多時間、立ち
下少時間及び数１０ピコ秒程度のパルス幅をもつ事が可
能である。
事が知られておシ、上記の動作によって得られるパルス
電流も１０ピコ秒程度の非常に速い立ち上多時間、立ち
下少時間及び数１０ピコ秒程度のパルス幅をもつ事が可
能である。
腋パルス発生回路が広い動作領域にわ九って正しい動作
をする為には下記の設計ルールに従うのがよい。
をする為には下記の設計ルールに従うのがよい。
具体的に回路パラメータを下記のように選んだ時３−１
ｒ、、＝ ｒ箇＝ｒ＠−Ｔｒ１４−Ｔ ＲＬ＝＝α５Ω
３ Ｉｕ＝Ｉ Ｉ、＝Ｉ、＝３００μ人箇−■ コンビエータシミエレーシ曹ンによシ計算される該パル
ス発生回路のパルス幅は３０ピコ秒程度となシ、ジ曹セ
フソン論理回路、記憶回路等を高速に動作させるに十分
必要な程の速い立ち上少時間及び立ち下少時間、短いパ
ルス幅の電流波形が得られる。なお前記の回路パラメー
タは、例えば、最小線幅５μｍのりソグラフィ技術によ
る通常のジ冒セフソン集積回路製造技術で容易に実現で
きる。また第１図従来例の量子干渉型ゲート回路を用い
たパルス発生回路に比べ、ゲート回路と磁気結合する入
力線を設ける必要がなく、集積回路製造工程が減少、製
造が容易となる。ま九本回路は第１図従来例と異なシ大
きなインダクタンスを用いていない丸め囲路が小型にな
シ高集積に適しておル、ま九共振現象が存在しない為、
共振現象をおさえる工夫が必要でない、さらに超電導ル
ープを用いていないので浮遊の磁束をドラッグして誤動
作する危険性がない。
３ Ｉｕ＝Ｉ Ｉ、＝Ｉ、＝３００μ人箇−■ コンビエータシミエレーシ曹ンによシ計算される該パル
ス発生回路のパルス幅は３０ピコ秒程度となシ、ジ曹セ
フソン論理回路、記憶回路等を高速に動作させるに十分
必要な程の速い立ち上少時間及び立ち下少時間、短いパ
ルス幅の電流波形が得られる。なお前記の回路パラメー
タは、例えば、最小線幅５μｍのりソグラフィ技術によ
る通常のジ冒セフソン集積回路製造技術で容易に実現で
きる。また第１図従来例の量子干渉型ゲート回路を用い
たパルス発生回路に比べ、ゲート回路と磁気結合する入
力線を設ける必要がなく、集積回路製造工程が減少、製
造が容易となる。ま九本回路は第１図従来例と異なシ大
きなインダクタンスを用いていない丸め囲路が小型にな
シ高集積に適しておル、ま九共振現象が存在しない為、
共振現象をおさえる工夫が必要でない、さらに超電導ル
ープを用いていないので浮遊の磁束をドラッグして誤動
作する危険性がない。
第３図は本発明の第２の実施例であるジ璽セフソン効果
を用い九電流注入型パルス発生回路を説明する為の回路
図である０図において５１．５２ 。
を用い九電流注入型パルス発生回路を説明する為の回路
図である０図において５１．５２ 。
５３．５４．５５はそれぞれ臨界電流Ｉ、、 Ｉ、、
Ｉ、、 Ｉお！鶴を有するジ璽セフン／接合、５６，５
７．５８ 。
Ｉ、、 Ｉお！鶴を有するジ璽セフン／接合、５６，５
７．５８ 。
５９．６０．６１はそれぞれ抵抗値ｒｓｌｅ ’ＩＩｓ
’ｌ１ｌｓ Ｒｓｔ を爬□〜を有する抵抗体、６２
は入力線、６３はゲート電流供給線、６４は出力線、６
５は抵抗値ＲＬの負荷抵抗体である０本実施例のパルス
発生回路では第１の実施例と同様にパルス発生機能に入
出力分離機能を付加するとともに、ｊｌ！ｉｏ実施例よ
）さらに利得の改善がなされておシ、少しの入力電流で
大きなパルス電流が得られる。
’ｌ１ｌｓ Ｒｓｔ を爬□〜を有する抵抗体、６２
は入力線、６３はゲート電流供給線、６４は出力線、６
５は抵抗値ＲＬの負荷抵抗体である０本実施例のパルス
発生回路では第１の実施例と同様にパルス発生機能に入
出力分離機能を付加するとともに、ｊｌ！ｉｏ実施例よ
）さらに利得の改善がなされておシ、少しの入力電流で
大きなパルス電流が得られる。
次に本実施例のパルス発生回路の動作を説明する。
ゲート電流供給１１６３よ〕供給されるゲート電流Ｉ、
が抵抗体５９と接４！ｒ５１よシなる第１０電流路と、
抵抗体６１と接合５３よシなる第３０電流路に三方され
て、第１の電流路にＩｇｌ、第２の電流路に”Ｋ％ 、
第３の電流路にＩｔｓの電流が流れる。
が抵抗体５９と接４！ｒ５１よシなる第１０電流路と、
抵抗体６１と接合５３よシなる第３０電流路に三方され
て、第１の電流路にＩｇｌ、第２の電流路に”Ｋ％ 、
第３の電流路にＩｔｓの電流が流れる。
続いて、入力電流Ｉｓが入力＠６２よ〉注入されると入
力電流Ｉｔは接合５４と、接合５１を通る。接合５１を
流れてい友ジ冒セフノン電流は抵抗体５６及び抵抗体５
９．６０を通って接合５２へ注入され、＃接合５２をス
イッチングさせる。さらに接合５２を流れていたジ冒セ
フノン電流は抵抗体５７、及び抵抗体６０．６１を通っ
て接合５３へ注入され、諌接合５３をスイッチングさせ
る。
力電流Ｉｔは接合５４と、接合５１を通る。接合５１を
流れてい友ジ冒セフノン電流は抵抗体５６及び抵抗体５
９．６０を通って接合５２へ注入され、＃接合５２をス
イッチングさせる。さらに接合５２を流れていたジ冒セ
フノン電流は抵抗体５７、及び抵抗体６０．６１を通っ
て接合５３へ注入され、諌接合５３をスイッチングさせ
る。
続いてゲート電流Ｉ、は接合５４と抵抗体５８よシなる
電流路と接合５５と出力線６４及び負荷抵抗体６５よ）
なる電流路に三方されるが、負荷抵抗体６５の値Ｒ，を
抵抗体５８の値ｒ、よシ充分大きく選べば大部分のゲー
ト電流Ｉぎは接合５４と抵抗体５８よシなる電流路に流
れこみ、接合５４を電圧状態へスイッチングさせる。こ
の結果、入力電流Ｉｔは抵抗体５Ｂを通って接地へ流れ
こみ、ゲート電流Ｉ、は接合５５を通って出力線６４及
び負荷抵抗体６５へ流れ、入出力の分離がはかられる。
電流路と接合５５と出力線６４及び負荷抵抗体６５よ）
なる電流路に三方されるが、負荷抵抗体６５の値Ｒ，を
抵抗体５８の値ｒ、よシ充分大きく選べば大部分のゲー
ト電流Ｉぎは接合５４と抵抗体５８よシなる電流路に流
れこみ、接合５４を電圧状態へスイッチングさせる。こ
の結果、入力電流Ｉｔは抵抗体５Ｂを通って接地へ流れ
こみ、ゲート電流Ｉ、は接合５５を通って出力線６４及
び負荷抵抗体６５へ流れ、入出力の分離がはかられる。
一方、咳出力線６４を流れる電流が接合５５０臨界電流
値１１をこえると、後金５５が、電圧状態へスイッチン
グし、出力電流が切れる。その結果、出力［６４にはパ
ルス電流が流れるととＫなる。を九その後、ゲート電流
Ｉｇ［５つの接合のそれぞれの電圧状態における抵抗値
に従い分配されて、接地へ流れこむ。
値１１をこえると、後金５５が、電圧状態へスイッチン
グし、出力電流が切れる。その結果、出力［６４にはパ
ルス電流が流れるととＫなる。を九その後、ゲート電流
Ｉｇ［５つの接合のそれぞれの電圧状態における抵抗値
に従い分配されて、接地へ流れこむ。
以上Ｏ説明かられかる通シ、鋏パルス電流の立ち上り時
間、立ち下り時間はそれぞれ接合５４のスイッチング時
間、接合５５のスイッチング時間で、またパルス幅はこ
れら両者の和で与えられ４ジ璽セ７ソン接合は１０ピコ
秒程度でスイッチングする事が知られておシ、上記の動
作によりて得られるパルス電流も１０ピコ程度の非常に
速い立ち上〉時間、立ち下多時間及び薮７２コ秒１度の
パルス幅をもつ事が可能である。
間、立ち下り時間はそれぞれ接合５４のスイッチング時
間、接合５５のスイッチング時間で、またパルス幅はこ
れら両者の和で与えられ４ジ璽セ７ソン接合は１０ピコ
秒程度でスイッチングする事が知られておシ、上記の動
作によりて得られるパルス電流も１０ピコ程度の非常に
速い立ち上〉時間、立ち下多時間及び薮７２コ秒１度の
パルス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたって正しい動作
をする為には下記の設計ルールに従うのがよい。
をする為には下記の設計ルールに従うのがよい。
ｒ＠＝ｒ＠＝α４ｒ＠
〜＝Ｒｓ＝Ｒ＠ 、 ＲＬ＝ｌ Ｏｙ曽Ｉｓａ＝Ｉｍ：
Ｉｓ 、Ｉｓ４：０．７Ｉｓｃ本発明のパルス発生回
路は第１図従来例の量子干渉型ゲート回路を用いたパル
ス発生回路に比べ、ゲート回路と磁気結合する入力線を
設ける必要がなく、集積回路製造工程が減）、製造が容
易となる。さらに従来例と異なシ、大きなインダクタン
スを用いていない丸め回路が小屋になシ、高集積化に適
しておシ、また共振現象が存在しない為、共振現象をお
さえる工夫が必要でない。さらに超電導ループを用いて
いないので浮遊の磁束をドラッグして誤動作する危険性
がない。
Ｉｓ 、Ｉｓ４：０．７Ｉｓｃ本発明のパルス発生回
路は第１図従来例の量子干渉型ゲート回路を用いたパル
ス発生回路に比べ、ゲート回路と磁気結合する入力線を
設ける必要がなく、集積回路製造工程が減）、製造が容
易となる。さらに従来例と異なシ、大きなインダクタン
スを用いていない丸め回路が小屋になシ、高集積化に適
しておシ、また共振現象が存在しない為、共振現象をお
さえる工夫が必要でない。さらに超電導ループを用いて
いないので浮遊の磁束をドラッグして誤動作する危険性
がない。
第１図はジ菖セフノン効果を用いたパルス発生回路の従
来例を説明する丸めの回路図で１０．１１ 。 １２．１３−・ジ璽セ７ソン接合、１４−・インダクタ
ンス、１５−ゲート電流供給線、１６．１７＝−インダ
クタンス、１８．１９・・・入力線、２０・・・出力線
、２１−・負荷抵抗体を示す。 第２図は本発明のジッセ７ノン効果を用いた電流注入型
パルス発生回路の第１の実施例を説明する丸めの回路図
であシ、３１，３２，３３．３４−ジ曹セフソン接合、
３５ 、３６ 、３７ 、３８−・・抵抗体、３９−・
入力線、４０・−ゲート電流供給線、４１−・出力線、
４２−・負荷抵抗体を示す。 第３図は本発明のジ冒セフソン効果を用い九電流注入鳳
パルス発生回路の第２の実施例を説−する丸めの回路図
であ夛、５１，５２．５３，５４．５５−ジ■セフソン
接合、５６，５７，５８，５９，６０．６１−抵抗体、
６２−・入力線、６３−・・ゲート電流供給線、第１図
来例を説明する丸めの回路図で１０．１１ 。 １２．１３−・ジ璽セ７ソン接合、１４−・インダクタ
ンス、１５−ゲート電流供給線、１６．１７＝−インダ
クタンス、１８．１９・・・入力線、２０・・・出力線
、２１−・負荷抵抗体を示す。 第２図は本発明のジッセ７ノン効果を用いた電流注入型
パルス発生回路の第１の実施例を説明する丸めの回路図
であシ、３１，３２，３３．３４−ジ曹セフソン接合、
３５ 、３６ 、３７ 、３８−・・抵抗体、３９−・
入力線、４０・−ゲート電流供給線、４１−・出力線、
４２−・負荷抵抗体を示す。 第３図は本発明のジ冒セフソン効果を用い九電流注入鳳
パルス発生回路の第２の実施例を説−する丸めの回路図
であ夛、５１，５２．５３，５４．５５−ジ■セフソン
接合、５６，５７，５８，５９，６０．６１−抵抗体、
６２−・入力線、６３−・・ゲート電流供給線、第１図
Claims (1)
- 一方の電極が接地された接地ジ冒セ７ソン接合と、該接
地ジョセフソン接合の他方の電極に一端が接続され、他
の一端にはゲート電流供給線が接続されたゲート抵抗体
とよ〕なる直列回路を、複数個用いた複合回路において
、前記接地ジ璽セ７ソン接合と、前記ゲート抵抗体との
接続点が互いに結合抵抗体で接続され、該複合回路に含
まれる前記直列回路のうち、両端にある二個の前記直列
回路の一方には、前記接地ジョセフソン接合と前記ゲー
ト抵抗体との接続点において、第１のジ璽セ７ソン接合
の一方の電極が接続され、他方の前記直列回路には、前
記接地ジ１セフソン接合と前記ゲート抵抗体との接続点
において第２のジ璽セ７ソン接金の一方の電極が接続さ
れ、前記第１のジ冒セフノン接合の他方の電極には入力
線と、接地された抵抗体が接続され、前記第２のジ冒セ
７ソン接合の他方の電極には出力線が接続された回路か
ら構成される事を特徴とするジョセフソン効果を用いた
電流注入盤パルス発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031782A JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
| US06/468,908 US4603263A (en) | 1982-02-26 | 1983-02-23 | Josephson pulse generator of current injection type |
| EP83101807A EP0087764B1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
| DE8383101807T DE3365058D1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031782A JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147229A true JPS58147229A (ja) | 1983-09-02 |
| JPH0374053B2 JPH0374053B2 (ja) | 1991-11-25 |
Family
ID=12300411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031782A Granted JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254914A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ジヨセフソンパルス発生回路 |
-
1982
- 1982-02-26 JP JP3031782A patent/JPS58147229A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254914A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ジヨセフソンパルス発生回路 |
| JPH0213966B2 (ja) * | 1984-05-31 | 1990-04-05 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374053B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Polonsky et al. | New RSFQ circuits (Josephson junction digital devices) | |
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| US4051393A (en) | Current switched josephson junction memory and logic circuits | |
| CN110235368A (zh) | 基于超导电路的器件和方法 | |
| US4361768A (en) | Superconducting soliton devices | |
| JPS58147229A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPH0230209B2 (ja) | ||
| JPS58146127A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPS58146125A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| EP0087764B1 (en) | Josephson pulse generator of current injection type | |
| JPS58146126A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0374052B2 (ja) | ||
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JPH0425639B2 (ja) | ||
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JPS5866419A (ja) | 超電導回路 | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JPH0425640B2 (ja) | ||
| JPS5846438A (ja) | ジヨセフソン効果を用いた加算桁上げ信号発生回路 | |
| JPH0114730B2 (ja) | ||
| JPH06303112A (ja) | パルス発生器 | |
| JP2000236236A (ja) | 極短パルス発生器 | |
| JPS6175574A (ja) | 超電導スイツチング回路 | |
| JPH0693610B2 (ja) | 超電導論理回路 |