JPH0374053B2 - - Google Patents
Info
- Publication number
- JPH0374053B2 JPH0374053B2 JP3031782A JP3031782A JPH0374053B2 JP H0374053 B2 JPH0374053 B2 JP H0374053B2 JP 3031782 A JP3031782 A JP 3031782A JP 3031782 A JP3031782 A JP 3031782A JP H0374053 B2 JPH0374053 B2 JP H0374053B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- circuit
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000005668 Josephson effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた電流注入型
パルス発生回路に関する。
パルス発生回路に関する。
液体ヘリウム温度付近の極低温で動作するジヨ
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
しかしながら、かかる高速の電流波形をもつパ
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
第１図はジヨセフソンデバイスを用いたパルス
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲー
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
本発明の目的は、従来例の量子干渉型パルス発
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
本発明によれば、一方の電極が接地された接地
ジヨセフソン接合と、該接地ジヨセフソン接合の
他方の電極に一端が接続され、他の一端にはゲー
ト電流供給線が接続されたゲート抵抗体とよりな
る直列回路を複数個用いた複合回路において前記
接地ジヨセフソン接合と前記ゲート抵抗体との接
続点が互いに結合抵抗体で接続され、該複合回路
に含まれる前記直列回路のうち、両端にある二個
の前記直列回路の一方には、前記接地ジヨセフソ
ン接合と前記ゲート抵抗体との接続点において第
１のジヨセフソン接合の一方の電極が接続され、
他方の前記直列回路には、前記接地ジヨセフソン
接合と前記ゲート抵抗体との接続点において第２
のジヨセフソン接合の一方の電極が接続され、前
記第１のジヨセフソン接合の他方の電極には入力
線と、接地された抵抗体が接続され、前記第２の
ジヨセフソン接合の他方の電極には出力線が接続
された回路から構成される事を特徴とするジヨセ
フソン効果を用いた電流注入型パルス発生回路が
得られる。
ジヨセフソン接合と、該接地ジヨセフソン接合の
他方の電極に一端が接続され、他の一端にはゲー
ト電流供給線が接続されたゲート抵抗体とよりな
る直列回路を複数個用いた複合回路において前記
接地ジヨセフソン接合と前記ゲート抵抗体との接
続点が互いに結合抵抗体で接続され、該複合回路
に含まれる前記直列回路のうち、両端にある二個
の前記直列回路の一方には、前記接地ジヨセフソ
ン接合と前記ゲート抵抗体との接続点において第
１のジヨセフソン接合の一方の電極が接続され、
他方の前記直列回路には、前記接地ジヨセフソン
接合と前記ゲート抵抗体との接続点において第２
のジヨセフソン接合の一方の電極が接続され、前
記第１のジヨセフソン接合の他方の電極には入力
線と、接地された抵抗体が接続され、前記第２の
ジヨセフソン接合の他方の電極には出力線が接続
された回路から構成される事を特徴とするジヨセ
フソン効果を用いた電流注入型パルス発生回路が
得られる。
以下本発明を図面を用いて詳細に説明する。
第２図は本発明の第１の実施例であるジヨセフ
ソン効果を用いた電流注入型パルス発生回路を説
明する為の回路図である。図において３１，３
２，３３，３４は、それぞれ臨界電流値I11，I12，
I13，I14を有するジヨセフソン接合、３５，３６，
３７，３８はそれぞれ抵抗値r11，r12，r13，r14の
抵抗体、３９は入力線、４０はゲート電流供給
線、４１は出力線、４２は抵抗値RLの負荷抵抗
体である。本実施例のパルス発生回路ではパルス
発生機能に入出力分離機能を付加しさらに利得の
改善がはかられている。
ソン効果を用いた電流注入型パルス発生回路を説
明する為の回路図である。図において３１，３
２，３３，３４は、それぞれ臨界電流値I11，I12，
I13，I14を有するジヨセフソン接合、３５，３６，
３７，３８はそれぞれ抵抗値r11，r12，r13，r14の
抵抗体、３９は入力線、４０はゲート電流供給
線、４１は出力線、４２は抵抗値RLの負荷抵抗
体である。本実施例のパルス発生回路ではパルス
発生機能に入出力分離機能を付加しさらに利得の
改善がはかられている。
次に本実施例のパルス発生回路の動作について
説明する。
説明する。
ゲート電流供給線４０より供給されるゲート電
流Igが抵抗体３６と接合３１よりなる第１の電流
路と、抵抗体３７と接合４２よりなる第２の電流
路に二分される。第１の電流路にI1g、第２の電
流路にIg2の電流が流れている状態において（Ig1
＋Ig2＝Ig）、入力電流Icが入力線３９より注入さ
れると入力電流Icは接合３３と接合３１を通つて
接地へ流れこむ。この結果、接合３１にはゲート
電流Ig1と入力電流Icが流れ、電圧状態へスイツ
チングする。接合３１を流れていたジヨセフソン
電流は抵抗体３５及び抵抗体３６，３７を通つて
接合３２へ注入され、該接合３２をスイツチング
させる。続いて、ゲート電流Igは接合３３と抵抗
体３８よりなる電流路と接合３４と出力線４１及
び負荷抵抗体４２よりなる電流路に二分される
が、負荷抵抗体４２の値RLを抵抗体３８の値r14
より充分大きく選べば大部分のゲート電流Igは接
合３３と抵抗体３８よりなる電流路に流れこみ、
接合３３を電圧状態へスイツチングさせる。この
結果、入力電流Icは抵抗体３８を通つて接地へ流
れこみ、ゲート電流Igは接合３４を通つて出力線
４１及び負荷抵抗体４２へ流れ、入出力の分離が
はかられる。一方、該出力線４１を流れる電流が
接合３４の臨界電流値I14をこえると、接合３４
が電圧状態へスイツチングし、出力電流が切れ
る。その結果、出力線４１にはパルス電流が流れ
る事になる。またその後、ゲート電流Igは４つの
接合のそれぞれの電圧状態における抵抗値に従い
分配されて接地へ流れこむ。
流Igが抵抗体３６と接合３１よりなる第１の電流
路と、抵抗体３７と接合４２よりなる第２の電流
路に二分される。第１の電流路にI1g、第２の電
流路にIg2の電流が流れている状態において（Ig1
＋Ig2＝Ig）、入力電流Icが入力線３９より注入さ
れると入力電流Icは接合３３と接合３１を通つて
接地へ流れこむ。この結果、接合３１にはゲート
電流Ig1と入力電流Icが流れ、電圧状態へスイツ
チングする。接合３１を流れていたジヨセフソン
電流は抵抗体３５及び抵抗体３６，３７を通つて
接合３２へ注入され、該接合３２をスイツチング
させる。続いて、ゲート電流Igは接合３３と抵抗
体３８よりなる電流路と接合３４と出力線４１及
び負荷抵抗体４２よりなる電流路に二分される
が、負荷抵抗体４２の値RLを抵抗体３８の値r14
より充分大きく選べば大部分のゲート電流Igは接
合３３と抵抗体３８よりなる電流路に流れこみ、
接合３３を電圧状態へスイツチングさせる。この
結果、入力電流Icは抵抗体３８を通つて接地へ流
れこみ、ゲート電流Igは接合３４を通つて出力線
４１及び負荷抵抗体４２へ流れ、入出力の分離が
はかられる。一方、該出力線４１を流れる電流が
接合３４の臨界電流値I14をこえると、接合３４
が電圧状態へスイツチングし、出力電流が切れ
る。その結果、出力線４１にはパルス電流が流れ
る事になる。またその後、ゲート電流Igは４つの
接合のそれぞれの電圧状態における抵抗値に従い
分配されて接地へ流れこむ。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間はそれぞれ接合３３の
スイツチング時間、接合３４のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ビコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ秒程度の非常に速い
立ち上り時間、立ち下り時間及び数10ピコ秒程度
のパルス幅をもつ事が可能である。
ち上り時間、立ち下り時間はそれぞれ接合３３の
スイツチング時間、接合３４のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ビコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ秒程度の非常に速い
立ち上り時間、立ち下り時間及び数10ピコ秒程度
のパルス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたつて正
しい動作をする為には下記の設計ルールに従うの
がよい。
しい動作をする為には下記の設計ルールに従うの
がよい。
r11＝r12＝r13＝３／４r14＝１／８RL
I11＝I12＝３／２＝I14
具体的に回路パラメータを下記のように選んだ時
r11＝r12＝r13＝３／４r14＝１／８RL＝0.5Ω
I11＝I12＝３／２I13＝I14＝300μA
コンピユータシミユレーシヨンにより計算される
該パルス発生回路のパルス幅は30ピコ秒程度とな
り、ジヨセフソン論理回路、記憶回路等を高速に
動作させるに十分必要な程の速い立ち上り時間及
び立ち下り時間、短いパルス幅の電流波形が得ら
れる。なお前記の回路パラメータは、例えば、最
小線幅5μmのリソグラフイ技術による通常のジヨ
セフソン集積回路製造技術で容易に実現できる。
また第１図従来例の量子干渉型ゲート回路を用い
たパルス発生回路に比べ、ゲート回路と磁気結合
する入力線を設ける必要がなく、集積回路製造工
程が減り、製造が容易となる。また本回路は第１
図従来例と異なり大きなインダクタンスを用いて
いないため回路が小型になり高集積に適してお
り、また共振現象が存在しない為、共振現象をお
さえる工夫が必要でない。さらに超電導ループを
用いていないので浮遊の磁束をトラツプして誤動
作する危険性がない。
該パルス発生回路のパルス幅は30ピコ秒程度とな
り、ジヨセフソン論理回路、記憶回路等を高速に
動作させるに十分必要な程の速い立ち上り時間及
び立ち下り時間、短いパルス幅の電流波形が得ら
れる。なお前記の回路パラメータは、例えば、最
小線幅5μmのリソグラフイ技術による通常のジヨ
セフソン集積回路製造技術で容易に実現できる。
また第１図従来例の量子干渉型ゲート回路を用い
たパルス発生回路に比べ、ゲート回路と磁気結合
する入力線を設ける必要がなく、集積回路製造工
程が減り、製造が容易となる。また本回路は第１
図従来例と異なり大きなインダクタンスを用いて
いないため回路が小型になり高集積に適してお
り、また共振現象が存在しない為、共振現象をお
さえる工夫が必要でない。さらに超電導ループを
用いていないので浮遊の磁束をトラツプして誤動
作する危険性がない。
第３図は本発明の第２の実施例であるジヨセフ
ソン効果を用いた電流注入型パルス発生回路を説
明する為の回路図である。図において５１，５
２，５３，５４，５５はそれぞれ臨界電流I21，
I22，I23，I24，I25を有するジヨセフソン接合、５
６，５７，５８，５９，６０，６１はそれぞれ抵
抗値r21，r22，r23，R21，R22，R23を有する抵抗
体、６２は入力線、６３はゲート電流供給線、６
４は出力線、６５は抵抗値RLの負荷抵抗体であ
る。本実施例のパルス発生回路では第１の実施例
と同様にパルス発生機能に入出力分離機能を付加
するとともに、第１の実施例よりさらに利得の改
善がなされており、少しの入力電流で大きなパル
ス電流が得られる。
ソン効果を用いた電流注入型パルス発生回路を説
明する為の回路図である。図において５１，５
２，５３，５４，５５はそれぞれ臨界電流I21，
I22，I23，I24，I25を有するジヨセフソン接合、５
６，５７，５８，５９，６０，６１はそれぞれ抵
抗値r21，r22，r23，R21，R22，R23を有する抵抗
体、６２は入力線、６３はゲート電流供給線、６
４は出力線、６５は抵抗値RLの負荷抵抗体であ
る。本実施例のパルス発生回路では第１の実施例
と同様にパルス発生機能に入出力分離機能を付加
するとともに、第１の実施例よりさらに利得の改
善がなされており、少しの入力電流で大きなパル
ス電流が得られる。
次に本実施例のパルス発生回路の動作を説明す
る。
る。
ゲート電流供給線６３より供給されるゲート電
流Igが抵抗体５９と接合５１よりなる第１の電流
路と、抵抗体６０と接合５２よりなる第２の電流
路と、抵抗体６１と接合５３よりなる第３の電流
路に三分されて、第１の電流路にIg1、第２の電
流路Ig2、第３の電流路にIg3の電流が流れる。
流Igが抵抗体５９と接合５１よりなる第１の電流
路と、抵抗体６０と接合５２よりなる第２の電流
路と、抵抗体６１と接合５３よりなる第３の電流
路に三分されて、第１の電流路にIg1、第２の電
流路Ig2、第３の電流路にIg3の電流が流れる。
続いて、入力電流Icが入力線６２より注入され
ると入力電流Icは接合５４と、接合５１を通つて
接地へ流れこむ。この結果、接合５１にはゲート
電流Ig1と入力電流Icが流れ、電圧圧状態へスイ
ツチングする。接合５１を流れていたジヨセフソ
ン電流は抵抗体５６及び抵抗体５９，６０を通つ
て接合５２へ注入され、該接合５２をスイツチン
グさせる。さらに接合５２を流れていたジヨセフ
ソン電流は抵抗体５７、及び抵抗体６０，６１を
通つて接合５３へ注入され、該接合５３をスイツ
チングさせる。続いてゲート電流Igは接合５４と
抵抗体５８よりなる電流路と接合５５と出力線６
４及び負荷抵抗体６５よりなる電流路に二分され
るが、負荷抵抗体６５の値RLを抵抗体５８の値
r23より充分大きく選べば大部分のゲート電流Ig
は接合５４と抵抗体５８よりなる電流路に流れこ
み、接合５４を電圧状態へスイツチングさせる。
この結果、入力電流Icは抵抗体５８を通つて接地
へ流れこみ、ゲート電流Igは接合５５を通つて出
力線６４及び負荷抵抗体６５へ流れ、入出力の分
離がはかられる。一方、該出力線６４を流れる電
流が接合５５の臨界電流値I24をこえると、接合
５５が、電圧状態へスイツチングし、出力電流が
切れる。その結果、出力線６４にはパルス電流が
流れることになる。またその後、ゲート電流Igは
５つの接合のそれぞれの電圧状態における抵抗値
に従い分配されて、接地へ流れこむ。
ると入力電流Icは接合５４と、接合５１を通つて
接地へ流れこむ。この結果、接合５１にはゲート
電流Ig1と入力電流Icが流れ、電圧圧状態へスイ
ツチングする。接合５１を流れていたジヨセフソ
ン電流は抵抗体５６及び抵抗体５９，６０を通つ
て接合５２へ注入され、該接合５２をスイツチン
グさせる。さらに接合５２を流れていたジヨセフ
ソン電流は抵抗体５７、及び抵抗体６０，６１を
通つて接合５３へ注入され、該接合５３をスイツ
チングさせる。続いてゲート電流Igは接合５４と
抵抗体５８よりなる電流路と接合５５と出力線６
４及び負荷抵抗体６５よりなる電流路に二分され
るが、負荷抵抗体６５の値RLを抵抗体５８の値
r23より充分大きく選べば大部分のゲート電流Ig
は接合５４と抵抗体５８よりなる電流路に流れこ
み、接合５４を電圧状態へスイツチングさせる。
この結果、入力電流Icは抵抗体５８を通つて接地
へ流れこみ、ゲート電流Igは接合５５を通つて出
力線６４及び負荷抵抗体６５へ流れ、入出力の分
離がはかられる。一方、該出力線６４を流れる電
流が接合５５の臨界電流値I24をこえると、接合
５５が、電圧状態へスイツチングし、出力電流が
切れる。その結果、出力線６４にはパルス電流が
流れることになる。またその後、ゲート電流Igは
５つの接合のそれぞれの電圧状態における抵抗値
に従い分配されて、接地へ流れこむ。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間はそれぞれ接合５４の
スイツチング時間、接合５５のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ピコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ程度の非常に速い立
ち上り時間、立ち下り時間及び数10ピコ秒程度の
パルス幅をもつ事が可能である。
ち上り時間、立ち下り時間はそれぞれ接合５４の
スイツチング時間、接合５５のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ピコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ程度の非常に速い立
ち上り時間、立ち下り時間及び数10ピコ秒程度の
パルス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたつて正
しい動作をする為には下記の設計ルールに従うの
がよい。
しい動作をする為には下記の設計ルールに従うの
がよい。
r21＝r22＝0.4r23
R21＝R22＝R23，RL＝10r23
I21＝I22＝I23，I24＝0.7I21
本発明のパルス発生回路は第１図従来例の量子
干渉型ゲート回路を用いたパルス発生回路に比
べ、ゲート回路と磁気結合する入力線を設ける必
要がなく、集積回路製造工程が減り、製造が容易
となる。さらに従来例と異なり、大きなインダク
タンスを用いていないため回路が小型になり、高
集積化に適しており、また共振現象が存在しない
為、共振現象をおさえる工夫が必要でない。さら
に超電導ループを用いていないので浮遊の磁束を
トラツプして誤動作する危険性がない。
干渉型ゲート回路を用いたパルス発生回路に比
べ、ゲート回路と磁気結合する入力線を設ける必
要がなく、集積回路製造工程が減り、製造が容易
となる。さらに従来例と異なり、大きなインダク
タンスを用いていないため回路が小型になり、高
集積化に適しており、また共振現象が存在しない
為、共振現象をおさえる工夫が必要でない。さら
に超電導ループを用いていないので浮遊の磁束を
トラツプして誤動作する危険性がない。
第１図はジヨセフソン効果を用いたパルス発生
回路の従来例を説明するための回路図で１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。第２図は本発明のジヨセフソン効果を用いた
電流注入型パルス発生回路の第１の実施例を説明
するための回路図であり、３１，３２，３３，３
４……ジヨセフソン接合、３５，３６，３７，３
８……抵抗体、３９……入力線、４０……ゲート
電流供給線、４１……出力線、４２……負荷抵抗
体を示す。第３図は本発明のジヨセフソン効果を
用いた電流注入型パルス発生回路の第２の実施例
を説明するための回路図であり、５１，５２，５
３，５４，５５……ジヨセフソン接合、５６，５
７，５８，５９，６０，６１……抵抗体、６２…
…入力線、６３……ゲート電流供給線、６４……
出力線、６５……負荷抵抗体を示す。
回路の従来例を説明するための回路図で１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。第２図は本発明のジヨセフソン効果を用いた
電流注入型パルス発生回路の第１の実施例を説明
するための回路図であり、３１，３２，３３，３
４……ジヨセフソン接合、３５，３６，３７，３
８……抵抗体、３９……入力線、４０……ゲート
電流供給線、４１……出力線、４２……負荷抵抗
体を示す。第３図は本発明のジヨセフソン効果を
用いた電流注入型パルス発生回路の第２の実施例
を説明するための回路図であり、５１，５２，５
３，５４，５５……ジヨセフソン接合、５６，５
７，５８，５９，６０，６１……抵抗体、６２…
…入力線、６３……ゲート電流供給線、６４……
出力線、６５……負荷抵抗体を示す。
Claims (1)
- １ 一方の電極が接地された接地ジヨセフソン接
合と、該接地ジヨセフソン接合の他方の電極に一
端が接続され、他の一端にはゲート電流供給線が
接続されたゲート抵抗体とよりなる直列回路を、
複数個用いた複合回路において、前記接地ジヨセ
フソン接合と、前記ゲート抵抗体との接続点が互
いに結合抵抗体で接続され、該複合回路に含まれ
る前記直列回路のうち、両端にある二個の前記直
列回路の一方には、前記接地ジヨセフソン接合と
前記ゲート抵抗体との接続点において、第１のジ
ヨセフソン接合の一方の電極が接続され、他方の
前記直列回路には、前記接地ジヨセフソン接合と
前記ゲート抵抗体との接続点において第２のジヨ
セフソン接合の一方の電極が接続され、前記第１
のジヨセフソン接合の他方の電極には入力線と、
接地された抵抗体が接続され、前記第２のジヨセ
フソン接合の他方の電極には出力線が接続された
回路から構成される事を特徴とするジヨセフソン
効果を用いた電流注入型パルス発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031782A JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
| US06/468,908 US4603263A (en) | 1982-02-26 | 1983-02-23 | Josephson pulse generator of current injection type |
| DE8383101807T DE3365058D1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
| EP83101807A EP0087764B1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031782A JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147229A JPS58147229A (ja) | 1983-09-02 |
| JPH0374053B2 true JPH0374053B2 (ja) | 1991-11-25 |
Family
ID=12300411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031782A Granted JPS58147229A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147229A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254914A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ジヨセフソンパルス発生回路 |
-
1982
- 1982-02-26 JP JP3031782A patent/JPS58147229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147229A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| EP0048789B1 (en) | Superconducting soliton device | |
| JPH0374053B2 (ja) | ||
| US4506166A (en) | Pulse generation circuit using at least one Josephson junction device | |
| JPH0374049B2 (ja) | ||
| JPH0374051B2 (ja) | ||
| Terzioglu et al. | Complementary Josephson junction circuits | |
| JPH0374052B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JP2778245B2 (ja) | 極性切換型ジョセフソン駆動回路 | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| Ko et al. | High-speed measurements of single gates; Higher-voltage gates | |
| JPH01296808A (ja) | タイミング信号発生装置 | |
| JPH0234530B2 (ja) | ||
| JPS60254914A (ja) | ジヨセフソンパルス発生回路 | |
| JPH07288466A (ja) | 超電導論理回路 | |
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| JPH0417566B2 (ja) | ||
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS | |
| JPH01296809A (ja) | タイミング信号発生装置 |