JPH0374052B2 - - Google Patents
Info
- Publication number
- JPH0374052B2 JPH0374052B2 JP3031682A JP3031682A JPH0374052B2 JP H0374052 B2 JPH0374052 B2 JP H0374052B2 JP 3031682 A JP3031682 A JP 3031682A JP 3031682 A JP3031682 A JP 3031682A JP H0374052 B2 JPH0374052 B2 JP H0374052B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- resistor
- josephson
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000005668 Josephson effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた電流注入型
パルス発生回路に関する。
パルス発生回路に関する。
液体ヘリウム温度付近の極低温で動作するジヨ
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
しかしながら、かかる高速の電流波形をもつパ
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
第１図はジヨセフソンデバイスを用いたパルス
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲー
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
本発明の目的は従来例の量子干渉型パルス発生
回路に劣らぬ高速動作が可能でかつ、前記欠点を
除去せしめたジヨセフソン効果を用いた電流注入
型パルス発生回路を提供することにある。
回路に劣らぬ高速動作が可能でかつ、前記欠点を
除去せしめたジヨセフソン効果を用いた電流注入
型パルス発生回路を提供することにある。
本発明によれば、一方の電極が接地された第１
のジヨセフソン接合の他方の電極には、第１の抵
抗体の一端、第２の抵抗体の一端、及び第２のジ
ヨセフソン接合の一方の電極が接続され、一方の
電極が接地された第３のジヨセフソン接合の他方
の電極には、前記第１の抵抗体の他端、第３の抵
抗体の一端及び第４のジヨセフソン接合の一方の
電極が接続され、前記第２及び第３の抵抗体の他
端は、互いに接続されるとともに、ゲート電流供
給線が接続され、前記第２のジヨセフソン接合の
他方の電極には、第４の抵抗体とインダクタンス
の直列接続体からなる回路の一端と入力線とが、
接続され、該直列接続体からなる回路の他端は接
地され、前記第４のジヨセフソン接合の他方の電
極には出力線が接続された事を特徴とするジヨセ
フソン効果を用いた電流注入型パルス発生回路が
得られる。
のジヨセフソン接合の他方の電極には、第１の抵
抗体の一端、第２の抵抗体の一端、及び第２のジ
ヨセフソン接合の一方の電極が接続され、一方の
電極が接地された第３のジヨセフソン接合の他方
の電極には、前記第１の抵抗体の他端、第３の抵
抗体の一端及び第４のジヨセフソン接合の一方の
電極が接続され、前記第２及び第３の抵抗体の他
端は、互いに接続されるとともに、ゲート電流供
給線が接続され、前記第２のジヨセフソン接合の
他方の電極には、第４の抵抗体とインダクタンス
の直列接続体からなる回路の一端と入力線とが、
接続され、該直列接続体からなる回路の他端は接
地され、前記第４のジヨセフソン接合の他方の電
極には出力線が接続された事を特徴とするジヨセ
フソン効果を用いた電流注入型パルス発生回路が
得られる。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の実施例であるジヨセフソン効
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２，３
３，３４はそれぞれ臨界電流値I11，I12，I13，I14
を有するジヨセフソン接合、３５，３６，３７，
３８はそれぞれ抵抗値r11，r12，r13，r14の抵抗
体、３９はインダクタンス値Loのインダクタン
ス、４０は入力線、４１はゲート電流供給線、４
２は出力線、４３は抵抗値RLの負荷抵抗体であ
る。
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２，３
３，３４はそれぞれ臨界電流値I11，I12，I13，I14
を有するジヨセフソン接合、３５，３６，３７，
３８はそれぞれ抵抗値r11，r12，r13，r14の抵抗
体、３９はインダクタンス値Loのインダクタン
ス、４０は入力線、４１はゲート電流供給線、４
２は出力線、４３は抵抗値RLの負荷抵抗体であ
る。
次に本実施例のパルス発生回路の動作について
説明する。
説明する。
本パルス回路では入力電流Icが注入される前に
ゲート電流Igをゲート電流供給線４１からジヨセ
フソン接合３１，３２に流しこむ。接合３１，３
２，３３は過渡的には非線形インダクタンスとし
て働くため、入力電流Icが入力線４０より入力さ
れると、該入力電流Icは抵抗体３８、インダクタ
ンス３９より電流路と、接合３３，３１及び３２
よりなる電流路に二分される。ここでインダクタ
ンス３９のインダクタンス値Loを接合３１，３
２，３３の非線形インダクタンスより充分大きく
選ぶと接合３１に大部分の入力電流が流れこみ接
合３１は電圧状態へスイツチングする。その結果
接合３１を流れていたジヨセフソン電流は抵抗体
３５、及び抵抗体３６，３７を通つて接合３２へ
注入され、該接合３２を電圧状態にスイツチング
させる。続いてゲート電流Igは接合３３、抵抗体
３８及びインダクタンス３９よりなる電流路と、
接合３４、出力線４２及び負荷抵抗体４３よりな
る電流路とに二分されるが、インダクタンス３９
のインダクタンス値Loを充分大きく選べば、接
合３３、抵抗体３８、及びインダクタンス３９よ
りなる電流路は過渡的に大きなインピーダンスと
なり、ゲート電流Igは接合３４を通つて出力線４
２へ流れる。この結果出力線４２を流れる電流は
接合３２のスイツチング時間で立ち上る事にな
る。一方、出力線４２を流れる電流が、接合３４
の臨界電流値をこえると、該接合３４が電圧状態
へスイツチングして出力電流が切れる。その結
果、出力線４２にはパルス電流が流れることにな
る。続いてゲート電流Igは接合３３、抵抗体３８
及びインダクタンス３９を通つて接地へ流れこ
み、該接合３３を電圧状態へスイツチングさせ
る。その結果、ゲート電流Igは接合３１，３２，
３３，３４の電圧状態における抵抗値に従つて分
配されて接地へ流れこみ、入力電流Icは抵抗体３
８とインダクタンス３９を通つて接地へ流れこ
み、入出力電流の分離が図られる。
ゲート電流Igをゲート電流供給線４１からジヨセ
フソン接合３１，３２に流しこむ。接合３１，３
２，３３は過渡的には非線形インダクタンスとし
て働くため、入力電流Icが入力線４０より入力さ
れると、該入力電流Icは抵抗体３８、インダクタ
ンス３９より電流路と、接合３３，３１及び３２
よりなる電流路に二分される。ここでインダクタ
ンス３９のインダクタンス値Loを接合３１，３
２，３３の非線形インダクタンスより充分大きく
選ぶと接合３１に大部分の入力電流が流れこみ接
合３１は電圧状態へスイツチングする。その結果
接合３１を流れていたジヨセフソン電流は抵抗体
３５、及び抵抗体３６，３７を通つて接合３２へ
注入され、該接合３２を電圧状態にスイツチング
させる。続いてゲート電流Igは接合３３、抵抗体
３８及びインダクタンス３９よりなる電流路と、
接合３４、出力線４２及び負荷抵抗体４３よりな
る電流路とに二分されるが、インダクタンス３９
のインダクタンス値Loを充分大きく選べば、接
合３３、抵抗体３８、及びインダクタンス３９よ
りなる電流路は過渡的に大きなインピーダンスと
なり、ゲート電流Igは接合３４を通つて出力線４
２へ流れる。この結果出力線４２を流れる電流は
接合３２のスイツチング時間で立ち上る事にな
る。一方、出力線４２を流れる電流が、接合３４
の臨界電流値をこえると、該接合３４が電圧状態
へスイツチングして出力電流が切れる。その結
果、出力線４２にはパルス電流が流れることにな
る。続いてゲート電流Igは接合３３、抵抗体３８
及びインダクタンス３９を通つて接地へ流れこ
み、該接合３３を電圧状態へスイツチングさせ
る。その結果、ゲート電流Igは接合３１，３２，
３３，３４の電圧状態における抵抗値に従つて分
配されて接地へ流れこみ、入力電流Icは抵抗体３
８とインダクタンス３９を通つて接地へ流れこ
み、入出力電流の分離が図られる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、接合３
２のスイツチング時間、接合３４のスイツチング
時間で、またパルス幅はこれら両者の和で与えら
れる。ジヨセフソン接合は10ビコ秒程度でスイツ
チングする事が知られており、上記の動作によつ
て得られるパルス電流も10ピコ秒程度の非常に速
い立ち上り時間、立ち下り時間及び、数10ピコ秒
程度のパルス幅をもつ事が可能である。
ち上り時間、立ち下り時間は、それぞれ、接合３
２のスイツチング時間、接合３４のスイツチング
時間で、またパルス幅はこれら両者の和で与えら
れる。ジヨセフソン接合は10ビコ秒程度でスイツ
チングする事が知られており、上記の動作によつ
て得られるパルス電流も10ピコ秒程度の非常に速
い立ち上り時間、立ち下り時間及び、数10ピコ秒
程度のパルス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたつて正
しい動作をする為には例えば下記の設計ルールに
従うのがよい。
しい動作をする為には例えば下記の設計ルールに
従うのがよい。
r11＝r12＝r13＝３／４r14＝１／８RL
I11＝I12＝３／２I13＝I14
具体的に回路パラメータを下記のように選んだ
時、 r11＝r12＝r13＝３／４r14＝１／８RL＝0.5Ω I11＝I12＝３／２I13＝I14＝300μA Lo＝60PH コンピユータシミユレーシヨンにより計算される
該パルス発生回路のパルス幅は20ピコ秒程度とな
り、第２の実施例よりも速く動作することが可能
で、ジヨセフソン論理回路、記憶回路等を高速に
動作させるに十分必要な程の速い立ち上り時間、
立ち下り時間、パルス幅をもつことがわかる。な
お前記の回路パラメータは例えば、最小線幅5μm
のリングラフイー技術による通常のジヨセフソン
集積回路製造技術で容易に実現できる。また第１
図従来例の量子干渉型ゲート回路を用いたパルス
発生回路に比べ、ゲート回路と磁気結合する入力
線を設ける必要がなく、集積回路製造工程が減
り、製造が容易となる。なお、本実施例では入力
線４０、接合３３に抵抗３８を、抵抗３８には一
端が接地されたインダクタンス３９を接続した
が、逆に入力線４０、接合３３にインダクタンス
３９を、インダクタンス３９には一端が接地され
た抵抗３８を接続してもよい。
時、 r11＝r12＝r13＝３／４r14＝１／８RL＝0.5Ω I11＝I12＝３／２I13＝I14＝300μA Lo＝60PH コンピユータシミユレーシヨンにより計算される
該パルス発生回路のパルス幅は20ピコ秒程度とな
り、第２の実施例よりも速く動作することが可能
で、ジヨセフソン論理回路、記憶回路等を高速に
動作させるに十分必要な程の速い立ち上り時間、
立ち下り時間、パルス幅をもつことがわかる。な
お前記の回路パラメータは例えば、最小線幅5μm
のリングラフイー技術による通常のジヨセフソン
集積回路製造技術で容易に実現できる。また第１
図従来例の量子干渉型ゲート回路を用いたパルス
発生回路に比べ、ゲート回路と磁気結合する入力
線を設ける必要がなく、集積回路製造工程が減
り、製造が容易となる。なお、本実施例では入力
線４０、接合３３に抵抗３８を、抵抗３８には一
端が接地されたインダクタンス３９を接続した
が、逆に入力線４０、接合３３にインダクタンス
３９を、インダクタンス３９には一端が接地され
た抵抗３８を接続してもよい。
第１図はジヨセフソン効果を用いたパルス発生
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２，３３，３４……ジ
ヨセフソン接合、３５，３６，３７，３８……抵
抗体、３９……インダクタンス、４０……入力
線、４１……ゲート電流供給線、４２……出力
線、４３……負荷抵抗体を示す。
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２，３３，３４……ジ
ヨセフソン接合、３５，３６，３７，３８……抵
抗体、３９……インダクタンス、４０……入力
線、４１……ゲート電流供給線、４２……出力
線、４３……負荷抵抗体を示す。
Claims (1)
- １ 一方の電極が接地された第一のジヨセフソン
接合の他方の電極には、第１の抵抗体の一端、第
２の抵抗体の一端、及び第２のジヨセフソン接合
の一方の電極が接続され、一方の電極が接地され
た第３のジヨセフソン接合の他方の電極には、前
記第１の抵抗体の他端、第３の抵抗体の一端及び
第４のジヨセフソン接合の一方の電極が接続さ
れ、前記第２及び第３の抵抗体の他端は、互いに
接続されるとともに、ゲート電流供給線が接続さ
れ、前記第２のジヨセフソン接合の他方の電極に
は、第４の抵抗体とインダクタンスの直列接続体
からなる回路の一端と入力線とが接続され、該直
列接続体からなる回路の他端は接地し、前記第４
のジヨセフソン接合の他方の電極には出力線が接
続された事を特徴とするジヨセフソン効果を用い
た電流注入型パルス発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031682A JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
| US06/468,908 US4603263A (en) | 1982-02-26 | 1983-02-23 | Josephson pulse generator of current injection type |
| DE8383101807T DE3365058D1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
| EP83101807A EP0087764B1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031682A JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147228A JPS58147228A (ja) | 1983-09-02 |
| JPH0374052B2 true JPH0374052B2 (ja) | 1991-11-25 |
Family
ID=12300385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031682A Granted JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147228A (ja) |
-
1982
- 1982-02-26 JP JP3031682A patent/JPS58147228A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147228A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Su et al. | Experimental results and modeling techniques for substrate noise in mixed-signal integrated circuits | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| EP0048789B1 (en) | Superconducting soliton device | |
| Suzuki et al. | Characteristics of driver and receiver circuits with a passive transmission line in RSFQ circuits | |
| JPH0374052B2 (ja) | ||
| US4506166A (en) | Pulse generation circuit using at least one Josephson junction device | |
| JPH0374051B2 (ja) | ||
| JPH0374053B2 (ja) | ||
| JPH0374049B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| Dawes | The design of a family of high-current switches with over-current and over-temperature protection | |
| Chan et al. | High-speed switching and logic circuits using Josephson devices | |
| Dimov et al. | Design issues for interconnects in densely packaged RSFQ structures | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JP2778245B2 (ja) | 極性切換型ジョセフソン駆動回路 | |
| JPH0234530B2 (ja) | ||
| Ko et al. | High-speed measurements of single gates; Higher-voltage gates | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| Yamauchi et al. | An up-transition edge-triggered single-shot pulse generator with Josephson devices | |
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS |